第6章存儲(chǔ)器20150503

1、微型計(jì)算機(jī)原理與應(yīng)用第6章 存儲(chǔ)器微型計(jì)算機(jī)原理與應(yīng)用除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)。本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法CPU 寄存器寄存器CACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）1.1.存儲(chǔ)器概述存儲(chǔ)器概述微型計(jì)算機(jī)原理與應(yīng)用(1)(1)半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類按制造工藝分： 雙極型：速度快速度快、集成度低、功耗大、價(jià)格高。一般用作Cache。 MOS型：速度慢、集成度高、功耗低功耗低，價(jià)格便宜。包括靜態(tài)RAM、動(dòng)態(tài)RAM、EPROM、EEPROM和Flash Memory等。按信息存儲(chǔ)方式分 隨機(jī)存取存儲(chǔ)器RAM：可讀可寫可

2、讀可寫、斷電丟失。 只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失斷電不丟失。微型計(jì)算機(jī)原理與應(yīng)用半導(dǎo)體存儲(chǔ)器的詳細(xì)分類圖示：半導(dǎo)體存儲(chǔ)器的詳細(xì)分類圖示：半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器 （ROMROM）隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAMRAM）靜態(tài)靜態(tài)RAMRAM（SRAMSRAM）動(dòng)態(tài)動(dòng)態(tài)RAMRAM（DRAMDRAM） 掩膜式掩膜式ROMROM一次性可編程一次性可編程ROMROM（PROMPROM） 紫外線擦除可編程紫外線擦除可編程ROMROM（EPROMEPROM）電擦除可編程電擦除可編程ROMROM（EEPROMEEPROM）閃速存儲(chǔ)器（閃速存儲(chǔ)器（Flash MemoryFl

3、ash Memory）雙極型RAMMOSMOS型型RAMRAM微型計(jì)算機(jī)原理與應(yīng)用讀寫存儲(chǔ)器讀寫存儲(chǔ)器RAMRAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失微型計(jì)算機(jī)原理與應(yīng)用只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM序號(hào)序號(hào)名稱名稱特點(diǎn)特點(diǎn)1掩膜ROM信息制作在芯片中，不可更改2PROM允許一次編程，此后不可更改3EPROM用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程4EEPROM采用加電方法在線進(jìn)行擦除和編程，可多次擦寫5Flash Memory（閃存）能夠快速擦寫的EEPROM，但只能按塊（Block）擦除微型計(jì)算機(jī)

4、原理與應(yīng)用存儲(chǔ)容量存儲(chǔ)容量：B、KB、MB、GB、TB(2) (2) 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo) 存儲(chǔ)器帶寬：存儲(chǔ)器帶寬：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所存取的信息量，位/秒。存取速度：存取速度：內(nèi)存儲(chǔ)器的存取速度一般用下面兩個(gè)指標(biāo)來描述。最大存取時(shí)間最大存取時(shí)間：接收到地址碼開始到讀出或?qū)懭霐?shù)據(jù)為止 所需時(shí)間。一般為幾十納秒和幾百納秒。存取周期存取周期：接連續(xù)兩次讀（寫）的最小時(shí)間間隔。 存取周期愈短，存取速度愈快。6 6項(xiàng)性能指標(biāo)：存儲(chǔ)容量、存取速度、存儲(chǔ)器帶寬、功耗、可項(xiàng)性能指標(biāo)：存儲(chǔ)容量、存取速度、存儲(chǔ)器帶寬、功耗、可 靠性和價(jià)格靠性和價(jià)格微型計(jì)算機(jī)原理與應(yīng)用功耗：功耗：半導(dǎo)體存儲(chǔ)

5、器的功耗包括“維持功耗”和“操作功耗”。 與計(jì)算機(jī)的和有直接的聯(lián)系，與芯片的操作速度成正比，應(yīng)在保證速度的情況下，減小功耗?？煽啃裕嚎煽啃裕嚎煽啃砸话闶侵复鎯?chǔ)器（焊接、插件板的接觸、存儲(chǔ)器模塊的復(fù)雜性）電磁場(chǎng)、溫度等因素變化。在出廠時(shí)經(jīng)過全面測(cè)試保證有較高的可靠性。 平均無故障時(shí)間可達(dá)幾千小時(shí)以上。價(jià)格：價(jià)格：與容量和速度有關(guān)，應(yīng)選擇性能/價(jià)格比適中的存儲(chǔ)器件組成存儲(chǔ)器(2) (2) 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo)微型計(jì)算機(jī)原理與應(yīng)用2.2.隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAMRAMRAM包括靜態(tài)包括靜態(tài)RAMRAM和動(dòng)態(tài)和動(dòng)態(tài)RAMRAM(1)(1)半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組

6、成半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成微型計(jì)算機(jī)原理與應(yīng)用(1)(1)半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成存儲(chǔ)矩陣存儲(chǔ)矩陣 基本電路基本電路能夠寄存二進(jìn)制信息的電路能夠寄存二進(jìn)制信息的電路 存儲(chǔ)體存儲(chǔ)體基本電路的集合體，按陣列形式存放信息基本電路的集合體，按陣列形式存放信息 如：如：N N1, N1, N4, N4, N8 8地址譯碼器地址譯碼器 地址譯碼包括地址譯碼包括單譯碼單譯碼和和雙譯碼雙譯碼兩種方式。兩種方式。微型計(jì)算機(jī)原理與應(yīng)用(1)(1)半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成單譯碼方式單譯碼方式 : : 小容量字結(jié)構(gòu)小容量字結(jié)構(gòu)的存儲(chǔ)矩陣。如： 25 X 4微型

7、計(jì)算機(jī)原理與應(yīng)用(1)(1)半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成雙譯碼方式：雙譯碼方式：大容量字結(jié)構(gòu)大容量字結(jié)構(gòu)的存儲(chǔ)矩陣。如：16行16列微型計(jì)算機(jī)原理與應(yīng)用(1)(1)半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成存儲(chǔ)器控制電路存儲(chǔ)器控制電路 讀寫控制信號(hào)： ODOD( Output Disable ): 輸出禁止引線端。 OEOE(Output Disable) :輸出開放引線端。 R/WR/W（Read/Write）:讀/寫控制引線端。 WEWE: 寫開放引線端，低電平有效時(shí)，數(shù)據(jù)總線上的數(shù)據(jù)被寫入 被尋址的單元。三態(tài)雙向緩沖器三態(tài)雙向緩沖器 使組成半導(dǎo)體RAM的

8、各個(gè)存儲(chǔ)芯片很方便地與系統(tǒng)數(shù)據(jù)總線相連接。微型計(jì)算機(jī)原理與應(yīng)用2.2.隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM(2)(2)靜態(tài)靜態(tài)RAMRAM靜態(tài)基本存儲(chǔ)單元電路靜態(tài)基本存儲(chǔ)單元電路 基本單元電路多為靜態(tài)存儲(chǔ)器半導(dǎo)體雙穩(wěn)態(tài)觸發(fā)器結(jié)構(gòu)，NMOSCOMSTTLECL等制造工藝而成。 NMOSNMOS的靜態(tài)的靜態(tài)RAMRAM具有集成度高、功耗價(jià)格便宜等優(yōu)點(diǎn)，其應(yīng)用范圍最為廣泛； COMSCOMS的靜態(tài)的靜態(tài)RAMRAM則因其超低功耗的特點(diǎn)而具有獨(dú)特的應(yīng)用。微型計(jì)算機(jī)原理與應(yīng)用NMOSNMOS靜態(tài)基本存儲(chǔ)電路靜態(tài)基本存儲(chǔ)電路可存儲(chǔ)一個(gè)二進(jìn)制位，由6個(gè)晶體管、字或行選線、D和D數(shù)據(jù)或位線組成。T1T4構(gòu)

9、成一個(gè)雙穩(wěn)態(tài)觸發(fā)器，T1 、T3為基本雙穩(wěn)態(tài)觸發(fā)器、T2 、T4為負(fù)載管、T5、T6的柵極受地址譯碼信號(hào)（字或行選線）的控制。靜止?fàn)顟B(tài)靜止?fàn)顟B(tài)：有兩種穩(wěn)定的狀態(tài)，T T1 1導(dǎo)通則導(dǎo)通則T T3 3截止，截止， T T3 3通則通則T T1 1截止截止。數(shù)據(jù)以電荷存放，可預(yù)先定義可預(yù)先定義T T1 1導(dǎo)通存放導(dǎo)通存放1 1，T T3 3導(dǎo)通存放導(dǎo)通存放0 0。讀出操作讀出操作：字選線為高電平,T5、T6柵極為高電平而導(dǎo)通,數(shù)據(jù)到位線,CPU采樣數(shù)據(jù)總線取數(shù)據(jù)寫入操作寫入操作 : 字選線為高電平,T5、T6柵極為高電平而導(dǎo)通,數(shù)據(jù)到位線,存儲(chǔ)到T1、T3微型計(jì)算機(jī)原理與應(yīng)用T T3 3T T5

10、5：為 N溝增強(qiáng)型MOS,交叉偶合組成觸發(fā)器T T2 2T T4 4：為P溝增強(qiáng)型MOS作為負(fù)載T T1 1T T6 6：為 N溝增強(qiáng)型控制門CMOSCMOS靜態(tài)基本存儲(chǔ)電路靜態(tài)基本存儲(chǔ)電路穩(wěn)定狀態(tài)：T3導(dǎo)通T5截止Q點(diǎn)為高電位反饋到T2T3Q點(diǎn)高電位被保持，反 之,T5導(dǎo)通T3截止，雙穩(wěn)態(tài)存放1或0。寫入過程：字選線為高電平，T1和T6導(dǎo)通，寫入1，位線D高電平；寫 入0時(shí)，D線為低電平，字選線為低電平， T1和T6截止，隔 斷，維持狀態(tài)。微型計(jì)算機(jī)原理與應(yīng)用靜態(tài)靜態(tài)RAMRAM的電路結(jié)構(gòu)的電路結(jié)構(gòu) 2 28 8x1x1 微型計(jì)算機(jī)原理與應(yīng)用靜態(tài)靜態(tài)RAMRAM靜態(tài)靜態(tài)RAMRAM芯片舉例芯

11、片舉例 61166116高速靜態(tài)高速靜態(tài)CMOSCMOS隨機(jī)存儲(chǔ)器，容量為隨機(jī)存儲(chǔ)器，容量為2 211118 8 存取時(shí)間：存取時(shí)間：100ns100ns、150ns150ns、200ns200ns 功耗：空載功耗：空載100100微瓦、運(yùn)行微瓦、運(yùn)行150150毫瓦毫瓦 與與TTLTTL兼容，單一正兼容，單一正5 5伏電源伏電源 2424腳腳DIPDIP封裝封裝微型計(jì)算機(jī)原理與應(yīng)用2.2.隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM(3)(3)動(dòng)態(tài)動(dòng)態(tài)RAMRAM動(dòng)態(tài)基本存儲(chǔ)電路動(dòng)態(tài)基本存儲(chǔ)電路 動(dòng)態(tài)基本存儲(chǔ)電路是利用MOS管的柵極和源極之間的寄生電容保存電荷的方式來存儲(chǔ)信息的，有六管型、四管型

12、、三管型、單管型（集成度高被廣泛采用）單管型（集成度高被廣泛采用）電路基本組成：電路基本組成： 場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管, ,電容存儲(chǔ)電電容存儲(chǔ)電荷荷, 2ms, 2ms刷新，當(dāng)行選線為刷新，當(dāng)行選線為高電平，高電平，Q Q1 1導(dǎo)通，導(dǎo)通，當(dāng)列選線當(dāng)列選線為高電平，為高電平， Q Q2 2導(dǎo)通，寫入或?qū)?，寫入或讀出。讀出。操作過程自己看操作過程自己看行選線行選線列選線列選線Q Q1 1Q Q2 2C C1 1C C2 2微型計(jì)算機(jī)原理與應(yīng)用動(dòng)態(tài)存儲(chǔ)器芯片舉例動(dòng)態(tài)存儲(chǔ)器芯片舉例16個(gè)引腳： 8根地址線A7A0 1根數(shù)據(jù)輸入線DIN 1根數(shù)據(jù)輸出線DOUT 行地址選通RAS* 列地址選通CAS* 讀寫

13、控制WE* 十5V電源VDD 地Css 未用引腳N/C21642164引腳圖引腳圖NCNCD DININWEWE* *RASRAS* *A A0 0A A2 2A A1 1GNDGNDV VSSSSCASCAS* *D DOUTOUTA A6 6A A3 3A A4 4A A5 5A A7 712345678161514131211109微型計(jì)算機(jī)原理與應(yīng)用2164A2164A內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) 微型計(jì)算機(jī)原理與應(yīng)用存儲(chǔ)容量為64K1。由4個(gè)128128的存儲(chǔ)陣列組成。采用雙譯碼方式，16位地址信息要分兩次送入芯片內(nèi)部分兩次送入芯片內(nèi)部。由于封裝的限制，16位地址信息必須通過同一組引腳分兩次接收

14、，因此，在芯片內(nèi)部有一個(gè)能保存8位地址信息的地址鎖存器地址鎖存器。1/4I/OI/O門電路門電路：由行、列地址信號(hào)的最高位控制,選擇1個(gè)存儲(chǔ)矩陣。行、列時(shí)鐘緩沖器行、列時(shí)鐘緩沖器：協(xié)調(diào)行、列地址的選通信號(hào)。寫允許時(shí)鐘緩沖器寫允許時(shí)鐘緩沖器：控制芯片的數(shù)據(jù)傳送方向。128128讀出放大器讀出放大器：與4個(gè)128128存儲(chǔ)陣列相對(duì)應(yīng)，共有4個(gè)128讀出放大器，它們能接收由行地址選通的4128個(gè)存儲(chǔ)單元的信息，經(jīng)放大后，再寫回原存儲(chǔ)單元，是的重要部分。1/1281/128行、列譯碼器行、列譯碼器： 分別用來接收7位的行、列地址，經(jīng)譯碼后，從128128個(gè)存儲(chǔ)單元中選擇一個(gè)存儲(chǔ)單元，以便對(duì)其進(jìn)行讀/寫

15、操作。動(dòng)態(tài)存儲(chǔ)器芯片舉例動(dòng)態(tài)存儲(chǔ)器芯片舉例2164A2164A微型計(jì)算機(jī)原理與應(yīng)用 CPU利用刷新周期進(jìn)行刷新操作，刷新周期往往與讀/寫周期相等，一般在2毫秒內(nèi)完成一次刷新。 刷新按行進(jìn)行，列無效，7位行地址在行選通信號(hào)的控制下，對(duì)4個(gè)陣列中的同一行進(jìn)行刷新，即讀出、放大再寫入，128次后全部存儲(chǔ)單元刷新完畢。動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器的刷新方式的刷新方式根據(jù)刷新周期時(shí)間的不同，通常有根據(jù)刷新周期時(shí)間的不同，通常有三種刷新方式三種刷新方式：定時(shí)集中刷新方式定時(shí)集中刷新方式：定時(shí)集中刷新，不能讀寫操作，形成一段死時(shí)間。非同步的刷新方式非同步的刷新方式：每隔一定時(shí)間進(jìn)行一次刷新，刷新周期與讀寫周期沖突時(shí)

16、，延長(zhǎng)讀寫周期同步刷新方式同步刷新方式：在每個(gè)指令周期中利用CPU不進(jìn)行讀寫的期間進(jìn)行刷新操作。微型計(jì)算機(jī)原理與應(yīng)用 Z80采用同步刷新，內(nèi)部R寄存器提供刷新的行地址信息當(dāng)系統(tǒng)不采用動(dòng)態(tài)存儲(chǔ)器時(shí)，R作為通用寄存器 一款由zilog公司制造的微處理器微處理器，與英特爾公司出產(chǎn)的8080微處理器的代碼兼容。同步刷新方式實(shí)例同步刷新方式實(shí)例 微型計(jì)算機(jī)原理與應(yīng)用(4)RAM(4)RAM存儲(chǔ)容量的擴(kuò)展方法存儲(chǔ)容量的擴(kuò)展方法- -位擴(kuò)展位擴(kuò)展64Kx64Kx1 1擴(kuò)充為擴(kuò)充為64Kx64Kx8 8 多個(gè)位擴(kuò)充存儲(chǔ)芯片的數(shù)據(jù)線應(yīng)連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)，這些芯片被看作是一個(gè)整體，稱為“芯片組”。微型計(jì)

17、算機(jī)原理與應(yīng)用片選端片選端D D7 7D D0 0A A1919A A1010A A9 9A A0 0A A9 9A A0 0D D7 7D D0 0CECE1K1K8 8（1 1）A A9 9A A0 0D D7 7D D0 0CECE譯碼器譯碼器00000000010000000001000000000000000000001K1K8 8（2 2）1K1Kx8x8擴(kuò)充為擴(kuò)充為2 2x8x8 字?jǐn)U展RAM存儲(chǔ)容量時(shí)，應(yīng)使用高位地址線經(jīng)過譯碼器譯碼使得同一時(shí)刻只有其中一片存儲(chǔ)芯片被選中。(4)RAM(4)RAM存儲(chǔ)容量的擴(kuò)展方法存儲(chǔ)容量的擴(kuò)展方法- -字?jǐn)U展字?jǐn)U展微型計(jì)算機(jī)原理與應(yīng)用 使用存儲(chǔ)

18、器容量的擴(kuò)展方法將存儲(chǔ)芯片按一定的結(jié)構(gòu)設(shè)計(jì)出滿足容量要求的RAM存儲(chǔ)器，就可以使其與CPU連接而形成計(jì)算機(jī)的RAM存儲(chǔ)器子系統(tǒng)。CPU與靜態(tài)RAM的存儲(chǔ)器連接時(shí)主要需要解決數(shù)據(jù)總線數(shù)據(jù)總線、地址總線地址總線和控制總線控制總線的連接問題。 下面是存儲(chǔ)器容量擴(kuò)展（包括字?jǐn)U展和位擴(kuò)展）包括字?jǐn)U展和位擴(kuò)展）的幾種不同連接方法。(4)RAM(4)RAM存儲(chǔ)器與存儲(chǔ)器與CPUCPU的連接的連接 微型計(jì)算機(jī)原理與應(yīng)用 用用21142114（1K1K4 4）芯片組成）芯片組成4K4K8RAMRAM線選譯碼線選譯碼結(jié)構(gòu)結(jié)構(gòu)微型計(jì)算機(jī)原理與應(yīng)用 用用21142114（1K1K4 4）芯片組成）芯片組成4K4K8R

19、AMRAM部分譯碼部分譯碼結(jié)構(gòu)結(jié)構(gòu)微型計(jì)算機(jī)原理與應(yīng)用 用用21142114（1K1K4 4）芯片組成）芯片組成4K4K8RAMRAM全部譯碼全部譯碼結(jié)構(gòu)結(jié)構(gòu)微型計(jì)算機(jī)原理與應(yīng)用3.3.只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM(1)(1)只讀存儲(chǔ)器的結(jié)構(gòu)只讀存儲(chǔ)器的結(jié)構(gòu).專用儀器設(shè)備寫入，對(duì)簡(jiǎn)單程序可以用人工方式寫入。專用儀器設(shè)備寫入，對(duì)簡(jiǎn)單程序可以用人工方式寫入。對(duì)對(duì)ROMROM信息的寫入過程稱為對(duì)信息的寫入過程稱為對(duì)ROMROM進(jìn)行編程。進(jìn)行編程。(2)(2)只讀存儲(chǔ)器分類：只讀存儲(chǔ)器分類：掩膜式ROM現(xiàn)場(chǎng)編程ROM（PROM）可改寫的PROM（EPROM、EEPROM）微型計(jì)算機(jī)原理與應(yīng)用掩膜式

20、掩膜式ROMROM（ROMROM） ROM結(jié)構(gòu)簡(jiǎn)單，價(jià)格便宜。存儲(chǔ)器不需要加電來保持?jǐn)?shù)據(jù)，因?yàn)樵谛酒酒飻?shù)據(jù)是以“硬連線硬連線”方式形成的。數(shù)據(jù)只能在制造期間由生產(chǎn)廠家用光刻工藝光刻工藝把程序代碼 “燒”到芯片里。三種類型的三種類型的ROMROM結(jié)構(gòu)圖結(jié)構(gòu)圖一個(gè)一個(gè)ROMROM單元的照片單元的照片（左邊是放大（左邊是放大10001000倍，倍，邊是放大邊是放大1120011200倍的）倍的） 微型計(jì)算機(jī)原理與應(yīng)用現(xiàn)場(chǎng)編程現(xiàn)場(chǎng)編程ROMROM （PROMPROM） PROM在出廠時(shí)未存儲(chǔ)任何信息，使用時(shí)用戶可根據(jù)需要自行寫入信息，但信息只能寫入一次，一旦寫入變不可更改。 產(chǎn)品類型為雙極型，速度

21、快，功耗大?；敬鎯?chǔ)電路有熔絲型和PN擊穿型兩種。讀數(shù)時(shí)間范圍4090ns，有些ECL產(chǎn)品讀數(shù)時(shí)間可降低到20ns。熔絲型熔絲型PROMPROM基本存儲(chǔ)電路基本存儲(chǔ)電路 PNPN結(jié)擊穿型結(jié)擊穿型PROMPROM基本存儲(chǔ)電路基本存儲(chǔ)電路 微型計(jì)算機(jī)原理與應(yīng)用可改寫的可改寫的PROMPROM（EPROMEPROM） 頂部開有一個(gè)圓形的石英窗口一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息。 一般使用專門的編程器（燒寫器）進(jìn)行編程，編程后，應(yīng)該貼上不透光封條。出廠時(shí)，每個(gè)基本存儲(chǔ)單元都是信息1，編程就是將某些單元寫入信息0。 擦除信息的方法：在紫外線下照射在紫外線下照射515515分鐘分鐘?？筛膶懙?/p>

22、可改寫的PROMPROM（EEPROMEEPROM） EEPROM指的是“電可擦除可編程只讀存儲(chǔ)器”。它的最大優(yōu)點(diǎn)最大優(yōu)點(diǎn)是可直接用電信號(hào)擦除，也可用電信號(hào)寫入是可直接用電信號(hào)擦除，也可用電信號(hào)寫入。有四種工作方式：讀有四種工作方式：讀方式、寫方式、字節(jié)擦除方式和整體擦除方式方式、寫方式、字節(jié)擦除方式和整體擦除方式，包括并行EEPROM 和串行EEPROM 兩種。EEPROM不能取代RAM的原因是工藝復(fù)雜， 耗費(fèi)門電路過多，且重編程時(shí)間比較長(zhǎng)，同時(shí)其有效重編程次數(shù)比較低。 Flash MemoryFlash Memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的EEPROMEEPROM。

23、微型計(jì)算機(jī)原理與應(yīng)用存儲(chǔ)容量為2K824個(gè)引腳： 11根地址線A10A0 8根數(shù)據(jù)線DO7DO0 片選/編程CE*/PGM 讀寫OE* 編程電壓VPP(3)(3)典型典型PROMPROM芯片芯片存儲(chǔ)容量為8K828個(gè)引腳： 13根地址線A12A0EPROM2764EPROM2716微型計(jì)算機(jī)原理與應(yīng)用EPROMEPROM芯片芯片27642764單片容量8K8，讀出時(shí)間200至500ns，與27128、27256兼容。8 8種工作方式種工作方式： 待用方式待用方式：未用，CE為1;讀出方式讀出方式： CE和OE同時(shí)有效讀出禁止讀出禁止： OE無效編程寫入編程寫入：VPP接21至25伏電源，OE無

24、效，帶地址和數(shù)據(jù)有效，由PGM送入寬505ms的TTL負(fù)脈沖。編程校驗(yàn)編程校驗(yàn)：編程狀態(tài)下讀出， VPP接21至25伏電源， CE和OE同時(shí)有效讀讀IntelIntel標(biāo)識(shí)標(biāo)識(shí)： VCC VPP 均為+5伏，PGM+12伏， CE和OE同時(shí)有效，讀出兩個(gè)字節(jié)，低字節(jié)為制造廠商編碼，高字節(jié)為器件編碼IntelIntel編程編程：對(duì)每一個(gè)要寫入的存儲(chǔ)單元，在地址、數(shù)據(jù)就緒的前提下，向PGM重復(fù)送1ms的編程負(fù)脈沖，每送一個(gè)脈沖即進(jìn)行一次檢驗(yàn)。若讀出寫入相同，說明數(shù)據(jù)已經(jīng)寫入，可進(jìn)一步加以鞏固。微型計(jì)算機(jī)原理與應(yīng)用EPROMEPROM芯片芯片2864A2864A2828系列的系列的E2PROM E2

25、PROM 芯片帶芯片帶有查詢端有查詢端RDY/BUSYRDY/BUSY 8K8K8 8存儲(chǔ)容量為8K828個(gè)引腳： 13根地址線A12A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE*微型計(jì)算機(jī)原理與應(yīng)用EPROMEPROM芯片芯片2864A2864A +5V供電，維持電流60mA，最大工作電流160mA，讀出時(shí)間250ns。頁寫入與查詢的做法：頁寫入與查詢的做法： 當(dāng)啟動(dòng)寫入后，應(yīng)以（3至20）微秒/B的速度，連續(xù)向有關(guān)地址寫入16個(gè)字節(jié)的數(shù)據(jù)，其中，頁內(nèi)字節(jié)由A3至A0確定，頁地址由A12至A4確定，整個(gè)芯片有512個(gè)頁。 如果芯片在規(guī)定的20微秒的窗口時(shí)間內(nèi)，用戶不再進(jìn)行寫

26、入，則芯片將會(huì)自動(dòng)把頁緩沖器內(nèi)的數(shù)據(jù)轉(zhuǎn)存到指定的存儲(chǔ)單元，這個(gè)過程稱為頁存儲(chǔ)，在頁存儲(chǔ)期間芯片將不再接收外部數(shù)據(jù)。CPU可以通過讀出最后一個(gè)字節(jié)來查詢寫入是否完成，若讀出數(shù)據(jù)的最高位與寫入前相反，說明寫入還沒完成，否則，寫入已經(jīng)完成。微型計(jì)算機(jī)原理與應(yīng)用4.4.高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器CacheCache 簡(jiǎn)稱緩存，是位于CPU與主存間的一種容量較小但速度很高的存儲(chǔ)器。緩存采用采用SRAMSRAM。 在在CPUCPU內(nèi)部通常設(shè)有一級(jí)或二級(jí)緩存內(nèi)部通常設(shè)有一級(jí)或二級(jí)緩存CacheCache，在主板上設(shè)有片外，在主板上設(shè)有片外CacheCache。 緩存主要是為了解決CPU運(yùn)算速度與內(nèi)存讀寫速

27、度不匹配的矛盾。 在CPU中加入緩存是一種高效的解決方案，這樣整個(gè)內(nèi)存儲(chǔ)器（緩存+內(nèi)存）就變成了既有緩存的高速度，又有內(nèi)存的大容量的存儲(chǔ)系統(tǒng)了。微型計(jì)算機(jī)原理與應(yīng)用 (1)CacheCache存儲(chǔ)器原理存儲(chǔ)器原理 使用Cache改善系統(tǒng)性能的依據(jù)是程序的局部性原理程序的局部性原理。研究結(jié)果表明：在任一給定的時(shí)間間隔內(nèi)，對(duì)不同的地址區(qū)域其訪問概率是不同的，有的區(qū)域高，有的區(qū)域低。訪問概率隨著離當(dāng)前指令的遠(yuǎn)近而變化，離當(dāng)前指令越近，概率也越高。 根據(jù)局部性原理，把主存中訪問概率高的內(nèi)容存放在Cache中，當(dāng)CPU需要讀取時(shí)首先在Cache中查找是否有所需內(nèi)容，如果有則直接從Cache中讀取，若沒有

28、則再?gòu)闹鞔嬷凶x取，同時(shí)送往CPU和Cache。若CPU需要訪問的內(nèi)容大多都能在Cache中找到（稱為命中命中，Hit），則可以大大提高系統(tǒng)性能。微型計(jì)算機(jī)原理與應(yīng)用 (1)CacheCache存儲(chǔ)器組織存儲(chǔ)器組織地址映像地址映像 定義：為了把信息放到Cache與存儲(chǔ)器中，必須應(yīng)用某種函數(shù)吧主存地址映像到Cache，叫做地址映像。 地址映像包括直接映像、全相聯(lián)映像和組相聯(lián)映像。微型計(jì)算機(jī)原理與應(yīng)用直接映像直接映像 主存中的每一頁只能復(fù)制到某一個(gè)固定的Cache頁中，可以同時(shí)復(fù)制16頁。規(guī)律：主存共2048頁按順序分為128組，每組16頁，分別與Cache的16頁直接映像，即第0、16、32等頁只

29、能映像到Cache的第0頁第1、17、33等頁只能映像到Cache的第1頁。 在Cache方面，為每一頁設(shè)立一個(gè)7 7位的位的CacheCache標(biāo)志標(biāo)志。如果現(xiàn)在Cache第0頁復(fù)制的是主存中第16頁的內(nèi)容，其標(biāo)記段為1，表示它現(xiàn)在與主存第1組相對(duì)應(yīng)。 直接映像方式比較容易實(shí)現(xiàn)，但不夠靈活，有可能使Cache存儲(chǔ)空間得不到充分利用。微型計(jì)算機(jī)原理與應(yīng)用全相聯(lián)映像全相聯(lián)映像 主存中的每一頁可映像到Cache中的任一頁。訪問主存時(shí)，給出的20位地址分為兩部分：高11位為主存頁號(hào)，低9位為頁內(nèi)地址。Cache中每頁的標(biāo)記為11位，表示它所映像的主存頁號(hào)（21024頁之一）。 優(yōu)點(diǎn)優(yōu)點(diǎn)：映像關(guān)系比較

30、靈活。 缺點(diǎn)缺點(diǎn)：不能直接從主存地址碼中提取Cache頁號(hào)，需與Cache標(biāo)記逐個(gè)比較，速度較慢，不太實(shí)用。微型計(jì)算機(jī)原理與應(yīng)用組相聯(lián)映像組相聯(lián)映像 折衷方案，主存與主存與CacheCache都分組都分組，主存中一個(gè)組內(nèi)的頁數(shù)與Cache中的分組數(shù)相同。如果Cache只有一組，就是全映像方式，如果Cache分為16組，每組只有一頁，就是直接映像。 可根據(jù)設(shè)計(jì)目標(biāo)選取一個(gè)折衷方案。如：主存分為256組，每組8頁；Cache分為8組，每組2頁。規(guī)律：主存的第0、8、16等共256頁，均映像到Cache的第0組，但可以映像到改組內(nèi)的第0頁或第1頁。 訪問內(nèi)存時(shí)，2020位主存地址分為位主存地址分為4

31、 4部分部分，高7位連同1位Cache組內(nèi)頁號(hào)共8位，稱為主存頁標(biāo)記，即主存的組號(hào)；Cache組號(hào)3位，可選擇8組之一。低9位為頁內(nèi)地址。 Cache為每一頁設(shè)有8位標(biāo)記，填寫所復(fù)制的主存頁的組號(hào)，訪問主存時(shí)，根據(jù)中間兩段共4位找到Cache頁，判斷是否命中。微型計(jì)算機(jī)原理與應(yīng)用替換算法替換算法先進(jìn)先出算法（先進(jìn)先出算法（FIFOFIFO） 方法簡(jiǎn)單，容易實(shí)現(xiàn)，系統(tǒng)開銷小，但不一定合理。 近期最少使用算法（近期最少使用算法（LRULRU） 需隨時(shí)記錄Cache存儲(chǔ)器中各個(gè)字塊的使用情況，平均命中率比FIFO算法高，加大分組容量能提高命中率，使用較多，但算法比FIFO復(fù)雜。 隨機(jī)替換法（隨機(jī)替換

32、法（RAND )RAND ) 不考慮使用情況，在組內(nèi)隨機(jī)選擇一頁來替換。性能比根據(jù)使用情況的算法差。后來將指令Cache和數(shù)據(jù)Cache分開稱為兩個(gè)獨(dú)立的Cache。 Pentium 處理器剛推出時(shí)，片內(nèi)Cache只有8KB+8KB，于是推出了二級(jí)Cache方案，片內(nèi)L1，片外L2。Pentium IIPentium II開始片內(nèi)包括兩級(jí)開始片內(nèi)包括兩級(jí)CacheCache（L1L1和和L2L2），），此時(shí)主板上已不再設(shè)第三級(jí)Cache。微型計(jì)算機(jī)原理與應(yīng)用5.5.存儲(chǔ)器系統(tǒng)與存儲(chǔ)器系統(tǒng)與CPUCPU系統(tǒng)連接實(shí)例系統(tǒng)連接實(shí)例(1) EPROMEPROM、RAMRAM子系統(tǒng)與子系統(tǒng)與CPUCPU主系統(tǒng)的連接主系統(tǒng)的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口微型計(jì)算機(jī)原理與應(yīng)用EPROMEPROM、RAMRAM組成的組成的8 8位存儲(chǔ)器子系統(tǒng)位存儲(chǔ)器子系統(tǒng) 微型計(jì)算機(jī)原理與應(yīng)用(2) 8086CPU8086CPU的最小模式與靜態(tài)的最小模式與靜態(tài)RAMRAM的連接的連接 微型計(jì)算機(jī)原理與應(yīng)用存儲(chǔ)器的地址分配和片選問題：存儲(chǔ)器的地址分配和片選問題： 通常在微