多功能數(shù)字鐘的設(shè)計及制作

1、摘要 數(shù)字電子鐘是一種用數(shù)字顯示秒、分、時的計時裝置，與傳統(tǒng)的機(jī)械鐘相比，它具有走時準(zhǔn)確、顯示直觀、無機(jī)械傳動裝置等優(yōu)點(diǎn)，因而得到了廣泛的應(yīng)用。小到人們?nèi)粘Ｉ钪械碾娮邮直?，大到車站、碼頭、機(jī)場等公共場所的大型數(shù)顯電子鐘。本設(shè)計實(shí)驗以中規(guī)模數(shù)字集成電路為主，介紹一種數(shù)字電子鐘的設(shè)計方法。本實(shí)驗用555定時器組成的多諧振蕩器、計數(shù)器、顯示器和校時電路組成。本實(shí)驗采用了74LS系列中小規(guī)模集成芯片?？傮w方案設(shè)計由主體電路和擴(kuò)展電路兩大部分組成。其中主體電路完成數(shù)字鐘的基本功能，擴(kuò)展電路完成數(shù)字鐘的擴(kuò)展功能。通過本次設(shè)計實(shí)驗與制作：進(jìn)一步加強(qiáng)數(shù)字電路綜合運(yùn)用能力，掌握數(shù)字電路的設(shè)計技巧，增進(jìn)實(shí)踐能力

2、；熟悉數(shù)字電子鐘的工作原理；了解并掌握數(shù)字電子鐘系統(tǒng)設(shè)計、組裝、調(diào)試及故障排除方法。關(guān)鍵詞：數(shù)字電子鐘 計數(shù)器 顯示器 校時電路 調(diào)試多功能數(shù)字鐘的設(shè)計及制作1 設(shè)計內(nèi)容及要求1.1內(nèi)容:用中、小規(guī)模集成電路設(shè)計一個能顯示時、分、秒，并能校時的數(shù)字電子鐘。1.2要求：（1）小時12翻1，分秒60進(jìn)1。（2）由555電路產(chǎn)生1Hz秒信號。（3）秒、分為六十進(jìn)制計數(shù)器。（4）時為十二進(jìn)制計數(shù)器。（5）可手動校正：能分別進(jìn)行時、分的校正。只要將開關(guān)置于手動位置，可分別對時、分進(jìn)行手動脈沖輸入調(diào)整或連續(xù)脈沖輸入的校正。（6）提出至少兩種設(shè)計方案，并優(yōu)選方案進(jìn)行設(shè)計。（7）撰寫符合學(xué)校要求的課程設(shè)計說明

3、書。2 方案選擇2.1電路工作原理 要設(shè)計一個能顯示時、分、秒，并能校時的數(shù)字電子鐘，本設(shè)計的主體電路用芯片74LS161和74LS192來構(gòu)成，在有脈沖輸入的情況下來實(shí)現(xiàn)電路的進(jìn)位，并合理地顯示時、分、秒。2.2方案一 用74LS161和74LS192芯片來實(shí)現(xiàn)主體電路 利用74LS161和74LS192共同組成主體電路的時、分、秒分級電路，來分別實(shí)現(xiàn)時、分、秒的計時和進(jìn)位。74LS161和74LS192都有置數(shù)功能，很容易實(shí)現(xiàn)時12翻1的功能和分、秒60進(jìn)1 的功能。設(shè)計電路結(jié)構(gòu)簡單、較易控制。2.2.1 方案一的系統(tǒng)框圖：如圖2-2-1所示：591259譯碼器譯碼器譯碼器時計數(shù)器分計數(shù)器

4、時計數(shù)器校時電路555振蕩器圖2-2-1 方案一的系統(tǒng)框圖由圖2-2-1可見，數(shù)字電子鐘由以下幾部分組成：多諧振蕩器；校時電路；六十進(jìn)制分、秒計數(shù)器及12進(jìn)制計時計數(shù)器；以及秒、分、時的譯碼顯示部分等。由555定時器組成的多諧振蕩器產(chǎn)生的脈沖信號進(jìn)入秒計數(shù)器的74LS192芯片，通過譯碼器在數(shù)碼管上顯示秒的個位計時，秒個位的進(jìn)位信號輸入秒計數(shù)器的74LS161芯片，進(jìn)行秒十位的計時；秒十位的進(jìn)位信號輸入分計數(shù)器的74LS192芯片，進(jìn)行分個位的計時，分個位的進(jìn)位信號輸入分計數(shù)器的74LS161芯片，進(jìn)行分十位的計時；分十位的進(jìn)位信號進(jìn)入時計數(shù)器的74LS192芯片，進(jìn)行時個位的計時，時個位的進(jìn)

5、位信號輸入時計數(shù)器的74LS161芯片，進(jìn)行時十位的計時；中間通過門電路來控制時、分、秒的十位六進(jìn)制。在時計數(shù)器中，分別對74LS192和74LS161芯片的置數(shù)功能來實(shí)現(xiàn)12翻1的操作。2.2.2 方案一的分、秒60進(jìn)制計數(shù)器74LS192為十進(jìn)制計數(shù)器，TCU為進(jìn)位端，74LS161為二進(jìn)制計數(shù)器，和與非門組成六進(jìn)制計數(shù)，當(dāng)74LS161計數(shù)至6（0110）時，與非門發(fā)出清零信號使74LS161清零。同時74LS192也清零，完成60進(jìn)制計數(shù)。秒和分 的計數(shù)器結(jié)構(gòu)完全相同。當(dāng)秒的十位在清零時也同時向分的個位發(fā)一個脈沖，使分加1。 秒60進(jìn)制計數(shù)器如圖2-2-2所示。圖2-2-2 秒60進(jìn)制

6、計數(shù)器的圖2.2.3 方案一的時12進(jìn)制計數(shù)器將74LS161的Q0與74LS192的Q0和Q1作為與非門輸入端，當(dāng)74LS161加至1（0001）并且74LS192加至3（0011）時，與非門發(fā)出低電平信號，使74LS161清零，并使74LS192置數(shù)1（0001），實(shí)現(xiàn)了12翻1的功能。時12進(jìn)制計數(shù)器如圖2-2-3所示。圖2-2-3 時12進(jìn)制計數(shù)器的圖2.2.4 方案一的譯碼與顯示電路圖2-2-4 譯碼顯示電路的圖譯碼是把給定的代碼進(jìn)行翻譯，本設(shè)計即是將時、分、秒計數(shù)器輸出的四位二進(jìn)制代碼翻譯為相應(yīng)的十進(jìn)制數(shù)，并通過顯示器顯示。通常顯示器與譯碼器是配套使用的。我們選用的七段譯碼（74L

7、S48）數(shù)碼管是公陰接法。譯碼顯示電路如上圖2-2-4所示。2.2.5 方案一的校時電路校時電路是數(shù)字鐘的基本功能，對校時電路的要求是在小時校正時不影響分、秒的正常計數(shù)。在分校正時不影響秒、小時的正常計數(shù)。校時電路參考圖如圖2-2-5所示。圖中，S1為時校正開關(guān)，S2為分校正開關(guān)。校時脈沖采用1Hz的秒脈沖，因校時電路為組合電路，圖中C1、C2為消抖電容。如果電容C1、C2消抖作用不好，可另設(shè)計消抖開關(guān)電路。圖2-2-5 校時電路參考圖2.2.6 方案一的由555定時器組成的多諧振蕩器1腳為地。2腳為觸發(fā)輸入端；3腳為輸出端，輸出的電平狀態(tài)受觸發(fā)器控制，而觸發(fā)器受上比較器6腳和下比較器2腳的控

8、制。當(dāng)觸發(fā)器接受上比較器A1從R腳輸入的高電平時，觸發(fā)器被置于復(fù)位狀態(tài)，3腳輸出低電平；2腳和6腳是互補(bǔ)的，2腳只對低電平起作用，高電平對它不起作用，即電壓小于1Ucc/3，此時3腳輸出高電平。6腳為閾值端，只對高電平起作用，低電平對它不起作用，即輸入電壓大于2 Ucc/3，稱高觸發(fā)端，3腳輸出低電平，但有一個先決條件，即2腳電位必須大于1Ucc/3時才有效。4腳是復(fù)位端，當(dāng)4腳電位小于0.4V時，不管2、6腳狀態(tài)如何，輸出端3腳都輸出低電平。5腳是控制端。7腳稱放電端，與3腳輸出同步，輸出電平一致，但7腳并不輸出電流，所以3腳稱為實(shí)高（或低）、7腳稱為虛高。由555定時器組成的多諧振蕩器如圖

9、2-2-6所示。圖2-2-6 由555定時器組成的多諧振蕩器的圖2.2.7 方案一總的電路原理圖總電路原理圖，如圖2-2-7所示。圖2-2-7 方案一的總電路原理圖2.3 方案二 僅用74LS192來實(shí)現(xiàn)主體電路利用74LS192組成主體電路的時、分、秒分級電路，來分別實(shí)現(xiàn)時、分、秒的計時和進(jìn)位。74LS192有置數(shù)功能，很容易實(shí)現(xiàn)時12翻1的功能和分、秒60進(jìn)1 的功能。設(shè)計電路結(jié)構(gòu)簡單、較易控制。并且用到的芯片種類較少。2.3.1 方案二的系統(tǒng)方框圖方案二的系統(tǒng)方框圖和方案一的系統(tǒng)方框圖相同，如圖2-2-1所示。2.3.2 方案二的分、秒60進(jìn)制計數(shù)器74LS192為十進(jìn)制計數(shù)器，TCU為

10、進(jìn)位端，其中一個74LS192和與門構(gòu)成六進(jìn)制計數(shù)。當(dāng)秒十位的74LS192計數(shù)至6（0110）時，與門發(fā)出清零信號使74LS192清零。同時另一個74LS192也完成清零，這樣就完成了60進(jìn)制計數(shù)。秒和分 的計數(shù)器結(jié)構(gòu)完全相同。當(dāng)秒的十位在清零時也同時向分的個位發(fā)一個脈沖，使分加1。秒60進(jìn)制計數(shù)器如圖2-3-2所示。圖2-3-2 秒60進(jìn)制計數(shù)器的圖2.3.3 方案二的時12進(jìn)制計數(shù)器十二進(jìn)制計數(shù)器，由兩個74LS192組成。將時個位74LS192的Q0和Q1與時十位74LS192的Q0作為與門輸入端，當(dāng)時十位74LS192加至1（0001）并且時個位74LS192加至3（0011）時，與

11、門發(fā)出低電平信號，同時使兩個74LS192置數(shù)，個位置數(shù)為1（0001），十位置數(shù)為0（0000），這樣就實(shí)現(xiàn)了12翻1的功能。時12進(jìn)制計數(shù)器如圖2-3-3所示。圖2-3-3 時12進(jìn)制計數(shù)器的圖2.3.4 方案二的譯碼與顯示電路方案二的譯碼與顯示電路與方案一的譯碼與顯示電路相同，如圖2-2-4所示。2.3.5 方案二的校時電路方案二的校時電路與方案一的校時電路相同，如圖2-2-5所示。 2.4 兩個方案的比較方案一和方案二的相同點(diǎn)是兩個方案都能準(zhǔn)確的計時，并且小時都能12翻1，分和秒都能60進(jìn)1，還有效果較好的校時電路。方案一的特點(diǎn)是主體電路使用了兩個芯片74LS161和74LS192，芯

12、片的功能運(yùn)用很容易理解，也很容易實(shí)現(xiàn)分、秒的60進(jìn)制和小時的12翻1功能。但運(yùn)用的芯片多，主體電路就用到了74LS161和74LS192芯片，還有門電路芯片，所以電路有點(diǎn)繁瑣。方案二的特點(diǎn)是主體電路僅僅使用了一種芯片74LS192，芯片的功能運(yùn)用同樣很容易理解，也很容易實(shí)現(xiàn)分、秒的60進(jìn)制和小時的12翻1功能。并且運(yùn)用的芯片較少，僅僅使用了74LS192芯片，還有門電路芯片，所以很簡潔明了。3 設(shè)計實(shí)驗器件的選擇3.1 方案一器件的選擇74LS161芯片三個74LS192芯片三個74LS48芯片六個共陰七段數(shù)碼管六個74LS00、74LS20和74LS08各一個單刀雙擲開關(guān)三個68K，15K電

13、阻各一個0.1uF，10uF電容各一個555定時器一個面包板一塊導(dǎo)線若干3.2 方案二器件的選擇74LS192芯片六個74LS48芯片六個共陰七段數(shù)碼管六個74LS08、74LS00、74LS04各若干個按鈕開關(guān)兩個33K電阻兩個0.01uF電容兩個555定時器一個68K，15K電阻各一個0.1uF，10uF電容各一個面包板一塊導(dǎo)線若干4 實(shí)驗過程4.1 實(shí)驗過程中用到的主要儀器和儀表多功能萬用電表一個，+5V直流電源4.2調(diào)試電路的方法和技巧。1、按圖電路，用仿真軟件進(jìn)行仿真，電路的設(shè)計。2、按圖電路在面包板上接線。確定電路連線的正確后，通上電源,先將對脈沖輸入進(jìn)行檢測，等正確后，將脈沖信號

14、舒服電路中。先對電路進(jìn)行校時和校分的調(diào)整，看校時校分電路是否能正確工作，然后通過校時校分的調(diào)整使較快地檢驗分和秒能否進(jìn)行60進(jìn)制進(jìn)位，然后檢驗時的12進(jìn)制、看能否12翻1。若都正確、說明電路圖已經(jīng)完全沒有問題了。4.3電路性能指標(biāo)測試結(jié)果，是否滿足要求及對成果的評價電路性能指標(biāo)測試，達(dá)到了預(yù)期的實(shí)驗效果，數(shù)字電子鐘能準(zhǔn)確計時，并能實(shí)現(xiàn)小時12翻1和分、秒60進(jìn)1的功能。校時電路也能實(shí)現(xiàn)準(zhǔn)確地校時。4.4調(diào)試中出現(xiàn)的故障、原因及排除方法故障一：由555定時器組成的多諧振蕩器無法輸出1Hz脈沖原因：經(jīng)過多次檢查，電路的連接和器件都沒有問題，最后才檢查出是面包板下面的連接沒有接觸好。排除方法：最后把

15、面包板拆下來，把里面的接觸弄好，這樣就解決了，能產(chǎn)生1Hz的脈沖了。故障二：秒的十位不能進(jìn)位到分的個位原因：經(jīng)過多次檢查，分個位的74LS192芯片接線接錯了，所以才無法進(jìn)位。排除方法：把分個位的74LS192芯片正確接線后就能進(jìn)行進(jìn)位了，并接入輸入信號后就能正常進(jìn)位了。5 所用的元器件結(jié)構(gòu)及功能5.1 芯片74LS16174LS161 為可預(yù)置的4 位二進(jìn)制同步計數(shù)器。74LS161 的清除端是異步的。當(dāng)清除端CLEAR 為低電平時，不管時鐘端CLOCK 狀態(tài)如何，即可完成清除功能。161 的預(yù)置是同步的。當(dāng)置入控制器LOAD 為低電平時，在CLOCK上升沿作用下，輸出端QAQD 與數(shù)據(jù)輸入

16、端AD 相一致。對于54/74161，當(dāng)CLOCK 由低至高跳變或跳變前，如果計數(shù)控制端ENP、ENT 為高電平，則LOAD 應(yīng)避免由低至高電平的跳變，而54/74LS161無此種限制。161 的計數(shù)是同步的，靠CLOCK 同時加在四個觸發(fā)器上而實(shí)現(xiàn)的。當(dāng)ENP、ENT 均為高電平時，在CLOCK 上升沿作用下QAQD 同時變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。對于54/74161，只有CLOCk 為高電平時，ENP、ENT 才允許由高至低電平的跳變，而54/74LS161 的ENP、ENT 跳變與CLOCK 無關(guān)。引出端符號：PCO 進(jìn)位輸出端 CLOCK 時鐘輸入端（上升沿有效） C

17、LEAR 異步清除輸入端（低電平有效） ENP 計數(shù)控制端 ENT 計數(shù)控制端 ABCD 并行數(shù)據(jù)輸入端LOAD 同步并行置入控制端（低電平有效） QAQD 輸出端74LS161的管腳圖如圖5-1所示：圖5-1 74LS161的管腳圖5.2 芯片74LS192192 的清除端是異步的。當(dāng)清除端（MR）為高電平時，不管時鐘端（CPD、CPU）狀態(tài)如何，即可完成清除功能。192 的預(yù)置是異步的。當(dāng)置入控制端（PL）為低電平時，不管時鐘CP的狀態(tài)如何，輸出端（Q0Q3）即可預(yù)置成與數(shù)據(jù)輸入端（P0P3）相一致的狀態(tài)。192 的計數(shù)是同步的，靠CPD、CPU同時加在 4 個觸發(fā)器上而實(shí)現(xiàn)。在CPD、C

18、PU上升沿作用下Q0Q3 同時變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。當(dāng)進(jìn)行加計數(shù)或減計數(shù)時可分別利用CPD或CPU，此時另一個時鐘應(yīng)為高電平。當(dāng)計數(shù)上溢出時，進(jìn)位輸出端(TCU)輸出一個低電平脈沖，其寬度為CPU低電平部分的低電平脈沖；當(dāng)計數(shù)下溢出時，錯位輸出端(TCD)輸出一個低電平脈沖，其寬度為CPD低電平部分的低電平脈沖。當(dāng)把TCD和TCU分別連接后一級的CPD、CPU，即可進(jìn)行級聯(lián)74LS192的管腳圖如下圖5-2所示： 圖5-2 74LS192的管腳圖5.3 芯片74LS48輸出端（YaYg）為高電平有效，可驅(qū)動燈緩沖器或共陰極 VLED。當(dāng)要求輸出 015 時，消隱輸入(BI

19、)應(yīng)為高電平或開路，對于輸出為 0 時還要求脈沖消隱輸入(RBI)為高電平或者開路。當(dāng)BI為低電平時，不管其它輸入端狀態(tài)如何，YaYg均為低電平。當(dāng)RBI和地址端（A0A3）均為低電平，并且燈測試輸入端(LT)為高電平時，Ya Yg為低電平，脈沖消隱輸出(RBO)也變?yōu)榈碗娖健．?dāng)BI為高電平或開路時，LT為低電平可使YaYg均為高電平。48 與 248 的引出端排列、功能和電特性均相同，差別僅在顯示 6 和 9,248 所顯示的6 和 9 比 48 多出上杠和下杠。引出端符號A0A3 譯碼地址輸入端BI/RBO消隱輸入（低電平有效）/脈沖消隱輸出（低電平有效）LT燈測試輸入端（低電平有效）RB

20、I脈沖消隱輸入端（低電平有效）YaYg 段輸出。74LS48的管腳圖如下圖5-3所示： 圖5-3 74LS48的管腳圖5.4 555定時器555定時器是一種數(shù)字電路與模擬電路相結(jié)合的中規(guī)模集成電路。該電路使用靈活、方便，只需外接少量的阻容元件就可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等，因而廣泛用于信號的產(chǎn)生、變換、控制與檢測。555定時器產(chǎn)品有TTL型和CMOS型兩類。TTL型產(chǎn)品型號的最后三位都是555，CMOS型產(chǎn)品的最后四位都是7555，它們的邏輯功能和外部引線排列完全相同。它由三個阻值為5k的電阻組成的分壓器、兩個電壓比較器C1和C2、基本RS觸發(fā)器、放電晶體管T、與非門和反相器組成。分壓器

21、為兩個電壓比較器C1、C2提供參考電壓。u11和u12分別為6端和2端的輸入電壓。當(dāng)u11，u12 時，C1輸出為低電平，C2輸出為高電平，基本RS觸發(fā)器被置0，晶體管T導(dǎo)通，輸出端u0為低電平。當(dāng)u11，u12 時，C1輸出為高電平，C2輸出為低電平，基本RS觸發(fā)器被置1，晶體管T截止，輸出端u0為高電平。當(dāng)u11 時，基本RS觸發(fā)器狀態(tài)不變，電路亦保持原狀態(tài)不變。555定時器的內(nèi)部結(jié)構(gòu)如圖5-4-1所示。 圖5-4-1 555定時器的內(nèi)部結(jié)構(gòu)圖555定時器的外部管腳圖如圖5-4-2所示。 圖5-4-2 555定時器的外部管腳圖5.5 幾個集成門電路的內(nèi)部電路及外部管腳引腳圖74LS00的內(nèi)

22、部電路及外部管腳引腳圖，如圖5-5-1所示。 圖5-5-1 74LS00的內(nèi)部電路及外部管腳引腳圖74LS04的內(nèi)部電路及外部管腳引腳圖，如圖5-5-2所示。 圖5-5-2 74LS04的內(nèi)部電路及外部管腳引腳圖74LS08的內(nèi)部電路及外部管腳引腳圖，如圖5-5-3所示。 圖5-5-3 74LS08的內(nèi)部電路及外部管腳引腳圖74LS20的內(nèi)部電路及外部管腳引腳圖，如圖5-5-4所示。 圖5-5-4 74LS20的內(nèi)部電路及外部管腳引腳圖6 總結(jié)（結(jié)束語）6.1 收獲：通過這次課程設(shè)計，加強(qiáng)了我們動手、思考和解決問題的能力。而且還可以記住很多東西。比如一些芯片的功能，平時看課本，這次看了，下次就

23、忘了，通過動手實(shí)踐讓我們對各個元件映象深刻。認(rèn)識來源于實(shí)踐，實(shí)踐是認(rèn)識的動力和最終目的，實(shí)踐是檢驗真理的唯一標(biāo)準(zhǔn)。同時我認(rèn)為我們的工作是一個團(tuán)隊的工作，團(tuán)隊需要個人，個人也離不開團(tuán)隊，必須發(fā)揚(yáng)團(tuán)結(jié)協(xié)作的精神。對于我們而言，知識上的收獲重要，精神上的豐收更加可喜。挫折是一份財富，經(jīng)歷是一份擁有。6.2 體會：在整個設(shè)計過程中，我們通過這個方案包括設(shè)計了一套電路原理和仿真電路連接圖，和芯片上的選擇。通過這次課程設(shè)計使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實(shí)踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己的實(shí)際動手能力和獨(dú)立思考的能力。在設(shè)計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠牢固。這次課程設(shè)計終于順利完成了，在設(shè)計中遇到了很多專業(yè)知識問題，最后在老師的辛勤指導(dǎo)下，終于游逆而解。同時，在老師的身上我們學(xué)也到很多實(shí)用的知識，在次我們表示感謝！同時，對給過我?guī)椭乃型瑢W(xué)和各位指導(dǎo)老師再次表示忠心的感謝！6.3 改進(jìn)設(shè)計的建議和展望：這個實(shí)驗有很大的實(shí)際應(yīng)用價值，在方案二里實(shí)際電路的穩(wěn)定性不好，剛接入信號脈沖時電路不是出于0