流水線模數(shù)轉(zhuǎn)換器的高精度、低功耗采樣保持電路flip-around結(jié)構(gòu)采樣保持電路流

1、流水線模數(shù)轉(zhuǎn)換器的高精度、低功耗采樣保持電路，flip-around結(jié)構(gòu)，采樣保持電路，流    引言采樣保持電路(S/H)是數(shù)據(jù)采集系統(tǒng)尤其是模數(shù)轉(zhuǎn)換器(A/D)的一個重要組成部分。近幾十年來無線通訊的迅速發(fā)展，使得數(shù)據(jù)的傳輸速率越來越快。復雜度不斷提高的調(diào)制系統(tǒng)和電路使得模數(shù)轉(zhuǎn)換器(ADC)的采樣頻率達到射頻的數(shù)量級，與此同時，模數(shù)轉(zhuǎn)換器的精度也超過12位以上。在這種高速度和高精度的要求下，采樣保持電路的作用就越發(fā)顯得重要，因為它可以消除模數(shù)轉(zhuǎn)換器前端采樣級的大部分動態(tài)錯誤。傳統(tǒng)的開環(huán)采樣保持電路只能達到8引言采樣保持電路(S/H)是數(shù)據(jù)采集系統(tǒng)尤其

2、是模數(shù)轉(zhuǎn)換器(A/D)的一個重要組成部分。近幾十年來無線通訊的迅速發(fā)展，使得數(shù)據(jù)的傳輸速率越來越快。復雜度不斷提高的調(diào)制系統(tǒng)和電路使得模數(shù)轉(zhuǎn)換器(ADC)的采樣頻率達到射頻的數(shù)量級，與此同時，模數(shù)轉(zhuǎn)換器的精度也超過12位以上。在這種高速度和高精度的要求下，采樣保持電路的作用就越發(fā)顯得重要，因為它可以消除模數(shù)轉(zhuǎn)換器前端采樣級的大部分動態(tài)錯誤。傳統(tǒng)的開環(huán)采樣保持電路只能達到810位的精度，主要由于開關(guān)的非理想特性，諸如電荷注入、時鐘饋通、開關(guān)的非線性電阻等。另一方面，高精度的閉環(huán)采樣保持電路又受限于運算放大器的性能。無線通訊系統(tǒng)十分重視降低功耗，流水線A/D通常是無線通訊器件中的一部分，因此在設(shè)計

3、的時候也將功耗作為一個重要的考慮因素。本文設(shè)計了一個用于14位20MHz流水線A/D的采樣保持電路，通過采用flip-around結(jié)構(gòu)來降低功耗。同時為了抑制傳統(tǒng)開關(guān)的一些非理想特性，采取自舉開關(guān)來降低信號失真，從而提高整個系統(tǒng)的信噪比。通過采用增益增強技術(shù)，實現(xiàn)了高增益低功耗運算放大器。通過這些措施，在較低功耗的情況下仍然獲得了 14位的精度。本文主要分以下幾部分：介紹采樣保持電路的結(jié)構(gòu)；詳細介紹運算放大器的設(shè)計；描述自舉開關(guān)的實現(xiàn)；最后給出電路的仿真結(jié)果和結(jié)論。采樣保持電路的結(jié)構(gòu)采樣保持電路的要求主要是在較低功耗的情況下能采樣大帶寬、高頻率輸入信號，并且在驅(qū)動較大負載的情況下實現(xiàn)盡可能小的

4、失真。閉環(huán)轉(zhuǎn)換電容采樣保持電路通常有兩種結(jié)構(gòu)，如圖1和圖2所示。圖1所示的結(jié)構(gòu)稱之為電荷傳輸采樣保持電路(charge-transferringS/H)。在采樣階段，將輸入信號存儲在采樣電容CS上，并且在保持階段，僅將差分電荷轉(zhuǎn)移到反饋電容Cf上。因為共模電荷存儲在采樣電容CS上，所以這種結(jié)構(gòu)的采樣保持電路可以處理共模范圍較大的輸入信號。圖2所示的結(jié)構(gòu)稱之為翻轉(zhuǎn)(flip-around)采樣保持電路。在采樣階段，將輸入信號存儲在采樣電容C上，而在保持階段，將采樣電容C翻轉(zhuǎn)到輸出端。因此，理想的反饋因子，第一種結(jié)構(gòu)為0.5，而后一種在忽略輸入管的寄生電容情況下為1，后者的反饋因子是前者的兩倍。因

5、此在同樣的閉環(huán)帶寬要求下，后者的放大器單位增益帶寬(GBW)只需要前者的一半，這就大大地降低了放大器的功耗。而采樣保持電路的功耗主要來自于內(nèi)部運算放大器的功耗。對于A/D而言，采樣保持電路的輸入噪聲直接影響到A/D的輸入?yún)⒖荚肼?。因此要盡量減小由采樣保持電路引入的噪聲。在采樣階段，忽略晶體管的寄生電容，則電荷傳輸采樣保持電路的輸入?yún)⒖荚肼暪β蕿閂2n=(2T)/C。而翻轉(zhuǎn)采樣保持電路的輸入?yún)⒖荚肼暪β蕿閂2n=T/C。后者的噪聲比前者降低了一半。在保持階段，假設(shè)放大器的噪聲主要由輸入晶體管的熱噪聲決定，則輸入?yún)⒖荚肼暪β士梢杂霉奖硎荆篤2n=(8T)P3CL (1)(1)式表明翻轉(zhuǎn)采樣保持電

6、路由于較高的反饋因子使得噪聲功率僅為電荷傳輸采樣保持電路的1/2。由于在減小噪聲和降低功耗方面的優(yōu)勢，采用翻轉(zhuǎn)結(jié)構(gòu)作為采樣保持電路結(jié)構(gòu)。但需要指出的是，由于輸入晶體管寄生電容的影響，使得反饋因子小于理想值1，所以在噪聲和功率方面的改進可能會小于上面的理想值。另外，如果輸入信號的共模電壓V sig-cm不等于采樣保持電路中運算放大器的輸出共模電壓V out-cm，則在維持階段，由于運算放大器的共模反饋電路使得輸出的共模電壓穩(wěn)定在V out-cm，因此運算放大器的輸入共模電壓會有一個階躍變化V in-cm=V out-cm-V sig-cm。因此為了滿足各種共模信號的要求，則該運算放大器要求較大的

7、輸入共模范圍。運算放大器的設(shè)計由于噪聲和功率方面的優(yōu)勢，采用翻轉(zhuǎn)結(jié)構(gòu)作為采樣保持電路的結(jié)構(gòu)，同時采用折疊式共源共柵放大器來實現(xiàn)大輸入共模范圍的要求。采用PMOS管作為輸入管，這樣就可以使第二個極點推到較高的位置。因為，第二個極點的位置為折疊點。而NMOS折疊管的寄生電容比PMOS折疊管的寄生電容小的多。除此之外，PMOS管還可以采用自襯底工藝，從而大大減小由于工藝產(chǎn)生的偏差。唯一的缺點是PMOS輸入管有較大的寄生電容，從而減小翻轉(zhuǎn)結(jié)構(gòu)在功率和噪聲方面的改進。另外由于該采樣保持電路運用于14位20MHz流水線A/D，則要求該放大器的直流增益必須大于93dB，輸出在25ns的建立時間內(nèi)穩(wěn)定在最終值

8、0.003%。對于單極點放大器，建立時間又可以轉(zhuǎn)化為對GBW的要求。因此為了實現(xiàn)近似單極點放大器，則要求放大器必須為一級結(jié)構(gòu)。而為了實現(xiàn)如此高的直流增益，則必須采用增益增強技術(shù)，原理示意圖如圖3所示。圖中，由M1、M2和理想電流源構(gòu)成主運放，Aadd為用于增益增強的輔助放大器。采用該技術(shù)后，這個電路的直流增益為：其中，ro1、ro2為M1、M2的輸出電阻，gM1、gM2為M1、M2的跨導。采用該技術(shù)之前，放大器的直流增益為：(2)式和(3)式表明，增益增強技術(shù)可以使放大器的直流增益提高一個數(shù)量級。因此在該放大器的設(shè)計中，采用如圖4所示的帶有A1和A2兩個輔助放大器的增益增強折疊式共源共柵放大器

9、，其中，A1和A2以外的部分為主放大器。為了簡化設(shè)計，輔助放大器也采用折疊式共源共柵結(jié)構(gòu)。因此，輔助方法器和主放大器的偏置電路可采用同一個偏置電路，大大簡化了設(shè)計。而輔助放大器的電流僅為主放大器電流的1/10，因此與套筒式共源共柵放大器相比，整體電路并不會額外增加電流。需要提出的是，主放大器和輔助放大器采用了不同 的共模反饋電路(CMFB)。對于主放大器而言，因為輸出電壓范圍2Vpp，因此在實現(xiàn)較大的輸出擺幅，又不額外增加功耗的要求下，采用開關(guān)電容共模反饋電路。如圖5所示，通過電容C1和C2間的電荷轉(zhuǎn)移調(diào)節(jié)電流源管的柵電壓來改變輸出電流，從而穩(wěn)定輸出共模電壓。對于輔助放大器而言，其輸出擺幅很小

10、，輸出為共柵管的偏置電壓，采用一種簡單的連續(xù)時間共模反饋電路，如圖6所示，其原理是通過調(diào)節(jié)Mcmfb1和Mcmfb2管子的電流來穩(wěn)定輸出共模電壓。自舉開關(guān)開關(guān)是采樣保持電路的一個重要組成部分。它是信號失真，電荷注入和時鐘饋通效應(yīng)主要來源。后兩者可通過采用下極板采樣和全差分電路結(jié)構(gòu)來消除。A/D對信號失真要求很高，因為失真直接影響到A/D的精度。當信號幅度較高時，采樣保持電路的精度和速度就直接受限于失真。而失真的主要原因是開關(guān)導通電阻的非線性。開關(guān)導通電阻不是一個固定值，而是輸入信號的函數(shù)。對于短溝器件的導通電阻為：其中VG，VS，VD和VB分別為晶體管柵、源、漏和襯底電壓。一般，輸入信號電壓連

11、接在源端。假設(shè)，VS=VD=VB。通過PMOS管的自襯底技術(shù)使襯底和源短連接在一起，從而消除分母中后半部分平方根中的部分。則開關(guān)的導通電阻RON主要有VG-VS的差值決定，自舉開關(guān)就是通過固定這個差值來實現(xiàn)開關(guān)的線性導通電阻，從而消除信號失真。自舉開關(guān)電路如圖7所示，工作原理是：當CLK為高的時候，自舉開關(guān)屬于關(guān)斷狀態(tài)，此時開關(guān)MS的柵通過管子M1連接在VSS。而同時，電容C1兩端電壓差為VDD-VTH，其中VTH為NMOS管的閾值電壓。當CLK為低的時候，自舉開關(guān)屬于導通狀態(tài)，此時，M1管關(guān)閉，通過M2管使開關(guān)MS的柵電壓固定為Vin+(VDD-VTH)。其仿真結(jié)果如圖8所示。需要指出的是，圖2中4處有開關(guān)，其中S1和S2采用自舉開關(guān)，S3采用CMOS傳輸門，S4采用簡單NMOS傳輸門，這樣可以簡化電路并降低功耗。仿真結(jié)果和結(jié)論圖4所示的運算放大器的Hspice的仿真結(jié)果為圖9，在電路負載為15p的情況下，直流增益為104.6