微機(jī)原理與系統(tǒng)老師講義ch6b

1、中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系2內(nèi)容6B-總線的概念6B-6B-總線原理微機(jī)系統(tǒng)的內(nèi)總線標(biāo)準(zhǔn)一、從PC/XTIChanne到EISA二、局部總線：從VISA到PCI-Express6B-幾種常用的外總線標(biāo)準(zhǔn)一、通用串行總線USB三、IDE和EIDE簡(jiǎn)介二、IEEE1394總線簡(jiǎn)介四、SCSI總線簡(jiǎn)介中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系36B-總線的概念一、總線和總線的產(chǎn)生總線是計(jì)算機(jī)系統(tǒng)中傳輸數(shù)字信息的通信信道， 相當(dāng)于人體中的“中樞神經(jīng)”。從物理上看，總線由一些電導(dǎo)體的互連組成，其 具體實(shí)現(xiàn)形式隨相互通信的設(shè)備的種類和距離而 異，可以是印刷線、印刷電路板邊緣連接器、多 路電纜等。總線通

2、信的規(guī)則，或稱“協(xié)議”，是決定微計(jì)算機(jī) 系統(tǒng)結(jié)構(gòu)的基本因素之一。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系系統(tǒng)早期的互聯(lián)方式分散連接/內(nèi)部連線十分復(fù)雜，布線困難/擴(kuò)展性差J效率高4控制器輸出設(shè)備運(yùn)算器輸入設(shè)備存儲(chǔ)器中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系現(xiàn)代的系統(tǒng)互聯(lián)方式總線連接5J 優(yōu)點(diǎn)：簡(jiǎn)潔，協(xié)調(diào)擴(kuò)展性好/ 缺點(diǎn)：有共享競(jìng)爭(zhēng)問題1970年DEC公司PDP-11小型計(jì)算機(jī)首次采用總線技術(shù)UniBUS（單總線）。1976年用了由TS公司在世界上第一臺(tái)微型計(jì)算機(jī)Altair采余愛好者定義的總線S100。I/deviceI/device主機(jī)I/Interface（adapter）I/Interface（ad

3、apter）memoryprocessor中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系6二、總線的基本特性共享和分時(shí)總線的兩個(gè)基本特性。 共享當(dāng)多個(gè)部件連接在同一組總線上，各部件之間相互交換的信息都可以通過這組總線傳送。正是由于共享特性而使得總線富有生 命力。分時(shí)是指任意時(shí)刻只能有一個(gè)設(shè)備向總線發(fā)送信息多個(gè)部件可同時(shí)從總線接受相同信息（廣播） 總線的分時(shí)特性往往是系統(tǒng)的瓶頸中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系7三、總線的分類按照物理接口分類電按照式主板式、背板式氣特性分類單端方式與差分方式按照控制特性分類同步總線、異步總線和半同步總線按照通信方式分類串行總線和并行總線中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)

4、系更多的是按照總線位置分類8片內(nèi)總線（I部，連接CPUChiBus，位于CPU的內(nèi)件；部的各芯片總線（Coponent-LeveBus）。連接CPU和外圍內(nèi)總線（B片，例如Motel總線；rd-LeveBus），又稱為板級(jí)總線或系統(tǒng)總，用于系統(tǒng)內(nèi)部各高速模塊之間的互連。例如ISA、EISA、PCI等；外總線（CommunicatioBus），又稱I/O總線或通信總線，用于計(jì)算機(jī)之間，或者計(jì)算機(jī)與外設(shè)之間的互連。例如SCSI、USB等。本章介紹內(nèi)容中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系9中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系10每一類（并行）總線中又分為：數(shù)據(jù)總線（DB）雙向三態(tài)，傳輸數(shù)據(jù)信號(hào)線的條

5、數(shù)也稱為總線寬度；地址總線（AB）三態(tài)，僅主設(shè)備可驅(qū)動(dòng)，寬度與尋址空間有關(guān)；控制總線（CB）傳送控制 命令和狀 態(tài)，有些 三態(tài)，有 些非三態(tài)。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系11四、總線特性為了保證總線與部件之間機(jī)械上的可靠連接， 必須規(guī)定其機(jī)械特性；為了保證電氣上正確 連接，必須規(guī)定其電氣特性；為了正確傳輸信息，必須規(guī)定其功能特性和時(shí)間特性。背板式總線示意圖中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系12五、總線性能指標(biāo)總線寬度：是指數(shù)據(jù)總線的根數(shù)，用bit（位） 表示，如8位、16位、32位、64位（也即8根、16根、32根、64根數(shù)據(jù)線）。最大傳輸率 (總線帶寬)：總線本身所能達(dá)到的最高傳輸

6、速率，用MB/s或MBps（每秒多少兆 字節(jié)） 表示。例：總線工作頻率33.3MHz，總線寬度32bit，則最大傳輸率33.3×32÷8132MB/s。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異步總線?？偩€復(fù)用：為提高總線的利用率，將地址總線和數(shù)據(jù)總線共用一組物理線，在某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)。信號(hào)線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線三種總線的根數(shù)總和。13中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系總線控制方式：包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式

7、等。14負(fù)載能力：通常用可連反映總線的負(fù)載能力。擴(kuò)增電路板數(shù)來由于不同的電路對(duì)總線的負(fù)載是不同的，即使同一電路在不同的工作頻率下，總線的負(fù)載也是不同的。因此，總線負(fù)載能力的指標(biāo)是不太嚴(yán)格的。其它：如電源電壓等級(jí)、能否擴(kuò)展等。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系15內(nèi)容6B 1 總線的概念6B 2 總線原理6B 3 微機(jī)系統(tǒng)一、從PC/XT的內(nèi)總線標(biāo)準(zhǔn)O Channl 到EISA二、局部總線：從VISA到PCI-Express6B 4 幾種常用的外總線標(biāo)準(zhǔn)一、通用串行總線USB三、IDE和EIDE簡(jiǎn)介二、IEEE1394總線簡(jiǎn)介四、SCSI總線簡(jiǎn)介中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系166B 2

8、 總線原理一、總線的結(jié)構(gòu)二、同步和異步通信方式三、總線的信息傳輸方式四、總線使用權(quán)分配中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系17一、總線的結(jié)構(gòu)單總線結(jié)構(gòu)雙總線結(jié)構(gòu)多總線結(jié)構(gòu)中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系181、單總線結(jié)構(gòu)單總線結(jié)構(gòu)將CPU、主存、I/O設(shè)備（通過I/O接口）系統(tǒng)總線都掛到一組總線上，允許I/O之間、I/O與主存之間直接交換信息。CCPPUUIIOO接口IIOO接口內(nèi)存這種結(jié)構(gòu)簡(jiǎn)單，便于擴(kuò)充。 但是，由于所有的傳送都通過這組總線，容易形成計(jì)算機(jī)系統(tǒng)的瓶頸。設(shè)備00設(shè)備nn為解決CPU、主存與IO設(shè)備之間傳輸速率的不匹配問 題，實(shí)現(xiàn)CPU與其它設(shè)備的相對(duì)同步，又出現(xiàn)雙總線結(jié)構(gòu)。

9、中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系192、雙總線結(jié)構(gòu)特點(diǎn)：將速度較低的I/O設(shè)備從單總線上分離出來，單獨(dú)設(shè)置一條與主存總線獨(dú)立的I/O總線。原理：通道是一個(gè)專門負(fù)責(zé)IO的處理器,接替CPU對(duì)I/O設(shè)備進(jìn)行統(tǒng)一管理，以完成外部設(shè)備與主存之間的數(shù)據(jù)傳送。主存總線的吞吐能力不受慢速設(shè)備的影響。主存總線CCPPUU內(nèi)存通道I/O總線IIOO接口IIOO接口設(shè)備00設(shè)備nn思路：若將速率不同的I/O設(shè)備進(jìn)行分類，再將它們連接在不同的通道上，通道的利用率將會(huì)進(jìn)一步更高 Æ 多總線結(jié)構(gòu)。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系203、三總線結(jié)構(gòu)系統(tǒng)總線分為以下三個(gè)層次主存總線I/O總線DMA總線/

10、主存總線與DMA總線不能同時(shí)對(duì)主存進(jìn)行訪問。I/O總線CCPPUU主存總線DMA總線IIOO接口IIOO接口IIOO接口內(nèi)存內(nèi)存設(shè)備11設(shè)備nn高速外設(shè)中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系214、四總線結(jié)構(gòu)為了進(jìn)一步提高I/O的性能，又出現(xiàn)了四總線結(jié)構(gòu)。局部總線、系統(tǒng)總線、高速總線、擴(kuò)展總線局部總線系統(tǒng)（主存）總線CCaacchhee/橋/橋橋CCPPUU主存高速外設(shè)接口SSCCSSII圖形多媒體局域網(wǎng)高速總線低速外設(shè)接口FFAAXX擴(kuò)展總線接口調(diào)制解調(diào)器串行接口擴(kuò)展總線中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系226B 2 總線原理一、總線的結(jié)構(gòu)二、同步和異步通信方式三、總線的信息傳輸方式四、總線

11、使用權(quán)分配中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系231、同步通信方式通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送。時(shí)標(biāo)通常由CPU的總線控制部件發(fā)出，送到總線 上的所有部件；也可以由每個(gè)部件各自的時(shí)序發(fā)生器發(fā)出，但是必須由總線控制部件發(fā)出的時(shí)鐘信號(hào)對(duì)它們進(jìn)行同步。J/優(yōu)點(diǎn)：模塊間的配合簡(jiǎn)單一致；缺點(diǎn)：主從模須按速度最慢時(shí)間配合屬強(qiáng)制性同步，必來設(shè)計(jì)公共時(shí)鐘。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系24例1：讀命令，其傳輸周期為：T1：主模塊發(fā)地址總線讀周期T2：主模塊發(fā)讀命令時(shí)鐘T3：從模塊提供數(shù)據(jù)地址T4：主模塊撤銷讀命令讀命令數(shù)據(jù)dataT1T2T3T4中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系例2：寫命令，其傳輸

12、周期為：主模塊發(fā)地址T1.5：主模塊提供數(shù)據(jù)25：主模塊發(fā)寫命令，從模塊必須在規(guī)定時(shí)間內(nèi)總線寫周期T1T2T3T4將數(shù)據(jù)寫入地址總線所指明的單元中。：主模塊撤銷寫命令和數(shù)據(jù)等信號(hào)。時(shí)鐘地址數(shù)據(jù)data寫命令中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系262、異步通信方式異步通信方式允許各模塊速度的不一致性，給設(shè)計(jì)者充分的靈活性和選擇余地。異步通信方式?jīng)]有公共的時(shí)鐘標(biāo)準(zhǔn)，而是采用應(yīng)答方式（又稱握手方式）：主設(shè)備在發(fā)數(shù)據(jù)STB的同時(shí)發(fā)選通信號(hào)STB，從設(shè)備收到數(shù)據(jù)后應(yīng)答ACK；主從模塊之間增加兩條握手應(yīng)答線。ACK讀/寫地址數(shù)據(jù)I/O接口CPU中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系27異步通信方式的三種握手

13、方式1)不互鎖方式主設(shè)備發(fā)STB，告訴從設(shè)備當(dāng)前數(shù)據(jù)有效。間隔固定時(shí)間后，認(rèn)為從設(shè)備已經(jīng)收到，撤銷STB；從設(shè)備收到數(shù)據(jù)后發(fā)ACK應(yīng)答。間隔固定時(shí)間后，撤銷ACK。DATA不互鎖方式應(yīng)答時(shí)序圖STBACK中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系282)半互鎖方式主設(shè)備發(fā)STB后，等待從設(shè)備的ACK應(yīng)答。只有收到ACK后才撤銷STB；從設(shè)備發(fā)ACK后，不等待主設(shè)備的應(yīng)答。在間隔固定時(shí)間后，撤銷ACK。DATA半互鎖方式應(yīng)答時(shí)序圖STBACK中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系293)全互鎖方式（四邊沿協(xié)議）主設(shè)備發(fā)STB后，等待從設(shè)備的ACK應(yīng)答。只有收到ACK后才撤銷STB；從設(shè)備發(fā)ACK后，等待

14、主設(shè)備的應(yīng)答（撤銷STB），然后才撤銷ACK。主從設(shè)備相互等待，傳輸可靠性最高。DATA全互鎖方式應(yīng)答時(shí)序圖STBACK中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系30關(guān)于同步和異步通信方式的幾點(diǎn)討論：傳輸速度同步：異步：應(yīng)答過程中的交互次數(shù)越多，速度越慢?？煽啃宰羁煽康姆绞剑寒惒饺ユi。全互鎖也會(huì)有不可靠的隱患？！互鎖方式應(yīng)配合使用等待超時(shí)處理機(jī)制。思考：怎樣能夠兼顧傳輸速度和通信的可靠性？中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系313、半同步通信方式對(duì)于大多數(shù)的傳送對(duì)象，均按照同步方式定時(shí)。如果系統(tǒng)中還有少數(shù)從設(shè)備速度較慢，增加一條Ready/wait狀態(tài)信號(hào)線,慢速設(shè)備可以利用該狀態(tài)信號(hào)線請(qǐng)求主模塊

15、延長(zhǎng)傳送周期。例如：8086/808CPU、823ADMAC均采用半同步總線。當(dāng)檢測(cè)到READY信號(hào)線被拉低，則在T3/T4之間插入Tw，或者在S3/S4之間插入Sw。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系32半同步方式數(shù)據(jù)傳輸時(shí)序中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系33半同步通信方式的特點(diǎn)J 集同步與異不是太高，各類設(shè)備的通信之優(yōu)點(diǎn)，適用于系統(tǒng)工作速度又包含了許多工作速度差異較大的單系統(tǒng)。J 控制方式比異步通信簡(jiǎn)單，可靠性介于同步方式與異步方式之間。/ 缺點(diǎn)是系統(tǒng)時(shí)鐘頻率系統(tǒng)工作的速度還是太高，故從整體上看，。思考：怎樣進(jìn)一步提高總線利用率和加快總線的傳輸速度？中國科學(xué)技術(shù)大學(xué)電子工程與信息科

16、學(xué)系344、分離式總線通信方式在上述各種傳輸過程中，占用總線使用權(quán)的主設(shè)備以及被其選中的從設(shè)備，無論是否進(jìn)行數(shù)據(jù)傳輸，始終占據(jù)著總線資源。若對(duì)讀命令過程的進(jìn)一步分析：在讀命令傳輸周期中，除了申請(qǐng)總線這一階段外，其余時(shí)間主要被用于如下三個(gè)方面的開銷：（1） 主模塊通過總線向從模塊發(fā)送地址和命令；（2） 從模塊按照命令進(jìn)行讀數(shù)據(jù)的必要準(zhǔn)備；（3） 從模塊經(jīng)總線向主模塊提供數(shù)據(jù)。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系分離式總線的基本思想：將一個(gè)傳輸周期（或總 線周期）分解為兩個(gè)子周期。在第一個(gè)子周期中，主模塊A獲得總線使用權(quán)后，35將命令、地址、A模塊的編號(hào)等其它信息發(fā)到系統(tǒng)總線上，由相關(guān)的從模塊B接

17、收下來。然后A模塊放棄總線，供其它模塊使用。在第二個(gè)子周期中，B模塊根據(jù)所收到的命令，經(jīng)過一系列的內(nèi)部操作，將A模塊所需的數(shù)據(jù)準(zhǔn)備 好，然后由B模塊申請(qǐng)總線使用權(quán)，一旦獲準(zhǔn)，B模塊將A模塊的編號(hào)和所需數(shù)據(jù)、B模塊的地址等信息送到總線上，供A模塊接收。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系36分離式總線通信方式的特點(diǎn)：各模塊欲使用總線都必須提出申請(qǐng)。在得到總線使用權(quán)后，主模塊先在規(guī)定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，不再等待?duì)方的回答信號(hào)。各模塊在準(zhǔn)備數(shù)據(jù)傳送的過程中都不占用總線，使總線可接受其它模塊的請(qǐng)求?？偩€在被占用期間，都在進(jìn)行有效工作。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系376B

18、2 總線原理一、總線的結(jié)構(gòu)二、同步和異步通信方式三、總線的信息傳輸方式四、總線使用權(quán)分配中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系38信息傳輸方式的分類：. 串行和并行傳輸. 信號(hào)（Signal）傳輸和消息（Message）傳輸. 單字節(jié)傳輸和突發(fā)傳輸（burstmode）單字節(jié)傳輸方式：在一個(gè)傳輸周期內(nèi)，一般是先給出地址，然后給出數(shù)據(jù)。在其后的傳輸周期里，不斷重復(fù)這種先送地址、后送數(shù)據(jù)的方式進(jìn)行傳輸。突發(fā)傳輸方式：在傳輸大批量地址連續(xù)的數(shù)據(jù)時(shí)，第一個(gè)周期先送首地址，然后再給出數(shù)據(jù)；而在以后的傳輸周期內(nèi)，接收端自動(dòng)完成地址指針修正，發(fā)送端只需直 接傳送數(shù)據(jù)，從而提高了總線的數(shù)據(jù)傳送速率。中國科學(xué)技術(shù)

19、大學(xué)電子工程與信息科學(xué)系396B 2 總線原理一、總線的結(jié)構(gòu)二、同步和異步通信方式三、總線的信息傳輸方式四、總線使用權(quán)分配中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系40總線的使用權(quán)分配即總線判優(yōu)控制，也稱為總線使用權(quán)仲裁；總線使用權(quán)仲裁：多個(gè)主設(shè)備同時(shí)申請(qǐng)總線 時(shí)，按一定的優(yōu)先等級(jí)順序，判定哪個(gè)主設(shè)備 能優(yōu)先使用總線。兩種仲裁方式：集中式：將控制邏輯（即總線仲裁器arbitrator） 集中在一處 ，分為鏈?zhǔn)捷喸儭⒂?jì)數(shù)器輪詢、獨(dú)立請(qǐng)求 。分布式：將控制邏輯分散在（與總線連接的）各個(gè) 部件或設(shè)備上，由各個(gè)節(jié)點(diǎn)競(jìng)爭(zhēng)使用權(quán)。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系41集中式總線判優(yōu)控制舉例（I）菊花鏈輪詢方式

20、（Daiy Chain）數(shù)據(jù)線地址線總線忙BS總線請(qǐng)求BR總線控制器模塊0模塊1模塊n總線允許BG總線允許BG總線允許BG中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系42鏈?zhǔn)捷喸兎绞降闹饕攸c(diǎn)：越靠近器的模，優(yōu)先級(jí)越高；鏈形優(yōu)先級(jí)存在傳播延遲，這種延遲與模塊數(shù)量成正比，所以判優(yōu)速度（幾個(gè)）模塊；慢，一般只能接少量的鏈形結(jié)構(gòu)可靠性低條“鏈”失效；一個(gè)模塊有故障就會(huì)造成整結(jié)構(gòu)簡(jiǎn)單，造價(jià)較低。應(yīng)用實(shí)例：IntMultiBus和Motorola VME總線中所使用串行仲裁均采用鏈?zhǔn)捷喸兎绞?。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系43集中式總線判優(yōu)控制舉例（II）獨(dú)立請(qǐng)求方式（并行請(qǐng)求方式）數(shù)據(jù)線地址線BGnBR

21、n總線控制器BG1BR1BG0BR0模塊0模塊1模塊nBUSY中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系44獨(dú)立請(qǐng)求方式的工作原理：每個(gè)模塊有一條總線請(qǐng)求（BR）、一條總線允許（BG）和一條所有模塊共用的總線忙（BUSY）信號(hào)；控制器內(nèi)置一個(gè)優(yōu)先級(jí)編碼器和優(yōu)先級(jí)譯碼器，用以選擇優(yōu)先級(jí)最高的請(qǐng)求，并產(chǎn)生出相應(yīng)的“總線允許”信號(hào)；當(dāng)BUSY信號(hào)有效時(shí)，表示有模塊正使用總線，因此請(qǐng)求使用總線的模塊必須等待，直至BUSY信號(hào)變?yōu)闊o效。所有需要使用總線的模塊都可發(fā)“總線請(qǐng)求”信號(hào)，總線仲裁器僅向優(yōu)先級(jí)最高的模塊發(fā)出“總線允許”信號(hào)。獨(dú)立請(qǐng)求方式的主要特點(diǎn)：判優(yōu)速度快，且與模塊數(shù)無關(guān)；所需“請(qǐng)求線”和“允許線”

22、較多，N個(gè)模塊需要2N條。應(yīng)用實(shí)例：MultiBus中使用的并行仲裁中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系45分布式總線判優(yōu)控制舉例（I）自舉分布式仲裁特點(diǎn)：使用多個(gè)請(qǐng)求線，不需要中心裁決器，每個(gè)設(shè)備獨(dú)立地決定自己是否是最高優(yōu)先級(jí)請(qǐng)求者。原理：分為申請(qǐng)期和裁決期。在申請(qǐng)期需要請(qǐng)求總線控制權(quán)的設(shè)備在各自對(duì)應(yīng)的總線請(qǐng)求線上送出請(qǐng)求信號(hào)。在裁決期，每個(gè)設(shè)備將有關(guān)請(qǐng)求線上的合成信號(hào)取回分析，以確定自己能否擁有總線控制權(quán)。每個(gè)設(shè)備通過取回的合成信息能夠檢測(cè)出其它設(shè)備是否發(fā)出了總線請(qǐng)求。如果檢測(cè)到其它優(yōu)先級(jí)更高的設(shè)備也請(qǐng)求使用總線，則本設(shè)備暫時(shí)不能使用總線；否則，本設(shè)備就可立即使用總線。中國科學(xué)技術(shù)大學(xué)電子

23、工程與信息科學(xué)系46自舉分布式仲裁原理圖假定模塊03通過BR03進(jìn)行自舉分布式仲裁。其中BR0為總線忙信號(hào)，正在使用總線的模塊應(yīng)將BR0置為有效；BRi為模 塊i的總線請(qǐng)求信號(hào)線，只有在BR0無效時(shí)才能發(fā)總線請(qǐng)求。下圖中模塊0的優(yōu)先級(jí)最低，模塊3的優(yōu)先級(jí)最高。Why？BR0（BUSY）BR1B2B3應(yīng)用實(shí)例：NuBus（Macintoshi II中的底板式總線）和SCSI總線模塊3模塊2模塊1模塊0中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系47分布式總線判優(yōu)控制舉例（II）沖突檢測(cè)分布式仲裁基本思想：每個(gè)設(shè)備獨(dú)立地請(qǐng)求總線?？隙〞?huì)出現(xiàn)有多個(gè)設(shè)備同時(shí)使用總線的局面，造成沖突。當(dāng)沖突被檢測(cè)到后，沖突各方

24、可按照事先約定的某種策略， 選舉一個(gè)設(shè)備并讓其先使用總線。應(yīng)用實(shí)例：Ethernet總線仲裁方案（CSMA/CD-Carri r Sen e Multip e Access- Collisi n Detect）先聽后講邊講邊聽隨機(jī)重發(fā)若監(jiān)聽到?jīng)_突，則立即停止發(fā)送。隨機(jī)等待一段時(shí)間后再重新嘗試中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系48內(nèi)容6B 1 總線的概念6B 2 總線原理6B-3 微機(jī)系的內(nèi)總線標(biāo)準(zhǔn)一、從PC/XTO Channl 到EISA二、局部總線：從VISA到PCI-Express6B 4 幾種常用的外總線標(biāo)準(zhǔn)一、通用串行總線USB三、IDE和EIDE簡(jiǎn)介二、IEEE1394總線簡(jiǎn)介四

25、、SCSI總線簡(jiǎn)介中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系496B 3 微機(jī)系統(tǒng)中的內(nèi)總線標(biāo)準(zhǔn)應(yīng)用于微機(jī)系統(tǒng)中的總線標(biāo)準(zhǔn)不斷發(fā)展和演變， 其中比較著名或曾產(chǎn)生一定影響的總線標(biāo)準(zhǔn)有：S100Motoro a VME在微機(jī)中最早使用的總線，由業(yè)余愛好者設(shè)計(jì)；其優(yōu)良的結(jié)構(gòu)被許多后續(xù)的總線標(biāo)準(zhǔn)繼承和引用；Intl MultiBusIntel為8086CPU開發(fā)的，曾經(jīng)用于工業(yè)控制微機(jī)；Zilog Z-Bus8位機(jī)時(shí)代應(yīng)用最廣泛的微機(jī)總線；IIM PC/ TO Channel常被恭維成IM PC/XT總線；A 總線源自AT總線，16位，至今仍然能夠見到；EISA總線ISA上加蓋的“二層樓”，32位，曾用于P

26、C服務(wù)器；PI 總線目前廣泛應(yīng)用，有33MHz和66MHz及32位和64位之分。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系50一、從PC/XT機(jī)的 O Chann1）PC機(jī)系統(tǒng)總線早期發(fā)展歷程l 到EISA20世紀(jì)80年代初期，IBM能擴(kuò)展插槽”的結(jié)構(gòu)，并定寬度的IO接口（雖然業(yè)界C/XT機(jī)中采用“主板”“功了總共62條信號(hào)線、8位數(shù)上“尊稱”其為XT總線，但I(xiàn)BM始終低調(diào)地稱之為 O channel）。其后，IBM又推出了采用Intl 8026 CPU的PC/AT微機(jī)系統(tǒng)，并定義了與XT總線兼容的16位的AT總線。1988年，除IBM以外的美國9大PC制造廠商，共同制定了基于AT總線的ISA總線（

27、Industril Standa dArchitecture)，以及32位的EISA總線標(biāo)準(zhǔn)。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系512）PC/XT機(jī)的 O channel（XT總線）62線該62插槽和插卡結(jié)構(gòu)。的長(zhǎng)插口用雙列插板連接，分A面（元件面）和B面（焊接面），每面有31條引腳（金手指），如下頁圖所示。62條信號(hào)線分為5類：8位數(shù)據(jù)線、20位地址線、控制線、時(shí)鐘與復(fù)線以及電源地線。62條信號(hào)線分別介紹如下中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系52O channel引腳布局示意圖A為元件面B為背面COMPUTR FRONTCOMPUTR REAR中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系53A、

28、數(shù)據(jù)線（8條）A2A9：8位數(shù)據(jù)線D0D7，雙向、三態(tài)。B、地址線（20條）A12A31：20位的地址線A19A0，輸出、三態(tài)。訪問IO時(shí)僅有A15A0有效。C、控制線（23條）A1：I/O通道檢查信號(hào)I OH CK，輸入、低電平有效。該信號(hào)有效時(shí)表示系統(tǒng)板上存儲(chǔ)器或I/O通道上奇/偶校驗(yàn)出錯(cuò)。它有效時(shí)將產(chǎn)生一次不可屏蔽中斷（NMI中斷）。A10：I/O通道就緒信號(hào)I OH RDY，輸入、低有效。慢速設(shè)備可以通過使此信號(hào)為低電平來使CPU或DMA控制器插入等待周期，從而延長(zhǎng)總線周期。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系A(chǔ)11：地址允許信號(hào)AEN，輸出、高電平有效。由DMA 控制器8237產(chǎn)生，

29、此信號(hào)用來切斷CPU控制，而允許DMA傳送。54B8：插件板選中信號(hào)CALCTD，輸入、高電平有I/O擴(kuò)展槽中的擴(kuò)展板B8引腳提供，該信號(hào)效。有效第表 第8個(gè)I/O擴(kuò)展槽中的擴(kuò)展板被選中。B11：存儲(chǔ)器寫命令MEMW，出、三態(tài)、低電平有效。B12：存儲(chǔ)器讀命令MEMR，輸出、三態(tài)、低電平有效。B13：I/O寫命令I(lǐng)OW，輸出、三態(tài)、低電平有效。B14：I/O讀命令I(lǐng)OR，輸出、三態(tài)、低電平有效。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系B19： DACK0，輸出、低電平有效。在XT機(jī)中，實(shí)際55上就是DRAM的刷新信號(hào)REFRESH，由DMA控制器產(chǎn)生，有效時(shí)表示系統(tǒng)響應(yīng)了存儲(chǔ)器的刷新請(qǐng)求。B4、B

30、21B25：中斷申請(qǐng)信號(hào)IRQ2，IRQ3IRQ7， 輸入、上升沿有效。來自I/O設(shè)備的中斷申請(qǐng)信號(hào)，經(jīng) 系統(tǒng)板上的中斷控制器8259A送給CPU，其中IRQ2優(yōu) 先級(jí)最高，IRQ7最低。B16、B6、B18：DMA請(qǐng)求信號(hào)DRQ1DRQ3，輸入線、高電平有效，來自外設(shè)的DMA請(qǐng)求送往DMA控制 器8237。DRQ1優(yōu)先級(jí)最高，DRQ3最低。B15、B26、B17：DMA通道13響應(yīng)信號(hào)DACKDACK3，輸出、低電平有效。由DMA控制器8237產(chǎn)生送往I/O接口，用來響應(yīng)外設(shè)的DMA請(qǐng)求。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系B27：計(jì)數(shù)結(jié)束信號(hào)T/C，輸出、正脈沖。當(dāng)DMA控制 器8237計(jì)

31、數(shù)到0時(shí)，從T/C線上輸出一正脈沖，通知外設(shè)，DMA傳送結(jié)束。B28：地址鎖存允許信號(hào)ALE，輸出、下降沿有效。該 信號(hào)由總線控制器8288產(chǎn)生，在其下降沿將CPU送出的地址A19A0鎖入地址鎖存器。. 時(shí)鐘與復(fù)位線（3條）56B2：系統(tǒng)總清信號(hào)REST DRV，輸出、高電平有效。該信號(hào)有效，使系統(tǒng)各部件復(fù)位。B20：系統(tǒng)時(shí)鐘信號(hào)CLK，輸出。PC/XT中該信號(hào)由OSC信號(hào)經(jīng)8284時(shí)鐘發(fā)生器三分頻后得到，頻率為4.77MHz，時(shí)鐘周期為210ns；在ISA中為頻率為8MHz的系統(tǒng)時(shí)鐘。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系B30：晶振信號(hào)OSC，頻率為14.31818MHz，周期為70ns。5

32、7. 電源與地線（8條）B3，B29：+5VB5：-5V B7：-12V B9：+12VB1，B10，B31：GND中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系PC和PC/XT總線的微機(jī)系統(tǒng)結(jié)構(gòu)示58CU 8088(4.77MHz)8087（可）RM BISDRAM 控R M器823 定時(shí)/計(jì)揚(yáng)829 中斷控器8 個(gè) 8 位 62 引腳擴(kuò)擴(kuò)展總線82 0串行通信控器82 7 DMA 控DMA 頁面寄鍵盤與并行控制器中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系593）16位 ISA總線（AT總線）為保證16位的ISA總線與PC總線的兼容，ISA總線的插座結(jié)構(gòu)中在原PC總線62芯插座的基礎(chǔ)上又 增加了一個(gè)36線插

33、座，即同一軸線上的總線插槽分為62線和36線兩段，共98線。ISA不僅增加了數(shù)據(jù)帶寬和地址總線的數(shù)量，而且在保證與XT總線兼容的前提下，對(duì)原來XT總線的部分信號(hào)重新進(jìn)行了定義。ISA引腳信號(hào)見教材P252圖6-13。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系ISA總線插槽ISA總線插槽有一長(zhǎng)一短兩個(gè)插口； 長(zhǎng)插口基本上是XT總線的繼承；60短插口有36個(gè)引腳，以C18C1和D18D1表示，也分別列于插槽的兩面，短插口是對(duì)XT總線的擴(kuò)充。C1A1A31C18外內(nèi)B31D110.16B1D182.54138.5mm總線新增加的條信號(hào)線ISA3661中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系ISA總線不僅增加了

34、數(shù)據(jù)帶寬和地址總線數(shù)量，而且重新定義了原有XT總線的信號(hào)線，使得ISA總線有了內(nèi)總線的基本雛形62ISA總線作頻率為8MHz，24根地址線，16位數(shù)據(jù)線，擁有大量的功能豐富的接口卡。雖然其最大傳輸速率只有16MB/s，但是從286到Pentium，歷經(jīng)幾代微機(jī).ISA問世后的十多年間，大多數(shù)PC機(jī)主板上都帶有34個(gè)ISA總線插槽，即可以插入8位ISA卡（XT總線），又可以插入16位ISA ISA插槽的P由于ISA總直到最近，仍有少數(shù)廠家仍然生產(chǎn)帶有。自XT總線，受累于XT總線的先天不足，管在制定ISA總線標(biāo)準(zhǔn)時(shí)做出了很大努力，在技術(shù)上ISA 仍然無法與當(dāng)時(shí)的VME和MultiBus等總線相比。

35、思考：為什么ISA總線在PC機(jī)獨(dú)領(lǐng)風(fēng)騷十?dāng)?shù)年？中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系ISA總線對(duì)原來8位 O Channel的改動(dòng)部分：63雖然名稱沒變，但傳輸方向發(fā)生變化。 O Channel中這兩個(gè)信號(hào)的方向是輸出，意味著只允許主板上的主設(shè)備訪問插槽上的從設(shè)備。在ISA中，這兩條信號(hào)線變成了雙向，表C : IIS: IOWB13腳C : IORI A : IORB14腳明ISA總線允許插卡上的主設(shè)備訪問主板上的資源。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系在36芯插座上，ISA擴(kuò)展和重新定義的部分信號(hào)因?yàn)橛?4位地址信號(hào)，允許最大存儲(chǔ)容量是16M。64其中：1）SA190的傳送方向由原來的單向輸

36、出（從主板到插卡）改為雙向，意味著允許插卡上可以有主控設(shè)備，插卡上的主控設(shè)備可以控制系統(tǒng)總線；2）LA23LA17（其中有3條與需要使用這部分地址信號(hào)的插卡9A17重疊）在主板上沒有鎖存，自行鎖存（利用BALE信號(hào)）。SD15SD0：16位數(shù)據(jù)信號(hào)中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系65SBHE：總線高字節(jié)允許IRQ15、IRQ14、IRQ12、IRQ11、IRQ10AT機(jī)以后的PC機(jī)上使用了2片中斷控制器8259A（主片和 從片），可有15級(jí)中斷請(qǐng)求。另外三條DMA請(qǐng)求/響應(yīng)線AT機(jī)以后的PC機(jī)中使用了2片DM片），共有7個(gè)DMA通道。C 8237A（1主片1從DRQ7DR5 、DRDRQ0

37、：DMA請(qǐng)求信號(hào)。CK3DACK0：DMA請(qǐng)求響應(yīng)。DACK7DACK5、中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系66存儲(chǔ)器讀/寫信號(hào)在擴(kuò)展短槽上，傳輸方向?yàn)殡p向I/O。在原來長(zhǎng)槽上，傳輸方向仍然為單向輸出16位訪問周期信號(hào)有效時(shí)表示當(dāng)前傳送的是16位總線周期總線主控當(dāng)DMA控制器或者其它主控設(shè)備使用總線期間，為低電平有什么意義？中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系ISA系統(tǒng)結(jié)構(gòu)示例基于80486的PC機(jī)67CPU80486DRAM 與 L22 Cache128K 512K主存 DRAM4768M BCPU總線Cace控制器SIMM C AT/ISA 核心邏輯芯片組內(nèi)含： 7 個(gè) DM A 通道1

38、5 級(jí)中斷時(shí)間/計(jì)數(shù)器總線緩沖器擴(kuò)展總線控制器8042M PUKBD/M ous控制器8位總線實(shí)時(shí)時(shí)鐘/日歷后備電池CM RAM8 個(gè) 8 位XT 插槽64K128KRM BIOSISA 總線PC/AT 或 ISA 插616 位個(gè)AT/ISA 擴(kuò)槽中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系684）MCA總線隨著80386、80486的問世，ISA的弱點(diǎn)逐漸顯現(xiàn)。 例如：24位地址線以及16位數(shù)據(jù)線與32位CPU不匹配，傳輸速率低，不支持自動(dòng)配置，不支持總線主控技術(shù)及缺乏對(duì)多處理器的支持等。為解決上述問題，IBM所采取的策略是推出一種全新的MCAMic o Channl Architecture（微通

39、道結(jié)構(gòu)）總線。其特點(diǎn)是：將數(shù)據(jù)線和地址線都擴(kuò)展為標(biāo)準(zhǔn)的32位擴(kuò)展總線系統(tǒng)，系統(tǒng)的尋址范圍增加到4GB，傳輸速率可以達(dá)到40MB/s。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系MCA優(yōu)點(diǎn)很多，例如：MCA具有多總線功能；有總線仲裁機(jī)構(gòu)，支持多處理器； 可支持多任務(wù)處理，具有并行處理能力；具有附加卡定義檔案，易于機(jī)器識(shí)別和系統(tǒng)診 斷；具有可編程任選機(jī)制，可自動(dòng)進(jìn)行系統(tǒng)配置和安裝。MCA總線有許多優(yōu)于傳統(tǒng)的設(shè)計(jì)，增加了許多新的特殊的功能，有些功能甚至連現(xiàn)在最新的PCI總線都不具備。69但是為什么MCA總線很少得到應(yīng)用？MCA的失敗不是技術(shù)層面上的原因，而是由于IBM在“不恰 當(dāng)?shù)臅r(shí)候提出了不恰當(dāng)戰(zhàn)略”。/

40、 首先是MCA與當(dāng)時(shí)已廣泛使用的ISA總線不兼容，缺少最終用戶的支持；/ 其次IBM公司為MCA注冊(cè)了版權(quán)，可觀的版權(quán)費(fèi)使得許多廠家望而卻步，又失去了生產(chǎn)廠商的支持。中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系705）EISA總線為了大力推廣MCA總線，IBM公司于1988年9月宣布將于1989年全面停產(chǎn)基于AT總線的PC機(jī)，轉(zhuǎn)而生產(chǎn)基于MCA總線的PS（個(gè)人系統(tǒng)）機(jī)，很快IBM為自己 的輕率之舉付出了代價(jià)。Compaq，HP，AST，Epson，NEC等九家計(jì)算機(jī)公 司立即抓住這一機(jī)會(huì)，高舉保護(hù)用戶以往投資的“義 旗”，宣布今后將繼續(xù)大量生產(chǎn)基于ISA總線（與AT總 線幾乎完全相同并100兼容）的P

41、C機(jī)。同時(shí)，針對(duì)ISA總線的不足，九家公司選擇了另外一 策略，聯(lián)合推出一種與ISA兼容的總線標(biāo)準(zhǔn)，稱為擴(kuò)的工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)EISA（Extend Standa d Architecture）。d Indust y中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系EISA不僅與ISA兼容，在許多方面還參考了MCA的設(shè)計(jì)，并且EISA標(biāo)準(zhǔn)是開放的，因此受到了眾多生 產(chǎn)廠家和廣大用戶的歡迎。大量的基于EISA總線的 服務(wù)器、工作站以及插卡（網(wǎng)卡、SCSI卡、圖形圖 像卡等）紛紛涌現(xiàn)。EISA總線的主要特點(diǎn)是：J 支持新一代智能總線主控技術(shù)，使總線上的功能插卡可以控制系統(tǒng)總線；J 可以實(shí)現(xiàn)32位內(nèi)存尋址，實(shí)現(xiàn)對(duì)CP

42、U、DMA和總線控制器的32位數(shù)據(jù)傳送；J 支持突發(fā)式（Burst）傳輸訪問模式，峰值數(shù)據(jù)傳輸速率為32MB/s；J 支持電子觸發(fā)中斷方式、多處理器和自動(dòng)配置等。71中國科學(xué)技術(shù)大學(xué)電子工程與信息科學(xué)系EISA適合于對(duì)總線使用要求較高的系統(tǒng)軟件，例如Windows，Unix（X11）和OS/2等帶有GUI的操作系統(tǒng)；也適用于要求數(shù)據(jù)傳輸速率較高及數(shù)據(jù)傳輸量 較大的應(yīng)用場(chǎng)合，如：高速圖形圖像處理、LAN管理和文件服務(wù)應(yīng)用軟件等。72正是由于EISA保持了與ISA總線的兼容性，保護(hù)了用戶已在ISA總線微機(jī)硬件和軟件上的巨大投資。因而得到的用戶的青睞。為了保持與ISA標(biāo)準(zhǔn)兼容，EISA總線槽的物理尺寸與ISA相同。為了增加引腳，EISA采用了縱向加高（