集成觸發(fā)器和鎖存器

1、集成觸發(fā)器和鎖存器    觸發(fā)器是構成時序邏輯 1JK觸發(fā)器（1）JK觸發(fā)器符號及功能JK觸發(fā)器有兩個穩(wěn)定狀態(tài)：一個狀態(tài)是Q1，Q=0，稱觸發(fā)器處于“1”態(tài)，也叫置位狀態(tài)；另一個狀態(tài) 是Q0，Q1，稱觸發(fā)器處于“0”態(tài)，也叫復位狀態(tài)。JK觸發(fā)器具有“置0”、“置1”、保持和翻轉功 能，符號如圖l所示。反映JK觸發(fā)器的Qn和Qn、J、K之間的邏輯關系的狀態(tài)表見表1。狀態(tài)表中，Qn表示時鐘脈沖來到之前觸發(fā) 器的輸出狀態(tài)，稱為現(xiàn)態(tài)，Qn+1表示時鐘脈沖來到之后的狀態(tài)，稱為次態(tài)。       

2、                                     圖l JK觸發(fā)器符號             

3、                                                  

4、                                   表1 JK觸發(fā)器的狀態(tài)表JK觸發(fā)器的特性方程為JK觸發(fā)器的種類很多，有雙JK觸發(fā)器74LS107，雙JK觸發(fā)器74LS114，741S112，74HC73，74HCT73等，有 下降沿觸發(fā)的

5、，也有上升沿觸發(fā)的。圖l所示的JK觸發(fā)器是下降沿觸發(fā)的。（2）雙JK觸發(fā)器74LS7674LS76是有預置和清零功能的雙JK觸發(fā)器，引腳如圖2所示，有16個引腳。功能表見表2，74LS76是下降 沿觸發(fā)的。                                圖2 74LS76引腳圖

6、60;                                                 

7、60;                                                表2 74LS76的功能表當RD0，S

8、D1時不論CP，J，K如何變化，觸發(fā)器的輸出為零，即觸發(fā)器為“0”態(tài)。由于清零與CP脈沖無關，所以稱為異 步清零。當RD1，SD0時不論CP，J，K如何變化，觸發(fā)器可實現(xiàn)異步置數(shù)，即觸發(fā)器處于“1”態(tài)。當RD1，SD1時只有在CP脈沖下降沿到來時，根據(jù)J，端的取值決定觸發(fā)器的狀態(tài)，如無CP脈沖下降沿到來，無論有無 輸人數(shù)據(jù)信號，觸發(fā)器保持原狀態(tài)不變。2D觸發(fā)器（1）D觸發(fā)器符號及功能D觸發(fā)器具有置“0”和置“1”功能，其邏輯符號如圖3所示，其邏輯功能為：在CP上升沿到來時，若D I，則觸發(fā)器置1；若D0，則觸發(fā)器置0，D觸發(fā)器的特性方程為D觸發(fā)器的狀態(tài)表見表3   

9、;                         圖3 D觸發(fā)器的邏輯符                        

10、;                                 圖3 D觸發(fā)器的邏輯符     圖3所示的D觸發(fā)器是上升沿觸發(fā)的，也有下降沿觸發(fā)的D觸發(fā)器。D觸發(fā)器的種類很多，有六上升沿D觸發(fā) 器74LS174、八D觸發(fā)器74

11、LS273、六D觸發(fā)器74LS378等，下面介紹八D觸發(fā)器74LS273及其應用電路。（2）八D觸發(fā)器74LS27374LS273是具有復位功能、上升沿觸發(fā)的8位數(shù)據(jù)鎖存器，18個引腳。其功能表見表4，由表可知，當RD 0時，不論CP，D如何變化，觸發(fā)器可實現(xiàn)異步清零，即觸發(fā)器為“0”態(tài)。當RD1時，只有在CP脈沖上升 沿到來時，根據(jù)D端的取值決定觸發(fā)器的狀態(tài)，如無CP脈沖上升沿到來，無論有無輸人數(shù)據(jù)信號，觸發(fā)器 保持原狀態(tài)不變。74LS273的引腳圖和所組成的8路數(shù)顯搶答器如圖4所示。該搶答器能實現(xiàn)優(yōu)先搶答、音響提示、數(shù)字顯示等功能。電路中S1S8為自復式常開按鈕，分別作為8 路搶答按鈕，S0供主持人用于搶答信號的        表4  74LS273的功能表該電路的工作原理是：當主持人發(fā)出搶答命令后，如第四小組搶先按下S4，74LS273的8腳（D4）為高電 平，同時VDIVD8組成的或門電路輸出高電平，觸發(fā)單向可控硅vs導通，74LS273的H腳（時鐘觸發(fā)端CP） 的電位由低變高，上升沿觸發(fā)74LS273，使74LS273數(shù)據(jù)輸人端的數(shù)據(jù)送到數(shù)據(jù)輸出端上，由于可控硅VS一 旦導通，74LS273的11腳一直維持高電平，74LS273的數(shù)字被鎖存，即74LS273的9腳和CH233的4腳也一直維 持