N阱CMOS芯片設(shè)計(jì)-文檔資料

1、1微電子技術(shù)綜合實(shí)踐N阱CMOS芯片的設(shè)計(jì)2一設(shè)計(jì)指標(biāo)要求 1.任務(wù)：n阱CMOS芯片制作工藝設(shè)計(jì) 2.特性指標(biāo)要求： n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm2mS, 截止頻率fmax3GHz（遷移率n取600cm2/Vs） p溝多晶硅柵MOSFET：閾值電壓VTp= -1V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm0.5mS, 截止頻率fmax1GHz（遷移

2、率p取220cm2/Vs） 3 3. 結(jié)構(gòu)參數(shù)參考值： p型硅襯底的電阻率為50 cm； n阱CMOS芯片的n阱摻雜后的方塊電阻為690/，結(jié)深為56m； pMOS管的源、漏區(qū)摻雜后的表面濃度11020cm-3，結(jié)深為0.30.5m； nMOS管的源、漏區(qū)摻雜后的表面濃度11020cm-3，結(jié)深為0.30.5m； 場(chǎng)氧化層厚度為1m；墊氧化層厚度約為600 ；柵氧化層厚度為400 ； 氮化硅膜厚約為1000 ；多晶硅柵厚度為4000 5000 。4 4設(shè)計(jì)內(nèi)容 （1）MOS管的器件特性參數(shù)設(shè)計(jì)計(jì)算； （2）薄膜加工工藝參數(shù)計(jì)算：分析、設(shè)計(jì)實(shí)現(xiàn)場(chǎng)氧化、柵氧化、多晶硅柵層或掩蔽氧化膜等的工藝方法和

3、工藝條件（要求給出具體溫度、時(shí)間或流量、速度等），并進(jìn)行結(jié)深或掩蔽有效性的驗(yàn)證； （3）確定n阱CMOS芯片制作的工藝實(shí)施方案（包括所設(shè)計(jì)的結(jié)構(gòu)參數(shù)、制作工藝流程、工藝方法、工藝條件及預(yù)期的結(jié)果）。5二MOS器件特性分析MOS器件特性分析67 2.PMOS參數(shù)設(shè)計(jì)與計(jì)算89三工藝流程分析10 1.襯底制備：CMOS集成電路通常制造在盡可能輕摻雜硼的P型（100）襯底上以減小襯底電阻，電阻率50cm。采用（100）晶向襯底是因?yàn)镸OSFET工作電流為表面多子漂移電流，所以與載流子的表面遷移率有關(guān)，（100）的界面態(tài)密度最低，其表面遷移率最高，使得MOSFET可以有高的工作電流。112.初始氧化：

4、N阱區(qū)掩蔽氧化介質(zhì)膜的厚度取決于注入和退火的掩蔽需要。采用干氧-濕氧-干氧的方法。干氧氧化層結(jié)構(gòu)致密，與光刻膠粘附性好，光刻質(zhì)量好。濕氧來生長(zhǎng)氧化層。氧化機(jī)理：高溫下，氧氣與硅接觸，氧氣分子與其表面的硅原子反應(yīng)生成SiO2起始層。由于起始氧化層會(huì)阻礙氧分子與Si表面的直接接觸，其后的繼續(xù)氧化是負(fù)氧離子擴(kuò)散穿過已生成的SiO2向Si側(cè)運(yùn)動(dòng)，到達(dá)SiO2-Si界面進(jìn)行反應(yīng)，使氧化層加厚。12 3.阱區(qū)光刻：采用典型的常規(guī)濕法光刻工藝，包括涂膠、前烘，曝光，顯影、堅(jiān)膜，腐蝕，去膠；阱區(qū)光刻的工作目的是光刻出N阱區(qū)注入窗口。氧化層的刻蝕用HF與SiO2反應(yīng)。13 4.N阱注入：N阱注入是該N阱硅柵CO

5、MS集成電路制造工藝流程序列中的第一次注入摻雜。工藝要求是形成N阱區(qū)。14 5.擴(kuò)散，達(dá)到N阱所需阱深。 6.剝離阱區(qū)氧化層形成N阱。 7.生長(zhǎng)SiO2,消除Si-Si3N4界面應(yīng)力，第二次氧化。 8.LPCVD制Si3N4介質(zhì)層。氨化反應(yīng)，反應(yīng)劑：硅烷SiH4/二氯二氫硅SiH2Cl2/四氯化硅SiCl4和氨氣.15 9.有源區(qū)光刻：第二次光刻。分別采用熱H3PO4和HF刻蝕Si3N4和SiO2。16 10.場(chǎng)區(qū)氧化：有源區(qū)以外統(tǒng)稱為場(chǎng)區(qū)，金屬連線主要分布在場(chǎng)區(qū)。MOS晶體管之間就是靠場(chǎng)區(qū)的厚氧化層隔離。由于場(chǎng)區(qū)和有源區(qū)的氧化層厚度差別較大，為了避免過大的氧化層臺(tái)階影響硅片的平整度，進(jìn)而影響

6、金屬連線的可靠性，MOS集成電路中采用硅的局部氧化方法即LOCOS工藝形成厚的場(chǎng)氧化層。場(chǎng)區(qū)氧化采用濕氧氧化，特點(diǎn)速度快。17 11.光刻法去除氮化硅和SiO2，第三次光刻?？涛g后注入B調(diào)整閾值電壓。18 12.柵氧化：采用干氧氧化，結(jié)構(gòu)致密，均勻，重復(fù)性好。作為CMOS中的絕緣層，用來把CMOS柵極與下方源極、漏極以及源漏極間導(dǎo)電溝道隔離開來的氧化介質(zhì)層。19 13.淀積多晶硅（CVD多晶硅薄膜工藝，硅烷兩步分解）：目前MOS晶體管大多采用高摻雜的多晶硅作為柵電極，簡(jiǎn)稱為硅柵。硅柵工藝也叫做自對(duì)準(zhǔn)工藝。因?yàn)槎嗑Ч枘透邷?，可以?jīng)受離子注人后的退火激活溫度，所以硅柵工藝是先制作好硅柵，然后以柵極

7、圖形為掩蔽進(jìn)行注人，在柵極兩側(cè)形成源、漏區(qū)，實(shí)現(xiàn)了源-柵-漏自對(duì)準(zhǔn)。2014.光刻多晶硅，第四次光刻，形成P溝MOS管和N溝MOS管的多晶硅，形成歐姆接觸。2115.光刻N(yùn)溝MOS管區(qū)域膠膜，第五次光刻。16.在N溝MOS管區(qū)域注入磷，形成MOS管源區(qū)、漏區(qū)。為了有效的防止短溝道效應(yīng)，在集成電路制造工藝中引入了輕摻雜漏工藝（LDD），當(dāng)然這一步的作用不止于此，大質(zhì)量材料和表面非晶態(tài)的結(jié)合形成的淺結(jié)有助于減少源漏間的溝道漏電流效應(yīng)。同時(shí)LDD也是集成電路制造的基本步驟。為了防止大劑量的源漏注入過于接近溝道從而導(dǎo)致溝道過短甚至源漏連通，在CMOS的LDD注入之后要在多晶硅柵的兩側(cè)形成側(cè)墻。側(cè)墻的形

8、成主要有兩步： （1）.在薄膜區(qū)利用化學(xué)氣相淀積設(shè)備淀積一層二氧化硅。22 （2）. 然后利用干法刻蝕工藝刻掉這層二氧化硅。由于所用的各向異性，刻蝕工具使用離子濺射掉了絕大部分的二氧化硅，當(dāng)多晶硅露出來之后即可停止反刻，但這時(shí)并不是所有的二氧化硅都除去了，多晶硅的側(cè)墻上保留了一部分二氧化硅。這一步是不需要掩膜的。23 17.光刻P溝MOS管區(qū)域膠膜，第六次光刻。 18.在P溝MOS管區(qū)域注入硼，形成P溝MOS管源區(qū)、漏區(qū)。24 19.淀積磷硅玻璃PSG。25 20.引線孔光刻，第七次光刻。26 21.真空蒸鋁（PVD） 22.反刻鋁27 23.淀積鈍化保護(hù)層 24.壓焊：集成電路芯片的引出端壓

9、點(diǎn)（pad）暴露出來，以便在芯片封裝時(shí)使芯片上的壓點(diǎn)和管殼的相應(yīng)管腳（pin）連接起來。28四薄膜加工工藝參數(shù)計(jì)算 1.形成N阱的工藝參數(shù)計(jì)算 形成N阱的工藝分兩步：先是淺結(jié)離子注入然后退火推進(jìn)使N阱達(dá)到所需結(jié)深。 （1）離子注入：29 （2）退火，推進(jìn)：離子注入后采用快速退火使雜質(zhì)充分活化和晶體損傷最低，最后在T=1200下進(jìn)行推進(jìn)達(dá)到結(jié)深要求。3031 2.氧化層厚度的計(jì)算及驗(yàn)證 干氧、濕氧情況下32 （1）30min干氧生成的SiO2的厚度： （2）120min濕氧生成的SiO2的厚度：33 （3）30分鐘干氧生成的SiO2的厚度：343.多晶硅柵膜4.生長(zhǎng)600的墊氧化層 對(duì)于徑向 T=1100時(shí)選擇干氧氧化35 5.生長(zhǎng)場(chǎng)氧 6.生長(zhǎng)334的柵氧化層36 7.氮化硅 8.磷硅玻璃37五 工藝實(shí)施方案cm50口/690RKeVE80690950Tht5 . 21200TC9m