系統(tǒng)芯片SOC設(shè)計-文檔資料

1、第八章第八章 系統(tǒng)芯片系統(tǒng)芯片SOC設(shè)計設(shè)計SoC概述概述lSoC是系統(tǒng)級集成，將構(gòu)成一個系統(tǒng)的軟/硬件集成在一個單一的IC芯片里。l它一般包含片上總線、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS內(nèi)核、網(wǎng)絡(luò)協(xié)議棧、嵌入式實時應(yīng)用程序等模塊，同時，它也具有外部接口，如外部總線接口和I/O端口。通常，SoC中包含的一些模塊是經(jīng)過預(yù)先設(shè)計的系統(tǒng)宏單元部件（Macrocell）或核（Cores） ，或者例程（Routines），稱為IP模塊，這些模塊都是可配置的。SoC概述概述l以超深亞微米VDSM（Very Deep Sub Micron）工藝和知識產(chǎn)權(quán)IP

2、（Intellectual Property）核復(fù)用（Reuse）技術(shù)為支撐。l是當(dāng)今超大規(guī)模集成電路的發(fā)展趨勢，也是21世紀(jì)集成電路技術(shù)的主流，為集成電路產(chǎn)業(yè)提供了前所未有的廣闊市場和難得的發(fā)展機遇。l設(shè)計中，設(shè)計者面對的不再是電路芯片；而是能實現(xiàn)設(shè)計功能的IP模塊庫。l設(shè)計不能一切從頭開始，要將設(shè)計建立在較高的基礎(chǔ)之上，利用己有的IP芯核進(jìn)行設(shè)計重用。l建立在IP芯核基礎(chǔ)上的系統(tǒng)級芯片設(shè)計技術(shù)，使設(shè)計方法從傳統(tǒng)的電路級設(shè)計轉(zhuǎn)向系統(tǒng)級設(shè)計?；靖拍罨靖拍頻系統(tǒng)芯片：將一個系統(tǒng)的多個部分集成在一個芯片上系統(tǒng)芯片：將一個系統(tǒng)的多個部分集成在一個芯片上l廣義：將信息獲取、處理、存儲、交換甚至執(zhí)行

3、功能集廣義：將信息獲取、處理、存儲、交換甚至執(zhí)行功能集成成l狹義：將信息處理、存儲、交換等功能集成狹義：將信息處理、存儲、交換等功能集成 單芯片藍(lán)牙SoC系統(tǒng)框架圖l特征：特征： 含有實現(xiàn)復(fù)雜功能的含有實現(xiàn)復(fù)雜功能的VLSI 使用嵌入式使用嵌入式CPU和和DSP 采用采用IP核進(jìn)行設(shè)計核進(jìn)行設(shè)計 采用采用VDSM技術(shù)技術(shù) 具有從外部對芯片編程的功能具有從外部對芯片編程的功能lSOC三大支撐技術(shù)：三大支撐技術(shù)： 軟硬件協(xié)同設(shè)計技術(shù)軟硬件協(xié)同設(shè)計技術(shù) IP設(shè)計和復(fù)用技術(shù)設(shè)計和復(fù)用技術(shù) 超深亞微米設(shè)計技術(shù)超深亞微米設(shè)計技術(shù)IP:Intellectual PropertylIP: 具有知識產(chǎn)權(quán)的經(jīng)過驗

4、證、性能優(yōu)化、可以被復(fù)用具有知識產(chǎn)權(quán)的經(jīng)過驗證、性能優(yōu)化、可以被復(fù)用的功能模塊或子系統(tǒng)。的功能模塊或子系統(tǒng)。lIP核，核，IP模塊，系統(tǒng)宏單元，虛擬部件模塊，系統(tǒng)宏單元，虛擬部件lIP復(fù)用：對系統(tǒng)中的有些模塊直接用現(xiàn)成的復(fù)用：對系統(tǒng)中的有些模塊直接用現(xiàn)成的IP來實現(xiàn)來實現(xiàn)SOC與集成電路設(shè)計的區(qū)別與集成電路設(shè)計的區(qū)別l采用采用IP設(shè)計方法，提高產(chǎn)能設(shè)計方法，提高產(chǎn)能l軟硬件同時進(jìn)行設(shè)計調(diào)試軟硬件同時進(jìn)行設(shè)計調(diào)試l不同系統(tǒng)兼容不同系統(tǒng)兼容l集成度高，設(shè)計驗證難集成度高，設(shè)計驗證難lVDSM技術(shù)的采用使設(shè)計從面相邏輯轉(zhuǎn)向面相互聯(lián)技術(shù)的采用使設(shè)計從面相邏輯轉(zhuǎn)向面相互聯(lián)lEDA工具還未成熟工具還未成熟

5、l集成嵌入式軟件集成嵌入式軟件l系統(tǒng)芯片：通過系統(tǒng)芯片：通過IP核復(fù)用來提高設(shè)計產(chǎn)能，通過系核復(fù)用來提高設(shè)計產(chǎn)能，通過系統(tǒng)集成來涵蓋不同的技術(shù)，進(jìn)行混合技術(shù)設(shè)計，包統(tǒng)集成來涵蓋不同的技術(shù)，進(jìn)行混合技術(shù)設(shè)計，包括嵌入式、高性能或低功耗邏輯、模擬、射頻等技括嵌入式、高性能或低功耗邏輯、模擬、射頻等技術(shù)的集成。術(shù)的集成。2. SOC設(shè)計過程設(shè)計過程l要求要求系統(tǒng)描述系統(tǒng)描述l設(shè)計高層次算法級模型，驗證設(shè)計高層次算法級模型，驗證l對系統(tǒng)進(jìn)行軟硬件劃分，定義接口對系統(tǒng)進(jìn)行軟硬件劃分，定義接口l進(jìn)行軟硬件協(xié)同仿真驗證進(jìn)行軟硬件協(xié)同仿真驗證l對硬件進(jìn)一步劃分成數(shù)個宏單元，并集成驗證對硬件進(jìn)一步劃分成數(shù)個宏單

6、元，并集成驗證l系統(tǒng)集成，驗證測試系統(tǒng)集成，驗證測試嵌入式系統(tǒng)的典型設(shè)計過程 l軟硬件協(xié)同設(shè)計：軟硬件協(xié)同設(shè)計： 實際上就是一個系統(tǒng)的軟件部分、硬件部分協(xié)同開發(fā)實際上就是一個系統(tǒng)的軟件部分、硬件部分協(xié)同開發(fā)的過程。在整個設(shè)計過程中，考慮系統(tǒng)軟硬件部分的過程。在整個設(shè)計過程中，考慮系統(tǒng)軟硬件部分之間的相互作用以及探索它們之間的權(quán)衡劃分，實之間的相互作用以及探索它們之間的權(quán)衡劃分，實際的軟硬件協(xié)同設(shè)計覆蓋設(shè)計過程中的許多問題，際的軟硬件協(xié)同設(shè)計覆蓋設(shè)計過程中的許多問題，包括系統(tǒng)說明與建模、異構(gòu)系統(tǒng)的協(xié)同仿真、軟硬包括系統(tǒng)說明與建模、異構(gòu)系統(tǒng)的協(xié)同仿真、軟硬件劃分、系統(tǒng)驗證、編譯、軟硬件集成、界面生

7、成、件劃分、系統(tǒng)驗證、編譯、軟硬件集成、界面生成、性能與花費評估、優(yōu)化等，其中軟硬件劃分是協(xié)同性能與花費評估、優(yōu)化等，其中軟硬件劃分是協(xié)同設(shè)計中最主要的挑戰(zhàn)，它直接影響最后產(chǎn)品的性能設(shè)計中最主要的挑戰(zhàn)，它直接影響最后產(chǎn)品的性能與價格。與價格。3. SOC關(guān)鍵技術(shù)和問題關(guān)鍵技術(shù)和問題l軟硬件協(xié)同設(shè)計軟硬件協(xié)同設(shè)計 軟硬件劃分，協(xié)同指標(biāo)定義，協(xié)同分析，協(xié)同模擬，軟硬件劃分，協(xié)同指標(biāo)定義，協(xié)同分析，協(xié)同模擬，協(xié)同驗證，接口綜合協(xié)同驗證，接口綜合l在進(jìn)行軟硬件劃分時，通常有兩個主要的任務(wù)：第在進(jìn)行軟硬件劃分時，通常有兩個主要的任務(wù)：第一，分配（一，分配（allocation），），也就是選擇系統(tǒng)部件的

8、過也就是選擇系統(tǒng)部件的過程，包括選擇系統(tǒng)部件的類型、確定每種類型的數(shù)程，包括選擇系統(tǒng)部件的類型、確定每種類型的數(shù)量；第二，劃分（量；第二，劃分（partitioning），），在選擇的部件上在選擇的部件上分配系統(tǒng)的功能，也就是把系統(tǒng)的功能進(jìn)行合理的分配系統(tǒng)的功能，也就是把系統(tǒng)的功能進(jìn)行合理的分塊，使每一塊映射到相應(yīng)合理的部件上。這兩個分塊，使每一塊映射到相應(yīng)合理的部件上。這兩個設(shè)計任務(wù)必須滿足設(shè)計限制集，包括花費、性能、設(shè)計任務(wù)必須滿足設(shè)計限制集，包括花費、性能、尺寸、功能、向后兼容等。尺寸、功能、向后兼容等。 SOC建模語言建模語言SystemC SystemC: :一種軟硬件聯(lián)合建模語言一

9、種軟硬件聯(lián)合建模語言在在1999年年11月，以月，以Synopsys、CoWare、Froniter Design、ARM、Cygnus Solution、Ericsson、Fujitsu、Infineon、Lucent Technologies、Sony、ST Microelectronics、Taxas Instruments等為代表的、世界上最主要的等為代表的、世界上最主要的EDA工具開發(fā)商、工具開發(fā)商、IP供供應(yīng)商、半導(dǎo)體廠家、系統(tǒng)和嵌入式軟件公司聯(lián)合宣布成應(yīng)商、半導(dǎo)體廠家、系統(tǒng)和嵌入式軟件公司聯(lián)合宣布成立立OSCI（Open SystemC Initiative），），共同合作開共同

10、合作開發(fā)一種發(fā)一種C+建模平臺，即建模平臺，即SystemC，它是一種開放的它是一種開放的語言。語言。 OSCI仿照仿照Linux 形式將形式將SystemC 的源代碼在的源代碼在Web 網(wǎng)上網(wǎng)上公開供用戶免費下載，用戶可以用這些源代碼和編譯器開發(fā)自己公開供用戶免費下載，用戶可以用這些源代碼和編譯器開發(fā)自己的模型，并與其他用戶共享。認(rèn)同開放式的模型，并與其他用戶共享。認(rèn)同開放式SystemC 的公司還包的公司還包括括Actel、Alcatel、Altera、American Applied Research、ARC Cores、C0-Design Automation、Integrated S

11、ilicon Systems、Intellectrual Property、MIPS Technologies、Simulation Magic、Summit Design、Sun Microsystems、Viewlogic Systems、Xilinx等全球著名公司，這些公司都認(rèn)為等全球著名公司，這些公司都認(rèn)為SystemC 是一種很好的硬件軟件聯(lián)合設(shè)計語言。是一種很好的硬件軟件聯(lián)合設(shè)計語言。Ericsson 公司公司微電子部主任微電子部主任Jan-Olof Kismalm 說：說：“通信系統(tǒng)的復(fù)雜性在不通信系統(tǒng)的復(fù)雜性在不斷地增加而新的系統(tǒng)卻要求以更短的時間推向市場為了以最短的斷地增加而

12、新的系統(tǒng)卻要求以更短的時間推向市場為了以最短的時間開發(fā)出復(fù)雜的產(chǎn)品，需要我們采用單一的語言描述復(fù)雜的行時間開發(fā)出復(fù)雜的產(chǎn)品，需要我們采用單一的語言描述復(fù)雜的行為和為和 IP，我們相信我們相信SystemC 可以幫助我們以更好的方法描述我可以幫助我們以更好的方法描述我們的系統(tǒng)，并在設(shè)計過程的初始階段進(jìn)行有效的硬件軟件聯(lián)合設(shè)們的系統(tǒng)，并在設(shè)計過程的初始階段進(jìn)行有效的硬件軟件聯(lián)合設(shè)計。這可以大大縮短我們開發(fā)產(chǎn)品的時間計。這可以大大縮短我們開發(fā)產(chǎn)品的時間”。Kismalm 先生的先生的話表達(dá)了世界上眾多公司歡迎話表達(dá)了世界上眾多公司歡迎SystemC 的原因。的原因。 C+編程語言是目前比較流行的計算

13、機語言之一，已被系編程語言是目前比較流行的計算機語言之一，已被系統(tǒng)結(jié)構(gòu)硬件工程師和軟件工程師廣泛使用，但卻不能準(zhǔn)確地描述統(tǒng)結(jié)構(gòu)硬件工程師和軟件工程師廣泛使用，但卻不能準(zhǔn)確地描述硬件建模的概念。軟件算法和接口規(guī)范用硬件建模的概念。軟件算法和接口規(guī)范用C或或C+語言寫成，語言寫成，C+程序描述了系統(tǒng)的行為，提供了緊湊、有效的系統(tǒng)描述所必程序描述了系統(tǒng)的行為，提供了緊湊、有效的系統(tǒng)描述所必需的控制和調(diào)用數(shù)據(jù)。由于大多數(shù)設(shè)計者對于這些語言都很熟悉，需的控制和調(diào)用數(shù)據(jù)。由于大多數(shù)設(shè)計者對于這些語言都很熟悉，并且有很大數(shù)量的開發(fā)工作都與之相關(guān)聯(lián)，因而可利用資源比較并且有很大數(shù)量的開發(fā)工作都與之相關(guān)聯(lián)，因而

14、可利用資源比較豐富。豐富。 在在C+語言的基礎(chǔ)上，語言的基礎(chǔ)上，SystemC提供了一種擴(kuò)展提供了一種擴(kuò)展C+類庫類庫進(jìn)行硬件建模的方法和途徑，不需要增加進(jìn)行硬件建模的方法和途徑，不需要增加C+語言新的語法結(jié)構(gòu)，語言新的語法結(jié)構(gòu)，它既是一個它既是一個C+類庫又是一種設(shè)計方法，可以有效地創(chuàng)建軟件精類庫又是一種設(shè)計方法，可以有效地創(chuàng)建軟件精確算法和硬件結(jié)構(gòu)模型，以及確算法和硬件結(jié)構(gòu)模型，以及SoC與系統(tǒng)設(shè)計的接口，可以在系與系統(tǒng)設(shè)計的接口，可以在系統(tǒng)級、行為描述級和統(tǒng)級、行為描述級和RTL級支持系統(tǒng)和硬件建模。同時，允許設(shè)級支持系統(tǒng)和硬件建模。同時，允許設(shè)計者繼續(xù)使用所熟悉的計者繼續(xù)使用所熟悉的C

15、+語言及開發(fā)工具。語言及開發(fā)工具。 SystemC由一組由一組C+類庫組成，是一種可描述硬件和軟件類庫組成，是一種可描述硬件和軟件的系統(tǒng)建模語言。它提供了一個支持硬件描述的類庫和一個解釋的系統(tǒng)建模語言。它提供了一個支持硬件描述的類庫和一個解釋硬件描述的調(diào)度器，并從硬件描述的調(diào)度器，并從C+繼承了對軟件的描述能力。用戶可繼承了對軟件的描述能力。用戶可使用使用SystemC對對SOC進(jìn)行描述，然后使用一般進(jìn)行描述，然后使用一般C+編譯器及連編譯器及連接器（如接器（如Microsoft Visual C+、Borland C+和和GNU GCC等）對等）對SystemC描述、調(diào)度器和相關(guān)的硬件類庫進(jìn)

16、行編譯、鏈接，描述、調(diào)度器和相關(guān)的硬件類庫進(jìn)行編譯、鏈接，能夠產(chǎn)生可執(zhí)行的系統(tǒng)描述。能夠產(chǎn)生可執(zhí)行的系統(tǒng)描述。 就就SOC本身而言，它解決了系統(tǒng)級設(shè)計所面臨的挑戰(zhàn)，本身而言，它解決了系統(tǒng)級設(shè)計所面臨的挑戰(zhàn)，SystemC功能之所以強大，在于它可以作為系統(tǒng)設(shè)計師、軟件工功能之所以強大，在于它可以作為系統(tǒng)設(shè)計師、軟件工程師和硬件工程師的共同語言。程師和硬件工程師的共同語言。SystemC允許允許IP模型的復(fù)用，模型的復(fù)用，可共用工具的集成開發(fā)環(huán)境創(chuàng)建，完成從概念到實現(xiàn)的設(shè)計過程?？晒灿霉ぞ叩募砷_發(fā)環(huán)境創(chuàng)建，完成從概念到實現(xiàn)的設(shè)計過程。同時，同時，Verilog和和VHDL語言的語言的RTL級描述

17、，現(xiàn)在也可以用級描述，現(xiàn)在也可以用SystemC在在SoC設(shè)計中實現(xiàn)。設(shè)計中實現(xiàn)。 SystemC通過在通過在C+中增加了一個新類庫的方法，實現(xiàn)對中增加了一個新類庫的方法，實現(xiàn)對C+的擴(kuò)充，這個新擴(kuò)充的類庫主要用來描述硬件模型的特性，的擴(kuò)充，這個新擴(kuò)充的類庫主要用來描述硬件模型的特性，擴(kuò)充的內(nèi)容包括：擴(kuò)充的內(nèi)容包括：（1 1） 類模板類模板SC-module：其作用相當(dāng)于其作用相當(dāng)于VHDL語言的設(shè)計實體語言的設(shè)計實體ENTITY，由它構(gòu)成系統(tǒng)模型的基本劃分單元。我們可以將硬件由它構(gòu)成系統(tǒng)模型的基本劃分單元。我們可以將硬件劃分為許多設(shè)計實體，每一個設(shè)計實體作為一個劃分為許多設(shè)計實體，每一個設(shè)計

18、實體作為一個SC-module，每個每個SC-module包括端口、構(gòu)造函數(shù)、數(shù)據(jù)成員、子模塊和進(jìn)包括端口、構(gòu)造函數(shù)、數(shù)據(jù)成員、子模塊和進(jìn)程等描述。程等描述。（2 2） 函數(shù)函數(shù)Process進(jìn)程：用于處理并發(fā)機制，包括進(jìn)程：用于處理并發(fā)機制，包括SC-module、SC-thread和和SC-cthread。它可以實現(xiàn)硬件功能的仿真，可以它可以實現(xiàn)硬件功能的仿真，可以被激活和掛起（由系統(tǒng)對被激活和掛起（由系統(tǒng)對C+多線程的調(diào)度能力實現(xiàn)）。多線程的調(diào)度能力實現(xiàn)）。SystemC提供了進(jìn)程對提供了進(jìn)程對clock、event和和wait語句的敏感和掛起語句的敏感和掛起機制，同時支持周期仿真機制。

19、機制，同時支持周期仿真機制。（3 3） Clock時鐘：用于處理硬件的定時特性。時鐘：用于處理硬件的定時特性。（4 4） 支持決斷和非決斷類型。支持決斷和非決斷類型。（5 5） 支持支持C+本身所有的數(shù)據(jù)類型，還定義了一些方便硬件仿真本身所有的數(shù)據(jù)類型，還定義了一些方便硬件仿真的數(shù)據(jù)類型。的數(shù)據(jù)類型。（6 6） 等待和觀察機制，用來處理重激發(fā)行為。等待和觀察機制，用來處理重激發(fā)行為。（7 7） 多重設(shè)計層次的描述能力，具有對系統(tǒng)級到多重設(shè)計層次的描述能力，具有對系統(tǒng)級到RTL級的多層次級的多層次描述能力，并且支持不同設(shè)計層次之間的混合描述及通信能力。描述能力，并且支持不同設(shè)計層次之間的混合描述

20、及通信能力。為此，增加了模塊、端口、信號等描述，用于處理層次機制。為此，增加了模塊、端口、信號等描述，用于處理層次機制。（8 8） 用來處理抽象通信的抽象端口和協(xié)議機制。用來處理抽象通信的抽象端口和協(xié)議機制。（9 9） 用用System-main將所有的模塊鏈接在一起，并提供時鐘產(chǎn)生將所有的模塊鏈接在一起，并提供時鐘產(chǎn)生器和調(diào)式器，可以在器和調(diào)式器，可以在SystemC中進(jìn)行調(diào)試、分析、逐步優(yōu)化設(shè)計中進(jìn)行調(diào)試、分析、逐步優(yōu)化設(shè)計模型。模型。（1010） 調(diào)試波形觀察：調(diào)試波形觀察：SystemC本身就是一個本身就是一個C+程序，可以用程序，可以用現(xiàn)有的現(xiàn)有的C+調(diào)試工具調(diào)試，也可以用調(diào)試工具調(diào)

21、試，也可以用vcd等標(biāo)準(zhǔn)格式輸出波形。等標(biāo)準(zhǔn)格式輸出波形。 使用使用SystemC進(jìn)行系統(tǒng)設(shè)計的好處是多方面的，包括：進(jìn)行系統(tǒng)設(shè)計的好處是多方面的，包括：（1 1）由于整個系統(tǒng)使用同一種語言所寫，系統(tǒng)設(shè)計者不必懂得多種）由于整個系統(tǒng)使用同一種語言所寫，系統(tǒng)設(shè)計者不必懂得多種語言，同時也省略了將硬件部分轉(zhuǎn)化為專用硬件描述語言（如語言，同時也省略了將硬件部分轉(zhuǎn)化為專用硬件描述語言（如Verilog和和VHDL）的麻煩。的麻煩。（2 2）通過加入必要的硬件和時間結(jié)構(gòu)，設(shè)計可逐步優(yōu)化，產(chǎn)生好的）通過加入必要的硬件和時間結(jié)構(gòu)，設(shè)計可逐步優(yōu)化，產(chǎn)生好的設(shè)計，也能及早發(fā)現(xiàn)設(shè)計中的錯誤。設(shè)計，也能及早發(fā)現(xiàn)設(shè)計

22、中的錯誤。（3 3）由于能在設(shè)計的高層次級別中建模，程序容易寫，代碼少，減）由于能在設(shè)計的高層次級別中建模，程序容易寫，代碼少，減少了錯誤的產(chǎn)生，也比傳統(tǒng)的仿真速度快，從系統(tǒng)級模塊到少了錯誤的產(chǎn)生，也比傳統(tǒng)的仿真速度快，從系統(tǒng)級模塊到RTL級模塊，測試程序可以重復(fù)使用。級模塊，測試程序可以重復(fù)使用。 用用SystemC的系統(tǒng)級設(shè)計方法與傳統(tǒng)的系統(tǒng)級設(shè)計方法有所不的系統(tǒng)級設(shè)計方法與傳統(tǒng)的系統(tǒng)級設(shè)計方法有所不同，傳統(tǒng)的系統(tǒng)級設(shè)計方法首先由系統(tǒng)設(shè)計師使用同，傳統(tǒng)的系統(tǒng)級設(shè)計方法首先由系統(tǒng)設(shè)計師使用C或或C+寫出寫出系統(tǒng)功能模型，在系統(tǒng)級驗證設(shè)計概念以及算法的正確性。當(dāng)概系統(tǒng)功能模型，在系統(tǒng)級驗證設(shè)計

23、概念以及算法的正確性。當(dāng)概念和算法得到驗證后，需要硬件實現(xiàn)的念和算法得到驗證后，需要硬件實現(xiàn)的C或或C+模型部分由手工模型部分由手工轉(zhuǎn)換為轉(zhuǎn)換為VHDL或或Verilog的描述，從而得到實際的硬件實現(xiàn)。但是的描述，從而得到實際的硬件實現(xiàn)。但是該方法存在一些局限和問題：該方法存在一些局限和問題： （1 1）手工完成）手工完成C/C+到到Verilog/VHDL等等HDL的轉(zhuǎn)換：傳統(tǒng)的的轉(zhuǎn)換：傳統(tǒng)的系統(tǒng)級設(shè)計方法中，設(shè)計人員先編寫系統(tǒng)級設(shè)計方法中，設(shè)計人員先編寫C/C+語言的系統(tǒng)模型，語言的系統(tǒng)模型，經(jīng)過驗證功能滿足要求，再將這些系統(tǒng)級模型手工轉(zhuǎn)換為經(jīng)過驗證功能滿足要求，再將這些系統(tǒng)級模型手工轉(zhuǎn)換

24、為Verilog/VHDL等等HDL語言描述的模型，這個工作非常繁雜、冗語言描述的模型，這個工作非常繁雜、冗長、費時且易出錯。同時，它不能很好地實現(xiàn)軟長、費時且易出錯。同時，它不能很好地實現(xiàn)軟/硬件協(xié)同設(shè)計，硬件協(xié)同設(shè)計，硬件設(shè)計師在設(shè)計的后期才能參加到設(shè)計中，因此，不能在設(shè)計硬件設(shè)計師在設(shè)計的后期才能參加到設(shè)計中，因此，不能在設(shè)計早期達(dá)成設(shè)計思想的一致。早期達(dá)成設(shè)計思想的一致。 （2 2） 系統(tǒng)模型與系統(tǒng)模型與HDL模型的分離：當(dāng)系統(tǒng)模型轉(zhuǎn)換為模型的分離：當(dāng)系統(tǒng)模型轉(zhuǎn)換為HDL模型模型后，后，HDL模型將成為設(shè)計的焦點，模型將成為設(shè)計的焦點，C/C+語言的模型很快變得語言的模型很快變得不再適

25、用。如果后期設(shè)計有所變化，那么一般在不再適用。如果后期設(shè)計有所變化，那么一般在HDL模型中更變，模型中更變，而不在而不在C/C+語言模型中做同步改變，這樣就造成了系統(tǒng)模型語言模型中做同步改變，這樣就造成了系統(tǒng)模型與與HDL模型的分離。模型的分離。 （3 3） 多重系統(tǒng)測試：為了對多重系統(tǒng)測試：為了對C/C+語言模型的功能進(jìn)行驗證而語言模型的功能進(jìn)行驗證而創(chuàng)建的各種測試基準(zhǔn)，不經(jīng)過轉(zhuǎn)換則不能用于創(chuàng)建的各種測試基準(zhǔn)，不經(jīng)過轉(zhuǎn)換則不能用于HDL模型的驗證。模型的驗證。因此，設(shè)計人員不但需要將因此，設(shè)計人員不但需要將C/C+語言模型轉(zhuǎn)換為語言模型轉(zhuǎn)換為HDL模型，模型，而且要將而且要將C/C+語言模型

26、的測試環(huán)境轉(zhuǎn)換為語言模型的測試環(huán)境轉(zhuǎn)換為HDL模型的測試環(huán)模型的測試環(huán)境。境。 SystemC的設(shè)計方法提供了傳統(tǒng)設(shè)計方法無法比擬的優(yōu)勢，主的設(shè)計方法提供了傳統(tǒng)設(shè)計方法無法比擬的優(yōu)勢，主要包括：要包括： （1 1）逐步求精的設(shè)計方法）逐步求精的設(shè)計方法 采用采用C/C+語言建立系統(tǒng)模型，從語言建立系統(tǒng)模型，從C/C+語言描述轉(zhuǎn)換為語言描述轉(zhuǎn)換為HDL描述并不是一蹴而就的，而是在小的部分中逐步求精的。在此描述并不是一蹴而就的，而是在小的部分中逐步求精的。在此過程中，可以加入必要的硬件和時序結(jié)構(gòu)，從而創(chuàng)造出更加優(yōu)良的過程中，可以加入必要的硬件和時序結(jié)構(gòu)，從而創(chuàng)造出更加優(yōu)良的設(shè)計。用這種逐步求精的設(shè)

27、計方法學(xué)，設(shè)計師可以更容易地實現(xiàn)設(shè)設(shè)計。用這種逐步求精的設(shè)計方法學(xué)，設(shè)計師可以更容易地實現(xiàn)設(shè)計改變，在設(shè)計細(xì)化過程中更及時準(zhǔn)確地發(fā)現(xiàn)設(shè)計缺陷。計改變，在設(shè)計細(xì)化過程中更及時準(zhǔn)確地發(fā)現(xiàn)設(shè)計缺陷。 （2 2）單一語言實現(xiàn)）單一語言實現(xiàn) 采用采用SystemC能夠?qū)崿F(xiàn)從系統(tǒng)級到能夠?qū)崿F(xiàn)從系統(tǒng)級到RTL級的模型描述，測試級的模型描述，測試也可以采用同樣的測試平臺，從而省去了轉(zhuǎn)換過程和測試過程的時也可以采用同樣的測試平臺，從而省去了轉(zhuǎn)換過程和測試過程的時間。對于軟間。對于軟/硬件協(xié)同設(shè)計而言，很重要的一點就是要使軟硬件協(xié)同設(shè)計而言，很重要的一點就是要使軟/硬件設(shè)硬件設(shè)計在設(shè)計早期與后期都能做到功能一致，

28、從而避免了在設(shè)計后期出計在設(shè)計早期與后期都能做到功能一致，從而避免了在設(shè)計后期出現(xiàn)意想不到的問題?，F(xiàn)意想不到的問題。 IP復(fù)用技術(shù)復(fù)用技術(shù)l軟核（軟核（Soft Core）：）： 用硬件描述語言或用硬件描述語言或C語言寫成，可以是對設(shè)計語言寫成，可以是對設(shè)計的算法級描述，或功能級描述，也可以是僅僅用于的算法級描述，或功能級描述，也可以是僅僅用于功能仿真的行為模擬，多以功能仿真的行為模擬，多以RTL的方式呈現(xiàn)。它的特的方式呈現(xiàn)。它的特點是靈活性大，可移植性好，用戶能方便地把點是靈活性大，可移植性好，用戶能方便地把RTL和和門級門級HDL表達(dá)的軟表達(dá)的軟IP核修改為自己所需要的設(shè)計，核修改為自己所

29、需要的設(shè)計，綜合到選定的加工工藝上。但與硬綜合到選定的加工工藝上。但與硬IP核相比，可預(yù)核相比，可預(yù)測性差，設(shè)計時間長，測性差，設(shè)計時間長，IC設(shè)計者往往需要在時間投設(shè)計者往往需要在時間投片之后才能準(zhǔn)確得知片之后才能準(zhǔn)確得知IP是否符合需求，為了克服這是否符合需求，為了克服這些缺點，些缺點，IP核供應(yīng)商有必要提供詳細(xì)的核供應(yīng)商有必要提供詳細(xì)的IP核驗證數(shù)核驗證數(shù)據(jù)供據(jù)供IC設(shè)計者評估。設(shè)計者評估。 硬核（硬核（Hard Core）：）： 指和特定工藝相聯(lián)系的物理版圖設(shè)計，已經(jīng)被投指和特定工藝相聯(lián)系的物理版圖設(shè)計，已經(jīng)被投片驗證正確，可以被新設(shè)計作為特定的功能模塊直片驗證正確，可以被新設(shè)計作為特

30、定的功能模塊直接調(diào)用，多以接調(diào)用，多以GDSII Format掩膜版圖的方式呈現(xiàn)。掩膜版圖的方式呈現(xiàn)。它的特點是提供可預(yù)測的性能和快速的設(shè)計，但靈它的特點是提供可預(yù)測的性能和快速的設(shè)計，但靈活性差，難以移植到不同的加工工藝?；钚圆睿y以移植到不同的加工工藝。固核（固核（Firm Core）：）： 在軟核基礎(chǔ)上開發(fā)，是一種可綜合的，并帶時序在軟核基礎(chǔ)上開發(fā)，是一種可綜合的，并帶時序信息以及布局布線規(guī)劃的設(shè)計，用硬件描述語言寫信息以及布局布線規(guī)劃的設(shè)計，用硬件描述語言寫成，多以成，多以Netlist的方式呈現(xiàn)。固的方式呈現(xiàn)。固IP核是介于硬核是介于硬IP核核和軟和軟IP核之間的核之間的IP核，通常

31、以核，通常以RTL代碼和對應(yīng)具體代碼和對應(yīng)具體工藝網(wǎng)表的混合形式提供，固工藝網(wǎng)表的混合形式提供，固IP核既不是獨立的，核既不是獨立的，也不是固定的，可以根據(jù)用戶的需要進(jìn)行修改，使也不是固定的，可以根據(jù)用戶的需要進(jìn)行修改，使它適合于某種可實現(xiàn)的工藝過程。它適合于某種可實現(xiàn)的工藝過程。IP核的保護(hù)及商業(yè)模式：核的保護(hù)及商業(yè)模式：可復(fù)用可復(fù)用IP核，包括參數(shù)化存儲器、輸入核，包括參數(shù)化存儲器、輸入/輸出接口、算法邏輯單元輸出接口、算法邏輯單元及整個處理器等，這些可復(fù)用模塊的開發(fā)需要較大的投入，并具有及整個處理器等，這些可復(fù)用模塊的開發(fā)需要較大的投入，并具有極高的商業(yè)價值。極高的商業(yè)價值。對于對于IP

32、核的保護(hù)，除了使用專利、版權(quán)、商標(biāo)、商業(yè)合同等手段核的保護(hù)，除了使用專利、版權(quán)、商標(biāo)、商業(yè)合同等手段外，從技術(shù)上探索外，從技術(shù)上探索IP核保護(hù)的有效方法也是十分必要的。核保護(hù)的有效方法也是十分必要的。目前目前IP核保護(hù)主要有兩個技術(shù)途徑：阻止非法授權(quán)使用和檢測非法核保護(hù)主要有兩個技術(shù)途徑：阻止非法授權(quán)使用和檢測非法授權(quán)使用。授權(quán)使用。阻止非法授權(quán)使用技術(shù)主要是通過對阻止非法授權(quán)使用技術(shù)主要是通過對IP核加密等方法實現(xiàn)的，檢測核加密等方法實現(xiàn)的，檢測非法授權(quán)使用技術(shù)則是發(fā)現(xiàn)對非法授權(quán)使用技術(shù)則是發(fā)現(xiàn)對IP核的非法拷貝和使用。核的非法拷貝和使用。另一方面當(dāng)前的商業(yè)模式嚴(yán)重阻礙了具有巨大潛能的另一方

33、面當(dāng)前的商業(yè)模式嚴(yán)重阻礙了具有巨大潛能的IP核產(chǎn)業(yè)的發(fā)核產(chǎn)業(yè)的發(fā)展，因為用戶在獲得產(chǎn)品開發(fā)所需的展，因為用戶在獲得產(chǎn)品開發(fā)所需的IP核之前，需支付可觀的前期核之前，需支付可觀的前期費用，還要經(jīng)過漫長的談判，同時對于這些費用，還要經(jīng)過漫長的談判，同時對于這些IP能否成功地嵌入到自能否成功地嵌入到自己的系統(tǒng)中，并滿足技術(shù)指標(biāo)要求等存在疑慮。因此，為了推動己的系統(tǒng)中，并滿足技術(shù)指標(biāo)要求等存在疑慮。因此，為了推動IP核復(fù)用及核復(fù)用及SoC技術(shù)的發(fā)展，必須建立新的技術(shù)的發(fā)展，必須建立新的IP核授權(quán)評估與使用模核授權(quán)評估與使用模式，如式，如Sun公司微電子部推出了針對芯片設(shè)計的社區(qū)源授權(quán)公司微電子部推出了

34、針對芯片設(shè)計的社區(qū)源授權(quán)（Community Source Licensing）業(yè)務(wù)模式，業(yè)務(wù)模式，IBM則公開了則公開了ASIC片內(nèi)總線標(biāo)準(zhǔn)片內(nèi)總線標(biāo)準(zhǔn)CoreConnect。 SOC驗證驗證l模擬模擬l形式驗證技術(shù)形式驗證技術(shù) 等價性檢查等價性檢查l靜態(tài)驗證技術(shù)靜態(tài)驗證技術(shù) 語法檢查語法檢查 靜態(tài)時序分析靜態(tài)時序分析l傳統(tǒng)的專用集成電路（傳統(tǒng)的專用集成電路（ASICASIC）設(shè)計較多采用自底向設(shè)計較多采用自底向上（上（Down-to-TopDown-to-Top）方法，其基本思想是從系統(tǒng)需求方法，其基本思想是從系統(tǒng)需求出發(fā)，根據(jù)已存在的硬件基本單元劃分設(shè)計樹最末出發(fā)，根據(jù)已存在的硬件基本單

35、元劃分設(shè)計樹最末枝的單元模塊。硬件基本單元是由枝的單元模塊。硬件基本單元是由EDAEDA庫提供，或外庫提供，或外購及其它項目已開發(fā)出的單元。購及其它項目已開發(fā)出的單元。Down-to-TopDown-to-Top設(shè)計是設(shè)計是基于簡單基于簡單ICIC設(shè)計提出的方法，已不能滿足復(fù)雜設(shè)計提出的方法，已不能滿足復(fù)雜ASICASIC，特別是特別是SOCSOC芯片的設(shè)計要求。芯片的設(shè)計要求。SOC設(shè)計流程框圖 Top-to-Down方法整體考慮了方法整體考慮了SoC芯片軟芯片軟/硬件系硬件系統(tǒng)設(shè)計的要求，將系統(tǒng)需求、處理機制、芯片體系結(jié)統(tǒng)設(shè)計的要求，將系統(tǒng)需求、處理機制、芯片體系結(jié)構(gòu)、各層次電路及器件、算

36、法模型、軟件結(jié)構(gòu)、協(xié)同構(gòu)、各層次電路及器件、算法模型、軟件結(jié)構(gòu)、協(xié)同驗證緊密結(jié)合起來，從而用單個或極少幾個芯片完成驗證緊密結(jié)合起來，從而用單個或極少幾個芯片完成整個系統(tǒng)的功能。如圖所示，整個系統(tǒng)的功能。如圖所示，SOC平臺的設(shè)計流程分平臺的設(shè)計流程分為以下幾個主要步驟：為以下幾個主要步驟： （1 1）系統(tǒng)總體方案設(shè)計：芯片系統(tǒng)功能、指標(biāo)定義、）系統(tǒng)總體方案設(shè)計：芯片系統(tǒng)功能、指標(biāo)定義、需求分析、產(chǎn)品市場定位、軟需求分析、產(chǎn)品市場定位、軟/硬件劃分、指標(biāo)分解等硬件劃分、指標(biāo)分解等整體方案論證。整體方案論證。 （2）軟/硬件方案設(shè)計：確定芯片系統(tǒng)功能的軟/硬件劃分，軟/硬件體系結(jié)構(gòu)，模塊功能的詳細(xì)描述及技術(shù)指標(biāo)要求、時序、接口定義等工作。 （3）模塊設(shè)計開發(fā)：完成硬件模塊的開發(fā)、行為及 時序仿真測試、底層硬件驅(qū)動程序編寫、算法設(shè)計及仿真、協(xié)議和應(yīng)用軟件的設(shè)計與開發(fā)。對于復(fù)雜的功能模塊，可進(jìn)一步劃分成子模塊。在算法仿真時，根據(jù)系統(tǒng)指標(biāo)的要求劃分出信號處理硬件加速模塊。 （4）軟/硬件協(xié)同仿真測試：主要測試系統(tǒng)方案和軟/硬件模塊設(shè)計功能的正確性。 （5）軟/硬件協(xié)同仿真測試：主要測試系統(tǒng)方案和軟/硬件模塊設(shè)計功能的正