論文目的及意義VIP

1、北斗四陣元自適應(yīng)抗干擾信號(hào)處理的電路設(shè)計(jì)目的概述聶琳靜1、 課題意義衛(wèi)星導(dǎo)航系統(tǒng)是人類導(dǎo)航史上的一大飛躍。它能為全球陸、海、空、天的各類軍民載體，全天候、全天時(shí)連續(xù)提供高精度和高速度的導(dǎo)航、定位和授時(shí)信息。在軍事領(lǐng)域，衛(wèi)星導(dǎo)航系統(tǒng)廣泛用于各種精確打擊武器的制導(dǎo)，各種需要精確定位和實(shí)踐信息的戰(zhàn)術(shù)操作中以及武器實(shí)驗(yàn)室的高速武器的跟蹤和精確軌道測(cè)量。隨著時(shí)間的推移，衛(wèi)星導(dǎo)航系統(tǒng)從單純軍事上的應(yīng)用逐步滲透到安全防范、航空航天航海、測(cè)繪、電力、通訊、監(jiān)測(cè)監(jiān)控、交通運(yùn)輸、農(nóng)業(yè)、林業(yè)、水利、城市管理等民用領(lǐng)域。但是目前常用的衛(wèi)星導(dǎo)航系統(tǒng)由于電磁環(huán)境的復(fù)雜以及接收機(jī)本身對(duì)抗干擾問(wèn)題的考慮不足，很容易受到來(lái)自各

2、方面的干擾，特別是人為的惡性干擾，最終將導(dǎo)致系統(tǒng)精度降低甚至無(wú)法正常工作從而失去導(dǎo)航定位的能力，因此衛(wèi)星導(dǎo)航抗干擾技術(shù)的研究作為急需解決的關(guān)鍵問(wèn)題得到了越來(lái)越多的重視。而本文將針對(duì)這一問(wèn)題對(duì)接受天線中的抗干擾部分進(jìn)行研究設(shè)計(jì)。2、技術(shù)及原理空域自適應(yīng)濾波主要利用有用信號(hào)與干擾信號(hào)在空間中的來(lái)向不同，自動(dòng)調(diào)整內(nèi)部參數(shù)使方向圖主波束對(duì)準(zhǔn)信號(hào)方向，零陷方向?qū)?zhǔn)干擾方向，當(dāng)信號(hào)和干擾傳來(lái)方向隨時(shí)間變化時(shí)，這種濾波能達(dá)到動(dòng)態(tài)的從空間檢收和強(qiáng)化信號(hào)、阻止或抑制干擾的目的。但其抑制一個(gè)窄帶干擾需要消耗一個(gè)自由度，而寬帶干擾可看作若干個(gè)窄帶干擾的集合，因此要想抑制寬帶干擾，必須增加陣列天線數(shù)。這就與接收機(jī)的成

3、本要求、天線尺寸要求等相矛盾。而空時(shí)自適應(yīng)處理技術(shù)克服了空域?yàn)V波技術(shù)的不足，因此本文采用空時(shí)自適應(yīng)技術(shù)?？垢蓴_天線的系統(tǒng)工作原理：抗干擾天線系統(tǒng)原理框圖如圖1所示，通過(guò)處于空間一定位置的四路獨(dú)立的天線陣子單元接收射頻信號(hào)，四路獨(dú)立的接受下變頻鏈路將射頻信號(hào)變成四路獨(dú)立的模擬中頻；然后將四路模擬中頻信號(hào)同時(shí)輸入到信號(hào)處理單元，信號(hào)處理單元根據(jù)各路信號(hào)相位、幅度、時(shí)延等關(guān)系運(yùn)用數(shù)字技術(shù)消除干擾信號(hào)、留下有用信號(hào)，以數(shù)字中頻形式輸出給上變頻單元；上變頻單元將經(jīng)過(guò)干擾處理后的信號(hào)還原到常規(guī)接收機(jī)射頻信號(hào)。從而代替普通接收機(jī)的天線，實(shí)現(xiàn)抗干擾功能。LNA3LNA4LNA1LNA2射頻信號(hào)下變頻信號(hào)處理單

4、元中頻信號(hào)上變頻合路分路器LNA5圖1抗干擾天線系統(tǒng)原理框圖3、 課題任務(wù)本課題的任務(wù)是，在了解基于陣列天線與自適應(yīng)算法的設(shè)計(jì)方法的基礎(chǔ)上,采用理論分析和MATLAB軟件仿真相結(jié)合的方法來(lái)比較功率倒置算法以及RLS算法的抗干擾性能,并提出以歸一化功率倒置自適應(yīng)算法作為抗干擾系統(tǒng)設(shè)計(jì)的核心。最主要的任務(wù)是搭建北斗四陣元自適抗干擾信號(hào)處理硬件平臺(tái)，運(yùn)用上述提到的算法對(duì)下變頻后的信號(hào)進(jìn)行抗干擾處理，以得到有用信號(hào)。信號(hào)處理單元功能框圖如圖2.AD轉(zhuǎn)換正交插值自適應(yīng)抗干擾處理DA轉(zhuǎn)換圖2 信號(hào)處理單元功能框架采樣是信號(hào)處理的第一步，擔(dān)負(fù)著為后續(xù)處理提供高質(zhì)量數(shù)據(jù)的任務(wù)，中頻接收機(jī)輸出的信號(hào)先通過(guò)A/D

5、轉(zhuǎn)換器進(jìn)行采樣，然后進(jìn)行正交插值，以獲得中頻信號(hào)的基帶信號(hào)（也稱為中頻信號(hào)的復(fù)包絡(luò)）的I、Q兩路正交信號(hào)，采樣的速率和精度是需要考慮的首要問(wèn)題，采樣系統(tǒng)引起的失真應(yīng)當(dāng)被限定在后續(xù)信號(hào)處理任務(wù)所要求的誤差范圍內(nèi)。因此模數(shù)轉(zhuǎn)換器的選擇直接關(guān)系著其性能指標(biāo)，本系統(tǒng)的輸入信號(hào)帶寬為46.52MHz，綜合考慮選擇了ADI公司推出的14位、雙通道模數(shù)轉(zhuǎn)換芯片AD9248。采樣后的數(shù)據(jù)經(jīng)過(guò)串/并和數(shù)字正交插值運(yùn)算后生成的I、Q兩路實(shí)部和虛部信號(hào)先分別存儲(chǔ)在FPGA內(nèi)部的存儲(chǔ)器中，然后再通過(guò)時(shí)鐘控制將數(shù)據(jù)送入到各陣元支路中，以完成采樣過(guò)來(lái)的數(shù)據(jù)與后面數(shù)據(jù)處理部分的同步。數(shù)據(jù)經(jīng)過(guò)若干個(gè)延時(shí)單元后生成空時(shí)二維數(shù)據(jù)

6、再與DSP送來(lái)的權(quán)系數(shù)進(jìn)行自適應(yīng)運(yùn)算，達(dá)到空時(shí)抗干擾的目的。4、 硬件資源FPGA（Field-Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的基本結(jié)構(gòu)如圖3所示。圖3可編程邏輯器件的結(jié)構(gòu)原理圖而本抗干擾信號(hào)處理硬件平臺(tái)主要由FPGA和DSP共同完成。設(shè)計(jì)的信號(hào)處理系統(tǒng)最突出的特點(diǎn)是高度并行、數(shù)據(jù)吞吐量大及實(shí)時(shí)性高。以大規(guī)模FPGA及高性能DSP共同構(gòu)造的信號(hào)處理系統(tǒng)

7、具有以下優(yōu)點(diǎn)：（1）軟硬功能的重新劃分及軟硬協(xié)同。對(duì)于一個(gè)算法，用硬件實(shí)現(xiàn)的特點(diǎn)是速度快實(shí)時(shí)性強(qiáng)，但硬件設(shè)計(jì)較為復(fù)雜、靈活性差、精度較受限制。此系統(tǒng)可以在速度與精度要求上達(dá)到相對(duì)平衡。（2）對(duì)外具有豐富的接口，既可以當(dāng)作一塊獨(dú)立的板卡使用，其具有豐富的底層軟件庫(kù)，可以提供良好的二次開(kāi)發(fā)空間。（3）設(shè)計(jì)的通用化的信號(hào)處理模塊，可以根據(jù)不同的要求，通過(guò)軟件自由修改參數(shù)，方便用戶使用。（4）高速串行互聯(lián)技術(shù)的成熟，解決了多年來(lái)一直困擾系統(tǒng)發(fā)展的帶寬不足問(wèn)題，用串行通道取代并行總線已成為趨勢(shì)，并且其優(yōu)勢(shì)是顯而易見(jiàn)的。FPGA內(nèi)部功能模塊設(shè)計(jì)是整個(gè)系統(tǒng)的核心，主要功能是抗干擾數(shù)字信號(hào)的處理以及DSP接口

8、和其他對(duì)外接口邏輯設(shè)計(jì)?？垢蓴_信號(hào)處理是本系統(tǒng)的核心，包括數(shù)字正交插值、算法的硬件實(shí)現(xiàn)等。另外，F(xiàn)PGA還需要完成與計(jì)算機(jī)、DSP以及數(shù)模轉(zhuǎn)化器的通訊功能。DSP（digital signal processor）是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱道的兩大特色。

9、DSP在整個(gè)系統(tǒng)中起著控制、調(diào)整的作用，DSP與FPGA之間數(shù)據(jù)交換。系統(tǒng)的DSP軟件設(shè)計(jì)包括接收程序和串口程序兩部分。接收程序完成從FPGA讀取目標(biāo)處理結(jié)果任務(wù)，數(shù)據(jù)接收后存儲(chǔ)在內(nèi)部RAM中。串口程序完成處理后信號(hào)到下位數(shù)據(jù)處理系統(tǒng)的發(fā)送任務(wù)。鑒于上述分析，利用Matlab和Quartus 進(jìn)行自適用抗干擾算法仿真探究，成功后，用VHDL語(yǔ)言對(duì)FPGA進(jìn)行抗干擾信號(hào)處理部分電路原理、電路板設(shè)計(jì)，以FPGA和DSP為核心以外圍電路為輔助搭建硬件平臺(tái)，實(shí)現(xiàn)信號(hào)抗干擾處理。79:8080/agent/LoginAgent.aspx1、高速數(shù)據(jù)采樣的實(shí)現(xiàn)；2、FPGA的