數(shù)電-模電-單片機(jī)等面試題目

1、精選優(yōu)質(zhì)文檔-傾情為你奉上模電數(shù)電題- Z9 i8 h, p) _& ) G2 m模擬電路面試題集錦2007& 2 t8 d) A1 I; " 0 n1、基爾霍夫定理的內(nèi)容是什么？ 基爾霍夫定律包括電流定律和電壓定律2 r) u8 w& w! r* l: T4 i5 F電流定律：在集總電路中，任何時(shí)刻，對(duì)任一節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的支路電流的代數(shù)和恒等于零。電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。2、描述反饋電路的概念，列舉他們的應(yīng)用。* z- J# y2 n5 N; s, b3 T! v反饋，就是在電子系統(tǒng)中，把輸出回路中的電

2、量輸入到輸入回路中去。- v  |% ; H1 U1 z反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。! N# : d% b, o負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。. i6 o7 T/ T+ ( |4 h' Q- w7 i電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。0 S' Y) o* H& T9 d: W3、有源濾波器和無(wú)源濾波器的區(qū)別無(wú)源濾波器：這種電路主要有無(wú)源元件

3、R、L和C組成" q$ r' i/ M+ _* , e: 有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。% ) l$ F0 y5 m& d集成運(yùn)放的開(kāi)環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。數(shù)字電路1、同步電路和異步電路的區(qū)別是什么？同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。/ D+ D1 t+ Y2 K# E" h異步電路：電路沒(méi)有統(tǒng)一的時(shí)鐘，

4、有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。:2、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？4 d7 y6 a7 y3 m; 將兩個(gè)門(mén)電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。在硬件上，要用OC門(mén)來(lái)實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉電阻。由于不用OC門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。8 p/ M3 C2 P  e4 j' N0 & Z) O3、解釋setup和hold time violation，畫(huà)圖說(shuō)明，并說(shuō)明解決辦法。（威盛VIA2003.1

5、1.06上海筆試試題）Setup/hold time是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不

6、變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。3 a% z% U& E* 0 n9 Q4、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門(mén)的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門(mén)的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。) R0 g: n$ S- w  M: w解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。5、名詞：SRAM、SSRAM、SDRAMSRAM

7、：靜態(tài)RAM3 h3 V9 ?& a+ Z' SDRAM：動(dòng)態(tài)RAM( J9 n& ?- ?1 G# M+ _% Q! sSSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器。它的一種類型的SRAM。SSRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。/ + d# W- # U( E( f4 SDRAM：Synchronous DRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器: m% U& &q

8、uot; N! f0 G6 K6、FPGA和ASIC的概念，他們的區(qū)別。（未知） : 2 v% x8 j  I' M7 v0 |+ C答案：FPGA是可編程ASIC。  4 G) x% d* _6 t( ?" y* EASIC:專用集成電路，它是面向?qū)ｉT(mén)用途的電路，專門(mén)為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與 門(mén)陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及

9、可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。7、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？OTP means one time program，一次性編程: a8 J( C4 ?; P6 u- WMTP means multi time program，多次性編程. W$ B; C( ) b; P6 _9 vOTP（One Time Program）是MCU的一種存儲(chǔ)器類型) MCU按其存儲(chǔ)器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。MASKROM的MCU價(jià)格便宜，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合；; u6 5 b( T7 FALSHROM的MCU程序

10、可以反復(fù)擦寫(xiě)，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開(kāi)發(fā)用途； OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應(yīng)用場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。' |4 y$ w, a8 C6 H- g6 u% G6 & _8、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？- L; U: u* G2 Z5 9 R首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測(cè)量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。接下來(lái)就是檢查復(fù)位引腳電壓是否正常。分別測(cè)量按下復(fù)位按鈕和放開(kāi)復(fù)位按鈕的電壓值，看是否正確。

11、然后再檢查晶振是否起振了，一般用示波器來(lái)看晶振引腳的波形，注意應(yīng)該使用示波器探頭的“X10”檔。另一個(gè)辦法是測(cè)量復(fù)位狀態(tài)下的IO口電平，按住復(fù)位鍵不放，然后測(cè)量IO口（沒(méi)接外部上拉的P0口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因?yàn)榫д駴](méi)有起振。另外還要注意的地方是，如果使用片內(nèi)ROM的話（大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴(kuò)ROM的了），一定要將EA引腳拉高，否則會(huì)出現(xiàn)程序亂跑的情況。有時(shí)用仿真器可以，而燒入片子不行，往往是因?yàn)镋A引腳沒(méi)拉高的緣故（當(dāng)然，晶振沒(méi)起振也是原因只一）。經(jīng)過(guò)上面幾點(diǎn)的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時(shí)是因?yàn)殡娫礊V波不好導(dǎo)致的。在單

12、片機(jī)的電源引腳跟地引腳之間接上一個(gè)0.1uF的電容會(huì)有所改善。如果電源沒(méi)有濾波電容的話，則需要再接一個(gè)更大濾波電容，例如220uF的。遇到系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試（越靠近芯片越好）。4 M/ C5 G+ 0 x7 R4 f: s. 7 a1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、平板電容公式(C=S/4kd)。（未知）3、最基本的如三極管曲線特性。（未知）4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子） ' a, Y' J' o+ C( 5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反 饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，

13、改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知） ' e+ Q9 s& K( 3 O/ W/ h  C* B6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒?？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫(huà)補(bǔ)償后的波特圖。（凹凸）9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知） / F- / |: r3 e# |1 c10、給出一差分電路，告訴其輸出電壓Y+

14、和Y-,求共模分量和差模分量。（未知） ) n4 ?" R; A; d; W6 z" c3 11、畫(huà)差放的兩個(gè)輸入管。（凹凸）12、畫(huà)出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫(huà)出一個(gè)晶體管級(jí)的 運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知） & - _, d0 E; Z$ V14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn) 的  rise/fall時(shí)間。(Infineon筆試試題) ) 15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓

15、，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當(dāng)RC<<T時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知） 4 D9 f! g4 ?  k- B  A, 9 A16、有源濾波器和無(wú)源濾波器的原理及區(qū)別?（新太硬件）17、有一時(shí)域信號(hào)S="V0sin"(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通過(guò)低通、 帶通、高通濾波器后的信號(hào)表示方式。（未知） ( K) Y) ?6 z  |' L( ?18、選擇電阻時(shí)要考慮

16、什么？（東信筆試題）19、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管 還是N管，為什么？（仕蘭微電子） & |. |& 9 k% V5 o/ P20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題)   V1 S0 D. N  b7 H3 k21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請(qǐng)畫(huà)出你知道的線路結(jié)構(gòu)，簡(jiǎn)單描述 其優(yōu)缺點(diǎn)。（仕蘭微電子）22、畫(huà)電流偏置的產(chǎn)生電路，并解釋。（凹凸） # O4 I4 R8 i( P2 Q) l, 23、史密斯特電路,求回差電壓。（華為面試題）

17、 0 c( / C. B1 O* G2 D24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的,12分之一周期.)  （華為面試題） . B  J% G4 F$ z* L1 7 E5 p25、LC正弦波振蕩器有1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子） & |( T. Q8 w9 q, t/ j2、平板電容公式(C=S/4kd)。（未知）3、最基本的如三極管曲線特性。（未知） 1 * f; k: r5 g3 x4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子） * 7 d/ u, T2 F8 l, e' / M5、負(fù)反饋種

18、類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反 饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知）6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子） ; D4 v& b0 o7 S! k+ c7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫(huà)補(bǔ)償后的波特圖。（凹凸）9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知） 1 i# x0 c5

19、3 x. j10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知） - 6 g! w: |& x8 F( J( N# ! z11、畫(huà)差放的兩個(gè)輸入管。（凹凸） 6 r: C  t' e# k; L- 12、畫(huà)出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫(huà)出一個(gè)晶體管級(jí)的 運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知） + p( Y5 v6 e) W14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn) 的  rise/fall時(shí)間。(Infineon筆

20、試試題) 4 p/ b0 j* t8 P( Y5 O$ / K15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當(dāng)RC<<T時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）16、有源濾波器和無(wú)源濾波器的原理及區(qū)別?（新太硬件）   |1 v" U2 p4 R4 v* c7 G2 : F17、有一時(shí)域信號(hào)S="V0sin"(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通

21、過(guò)低通、 帶通、高通濾波器后的信號(hào)表示方式。（未知）18、選擇電阻時(shí)要考慮什么？（東信筆試題） 2 G& o& Y, N0 B' 19、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管 還是N管，為什么？（仕蘭微電子） 3 f+ ?  Y3 i. a. l& 20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題) 0 + b1 f% A3 l* _21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請(qǐng)畫(huà)出你知道的線路結(jié)構(gòu)，簡(jiǎn)單描述 其優(yōu)缺點(diǎn)。（仕蘭微電子） 6 x( & _ &

22、#160;b  U22、畫(huà)電流偏置的產(chǎn)生電路，并解釋。（凹凸） 9 R8 J1 u+ l! W& h23、史密斯特電路,求回差電壓。（華為面試題） - r. m4 l8 |2 d! s* L24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的,12分之一周期.)  （華為面試題） . d& r/ Y/ t. b)   N5 z25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。（仕蘭微電子） 4 s1 Q- Y; ' b4 w; X26、VCO是什么,什么參數(shù)(壓控振蕩器?) （華為面試題

23、） ) 27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子） # G8 G# U+ W) P! v0 x28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知） . H" v5 b7 ' B% A29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知） / z- ?* g1 B5 u30、如果公司做高頻電子的，可能還要RF知識(shí)，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知）31、一電源和一段傳輸線相連（長(zhǎng)度為L(zhǎng),傳輸時(shí)間為T(mén)），畫(huà)出終端處波形，考慮傳輸線 無(wú)損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未知）33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？

24、（仕蘭微電子）34、A/D電路組成、工作原理。（未知）35、實(shí)際工作所需要的一些技術(shù)知識(shí)(面試容易問(wèn)到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫(xiě)做過(guò)的東西具體問(wèn)，肯定會(huì)問(wèn)得很細(xì)（所以別把什么都寫(xiě)上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就 不一樣了，不好說(shuō)什么了。（未知） 哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。（仕蘭微電子）26、VCO是什么,什么參數(shù)(壓控振蕩器?) （華為面試題） # g# K+ o* b! ?27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知） $ U0 i( 1

25、n, M2 ' E9 q+ T29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知） . K7 ! - : " n30、如果公司做高頻電子的，可能還要RF知識(shí)，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知） 8 O; i( Y; V! i31、一電源和一段傳輸線相連（長(zhǎng)度為L(zhǎng),傳輸時(shí)間為T(mén)），畫(huà)出終端處波形，考慮傳輸線 無(wú)損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知） $ Q0 S9 _8 I# F) c+ C4 ; N' b/ N5 J32、微波電路的匹配電阻。（未知）33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）34、A/D電路組成、工作原理。（未知

26、） 2 " Z/ u3 G9 I; J35、實(shí)際工作所需要的一些技術(shù)知識(shí)(面試容易問(wèn)到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫(xiě)做過(guò)的東西具體問(wèn)，肯定會(huì)問(wèn)得很細(xì)（所以別把什么都寫(xiě)上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就 不一樣了，不好說(shuō)什么了。（未知）# |; c( k6 O4 n$ 3 U- y4 S' U7 a/ / c( s轉(zhuǎn)載數(shù)字電路面試題集錦20072 _5 v&   f; m4 i2 I 1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） : c- c# w1 S1 _

27、1 w4 Y/ I2、什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。 % V0 # m% F* 8 M! 1 S1 F3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門(mén)來(lái)實(shí)現(xiàn)，由于不用 oc門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。 同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。4、什么是Setup 和Holdup時(shí)間？（漢王筆試）5、setup和holdup時(shí)間,區(qū)別.（南山之橋） 7 y% s; D! X/ ?6、解釋setup time

28、和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。（未知） + / q5 U/ E- J% B2 g  c0 K! u8 I6 U$ E7、解釋setup和hold time violation，畫(huà)圖說(shuō)明，并說(shuō)明解決辦法。（威盛VIA  9 q8 K6 d5 Z) W3 e, N! . G4 u. ?; T2003.11.06 上海筆試試題）Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā) 器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立

29、時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。 保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信 號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn) metastability的情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持

30、時(shí) 間，那么超過(guò)量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。8、說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微 電子）9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門(mén)的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門(mén)的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。 9 M3 O  . t" m+ z7 g2 m, 10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） + v2 x2 ! A. 1

31、 ?# H常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。 , g2 W0 Z( t" o, P4 B4 k" Z5 t" n11、如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞 7 r6 o6 N4 I; . u穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平  

32、上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。12、IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。（南山之橋） ) 13、MOORE 與 MEELEY狀態(tài)機(jī)的特征。（南山之橋） $ S. b* N8 ' Y0 K* : V14、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。（南山之橋） . N/ N; O. F3 C. s- A15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。（飛利浦大唐筆試）Delay < period - setup hold , U: n: e8 R; c+ P0

33、 w4 u16、時(shí)鐘周期為T(mén),觸發(fā)器D1的建立時(shí)間最大為T(mén)1max，最小為T(mén)1min。組合邏輯電路最大延 5 Z  X  F' t/ |; U9 d) w遲為T(mén)2max,最小為T(mén)2min。問(wèn)，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華 ' 6 C2 9 T; Y為）46、畫(huà)出DFF的結(jié)構(gòu)圖,用VERILOG實(shí)現(xiàn)之。（威盛）47、畫(huà)出一種CMOS的D鎖存器的電路圖和版圖。（未知）48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試） 5 z) d2 & A; J! Z5 t49、簡(jiǎn)述LATCH和FILP-FLOP的異同。（未知

34、）50、LATCH和DFF的概念和區(qū)別。（未知） ' P0 Z; a* X2 3 t1 t+ F  u7 L51、LATCH與REGISTER的區(qū)別,為什么現(xiàn)在多用REGISTER.行為級(jí)描述中LATCH如何產(chǎn)生的。 ; a, P7 T6 G( X& m  y, f# f, i（南山之橋） % l* S0 a8 r2 H( H  R1 U52、用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是狀態(tài)圖。（華為）53、請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門(mén)組成二分頻電路？（東信筆試） &qu

35、ot; r6 Z* N5 % ?6 n  I! d55、HOW MANY FLIP-FLOP CIRCUITS ARE NEEDED TO DIVIDE BY 16?  (INTEL) 16分頻？ 56、用FILP-FLOP和LOGIC-GATE設(shè)計(jì)一個(gè)1位加法器，輸入CARRYIN和CURRENT-STAGE，輸出CARRYOUT和NEXT-STAGE. （未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為） " v4 s6 w  U; M) o8 |; |! ) E58、實(shí)現(xiàn)N位JOHNSON COUNTER,N="

36、;5"。（南山之橋）59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭微電子） / _2 + A3 D1 K; ?" E60、數(shù)字電路設(shè)計(jì)當(dāng)然必問(wèn)VERILOG/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未知）61、BLOCKING NONBLOCKING 賦值的區(qū)別。（南山之橋） / |5 C. f) v) 2 62、寫(xiě)異步D觸發(fā)器的VERILOG MODULE。（揚(yáng)智電子筆試）MODULE DFF8(CLK , RESET, D, Q); INPUT        CLK; INPUT 

37、;       RESET; INPUT  7:0 D; OUTPUT 7:0 Q; REG   7:0 Q; $ M1 s4 , Q: K) AALWAYS (POSEDGE CLK OR POSEDGE RESET)    IF(RESET)      Q <= 0; 1 l6 V1 1 r, J% B+ U" j1 N4 B   ELSE ; Z% k- 0 v2 M2 a.    &

38、#160; Q <= D; - d% C0 J0 Y  r0 r!   QENDMODULE 63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的VERILOG描述？ （漢王筆試）MODULE DIVIDE2( CLK , CLK_O, RESET);    INPUT     CLK , RESET;    OUTPUT   CLK_O;    WIRE IN;   aREG OUT ; ( f; N: J/ w0 u,

39、 F: O   ALWAYS ( POSEDGE CLK OR POSEDGE RESET) ( ; V- K1 k4 d1 a! R$ h     IF ( RESET)        OUT <= 0;          ELSE            OUT <= IN;   d& v& J"

40、f7 ?4 ; F# p+ L+ T       ASSIGN IN = OUT; : k4 E! F7 c, z       ASSIGN CLK_O = OUT;      ENDMODULE 64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：A) 你所知道的可編程邏輯器件有哪些？ B) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。（漢王筆試）PAL，PLD，CPLD，F(xiàn)PGA。 . j# K2 T4 k2 GMODULE DFF8(CLK , RES

41、ET, D, Q); % Q" g" / H1 _& : C- b6 p8 k8 _INPUT        CLK; INPUT        RESET; 0 O" V/ L7 * |) i9 wINPUT   D; 2 V5 # L8 w4 J) AOUTPUT  Q; " O" A! J  A1 R; Z& Q" GREG Q; 2

42、q+ c. j6 m3 C8 E7 J9 s2 c: nALWAYS (POSEDGE CLK OR POSEDGE RESET)    IF(RESET) , e8 K( a, + o& q5 T4 x- F2 U     Q <= 0; ; u5 t' x4 G7 Q9 y) j+ 8 m; c   ELSE :      Q <= D; 4 C) m8 z5 n- YENDMODULE ! v# N9 T# S* K65、請(qǐng)用HDL描述四位的

43、全加法器、5分頻電路。（仕蘭微電子）66、用VERILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知）67、用VERILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn)消除一個(gè)GLITCH。（未知）68、一個(gè)狀態(tài)機(jī)的題目用VERILOG實(shí)現(xiàn)（不過(guò)這個(gè)狀態(tài)機(jī)畫(huà)的實(shí)在比較差，很容易誤解的）。（威盛VIA 2003.11.06 上海筆試試題）69、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子） / W* p7 + a2 S+ P2 u+ F, u70、畫(huà)狀態(tài)機(jī)，接受1，2，5分錢(qián)的賣(mài)報(bào)機(jī)，每份報(bào)紙5分錢(qián)。（揚(yáng)智電子筆試） 71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣(mài)SODA水的，只能投進(jìn)三種硬幣，要正確的找回錢(qián)數(shù)。 

44、     （1）畫(huà)出FSM（有限狀態(tài)機(jī)）；（2）用VERILOG編程，語(yǔ)法要符合FPGA設(shè)計(jì)的要求。（未知） 4 x9 b2 m' a0 b72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣(mài)機(jī)，飲料10分錢(qián)，硬幣有5分和10分兩種，并考慮找零：（1）畫(huà)出FSM（有限狀態(tài)機(jī)）；（2）用VERILOG編程，語(yǔ)法要符合FPGA設(shè)計(jì)的要求；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大致過(guò)程。（未知）73、畫(huà)出可以檢測(cè)10010串的狀態(tài)圖,并VERILOG實(shí)現(xiàn)之。（威盛） 3 m' e" 4 E. D* c9 M74、用FSM實(shí)現(xiàn)的序列檢測(cè)模塊。（南山之橋） , Z, r$ x7

45、 S" F& D( Z3 ! t2 BA為輸入端，B為輸出端，如果A連續(xù)輸入為1101則B輸出為1，否則為0。例如A： .        B： ,     請(qǐng)畫(huà)出STATE MACHINE；請(qǐng)用RTL描述其STATE MACHINE。（未知） 6 _3 a: A+ E( W4 y0 Z/ B( a' X75、用VERILOG/VDDL檢測(cè)STREAM中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫(xiě)）。（飛利浦大唐筆試）76、用VERILOG/VHDL寫(xiě)一個(gè)FIFO控制器(包括空，滿，半滿信號(hào))。（飛利浦大唐筆試）77、現(xiàn)有一

46、用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：Y="LNX"，其中，X + c, m6 B; O0 # v; p0 _3 W0 d  M! Q為4位二進(jìn)制整數(shù)輸入信號(hào)。Y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為35V假 0 C# W) M0 |$ c設(shè)公司接到該項(xiàng)目后，交由你來(lái)負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程。（仕蘭微 0 t2 x! 3 T6 Q電子）78、SRAM，F(xiàn)ALSH MEMORY，及DRAM的區(qū)別？（新太硬件面試） ! ( K+ 7 _$ m3 z( z6 B- Y9 g79、給出單管DRAM的原理圖(西電版數(shù)字電子技

47、術(shù)基礎(chǔ)作者楊頌華、馮毛官205頁(yè)圖14B)，問(wèn)你有什么辦法提高REFRESH TIME，總共有5個(gè)問(wèn)題，記不起來(lái)了。（降低溫度，增大電容存儲(chǔ)容量）（INFINEON筆試） ! X0 x1 E  1 1 P9 K$ 80、PLEASE DRAW SCHEMATIC OF A COMMON SRAM CELL WITH 6 TRANSISTORS,POINT OUT  / N% k, g; r$ g9 g* WHICH NODES CAN STORE DATA AND WHICH NODE IS WORD LINE CONTROL? （威盛筆試題CIRCUI

48、T DESIGN-BEIJING-03.11.09） - f( H: U) C; U3 81、名詞:SRAM,SSRAM,SDRAM 名詞IRQ,BIOS,USB,VHDL,SDR 1 d)   z) H& _9 / rIRQ:   INTERRUPT REQUEST ! I9 L9 L! H. U0 N8 N0 E+ BIOS:  BASIC INPUT OUTPUT SYSTEM 7 i/ T* B0 w& U2 |3 K3 T  F8 l, kUSB:  UNIVERSAL

49、 SERIAL BUS ( l7 n8 Q, h/ A5 CVHDL: VHIC HARDWARE DESCRIPTION LANGUAGE 6 m& S  & t& r+ m; 2 f- PSDR:  SINGLE DATA RATE - u9 y' l( 5 g6 |; C( V& i5 j壓控振蕩器的英文縮寫(xiě)(VCO)。 0 + 7 m1 s2 h+ N8 D" f# l* F! y動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(xiě)(DRAM)。名詞解釋，無(wú)聊的外文縮寫(xiě)罷了，比如PCI、ECC、DDR、INTERRUPT、P

50、IPELINE、 # 1 y* Z8 Y  A; uIRQ,BIOS,USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，F(xiàn)IR IIR DFT(離散 ; w; z6 o. 5 K+ y) " i傅立葉變換)或者是中文的，比如：A.量化誤差  B.直方圖  C.白平衡% i# n% 5 x% l" $ 7 s1 M+ + K* p/ * X' x IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）  h) T% , ?! W: F2 i. F( 1、我們公司的產(chǎn)品是集成電路

51、，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路. ; w2 z3 B% y# I" ?, J! u相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕蘭微面試題目）$ # f) O7 c4 I; ' ?# D+ , z" |2、FPGA和ASIC的概念，他們的區(qū)別。（未知）5 , k2 w  o9   S) v答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT(mén)用途的電路，專門(mén)為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一! j& 4 p$ c3

52、Q8 T個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它ASIC(APPLICATION SPECIFIC IC)相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)) 3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）, , q6 z% k. g  B; Y% c4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）2 D/ % f8 z. 5、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目）6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題

53、目）0 v- N- V8 d, O* i  g$ f, s7、IC設(shè)計(jì)前端到后端的流程和EDA工具。（未知）! v2 d* l- S. n2 ; p0 Y. l8、從RTL SYNTHESIS到TAPE OUT之間的設(shè)計(jì)FLOW,并列出其中各步使用的TOOL.（未知）* K. f9 e2 B$ m- B9、ASIC的DESIGN FLOW。（威盛VIA 2003.11.06 上海筆試試題）10、寫(xiě)出ASIC前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）F11、集成電路前段設(shè)計(jì)流程，寫(xiě)出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開(kāi)發(fā)流程： 1.）代碼輸入（DESIGN INPUT)8 O

54、/ a/ a8 - Y" x* I8 A- v4 . a( Z3 S用VHDL或者是VERILOG語(yǔ)言來(lái)完成器件的功能描述，生成HDL代碼) a7 K  W% S( J: R' L* D3 |語(yǔ)言輸入工具：SUMMITVISUALHDL MENTORRENIOR 圖形輸入: COMPOSER(CADENCE);2 V5 u* O: X; F0 e, t" f8 O' y. q VIEWLOGIC (VIEWDRAW) 2.）電路仿真（CIRCUIT SIMULATION)& d3 Z: M- 2 E8 x將VHD代碼進(jìn)行先前邏輯仿

55、真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具： VEROLOG： CADENCEVEROLIG-XL SYNOPSYS VCS MENTOR MODLE-SIM1 7 P, L; 6 JVHDL : CADENCENC-VHDLSYNOPSYS VSS MENTOR MODLE-SIM 模擬電路仿真工具：*ANTI HSPICE PSPICE，SPECTRE MICRO MICROWAVE: EESOFT : HP* d# z8 O' T+ 7 c; g' _3.）邏輯綜合（SYNTHESIS TOOLS)5 k+ B5 |; T6 e% J邏輯綜合工具可以將設(shè)計(jì)思想VHD代碼轉(zhuǎn)化

56、成對(duì)應(yīng)一定工藝手段的門(mén)級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門(mén)沿（GATES DELAY）反標(biāo)到生成的門(mén)級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）: s& N  A; c1 f; ' t3 ?5 M13、是否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素？（仕蘭微面試題目）% 8 Y$ l5 8 x/ m: m' i14、描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微

57、面試題目）5 b# K. G9 S( A9 u8 0 |16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？（仕蘭微面試題目）19、解釋LATCH-UP現(xiàn)象和ANTENNA EFFECT和其預(yù)防措施.（未知）2 k  d0 L0 ! ; , n; : C( M20、什么叫LATCHUP?（科廣試題）21、什么叫窄溝效應(yīng)? （科廣試題）H22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差. t! x9 c+ D"

58、; i5 E別？（仕蘭微面試題目）7 q5 V: |+ y  8 y9 g0 v: o; z23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目）( _5 n& 8 b/ Y& x9 a3 24、畫(huà)出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn); W% R. M9 % Y1 Y: e# L移特性。（INFINEON筆試試題）25、以INTERVER為例,寫(xiě)出N阱CMOS的PROCESS流程,并畫(huà)出剖面圖。（科廣試題）* 26、PLEASE EXPLAIN HOW WE DES

59、CRIBE THE RESISTANCE IN SEMICONDUCTOR. COMPARE THE RESISTANCE OF A METAL,POLY AND DIFFUSION IN TRANDITIONAL CMOS PROCESS.（威盛筆試題CIRCUIT DESIGN-BEIJING-03.11.09）$ f, b; n6 o8 0 e! B2 X27、說(shuō)明MOS一半工作在什么區(qū)。（凹凸的題目和面試）28、畫(huà)P-BULK 的NMOS截面圖。（凹凸的題目和面試）; n! t+ _1 ?" d* U" W) y29、寫(xiě)SCHEMATIC NOTE（？）， 越多越好

60、。（凹凸的題目和面試）30、寄生效應(yīng)在IC設(shè)計(jì)中怎樣加以克服和利用。（未知）31、太底層的MOS管物理特*覺(jué)一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，? E+ B7 A3 t& L7 Q5 q+ L0 p, V7 I1 |式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件: CADENCE,8 b7 c) m* F; Q8 R: J6 U( $ SYNOPSYS, AVANT，UNIX當(dāng)然也要大概會(huì)操作。+ m* M; L1 m1 G9 K& a5 p$ V/ F, P32、UNIX 命令CP -R, RM,UNAME。（揚(yáng)智電子筆試）* o5 h7 J&

61、#160; 1 $ m! P. n5 5 Y: Q$ v- G  3 P_ 單片機(jī)、MCU、計(jì)算機(jī)原理3 F* d6 # N* Z" h: C1、簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流流向和控制流( r+ q! r6 Z6 Q3 a流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）* ( Q: r, N" w  ?2、畫(huà)出8031與2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和* L2 w4 W  " I2 Z+ N/ x)

62、OP2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒(méi)有重疊地址？根據(jù)是什么？若" x  C( c- x7 t9 F8 A4 J有，則寫(xiě)出每片2716的重疊地址范圍。（仕蘭微面試題目）3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤(pán)加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。（仕蘭微面試: t" K# 9 N" |題目）$ ?6 ?- m) b8 P) C  v4 U4、PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目）5、中斷的概念？簡(jiǎn)述中斷的過(guò)程。（仕蘭微面試題目）0 _2 & v' b6 . v4 v1 h8 J! v6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問(wèn)題；（未知）7、要用一個(gè)開(kāi)環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡(jiǎn)單原理如* 5 E* _+ m" i( O$ q6 I0 7 w" j下：由P3.4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開(kāi)關(guān)來(lái)設(shè)置，直接與P1口相連（開(kāi)關(guān)撥