實(shí)驗(yàn)二利用MSI設(shè)計(jì)組合電路

1、實(shí)驗(yàn)二 利用MSI設(shè)計(jì)組合邏輯電路 姓名： 學(xué)號： 班級：15自動(dòng)化2班 日期：2016/10/14目錄一、 實(shí)驗(yàn)內(nèi)容3二、 設(shè)計(jì)過程、仿真及實(shí)驗(yàn)步驟4設(shè)計(jì)過程4電路圖及PROTEUS仿真測試6實(shí)驗(yàn)步驟9三、 實(shí)驗(yàn)數(shù)據(jù)及結(jié)果分析11實(shí)驗(yàn)數(shù)據(jù)11結(jié)果分析及心得141、 實(shí)驗(yàn)內(nèi)容1. 將74LS197連接成八進(jìn)制作為電路的輸入信號源，利用74LS138實(shí)現(xiàn)數(shù)據(jù)分配器的功能，使其能將D通過ABC指定的一根輸出線反相后輸出。2. 用八選一數(shù)據(jù)選擇器151設(shè)計(jì)一個(gè)函數(shù)發(fā)生器使其實(shí)現(xiàn)如下表的功能，并進(jìn)行動(dòng)態(tài)測試。將74LS197連接成十六進(jìn)制作為電路的信號輸入源，用示波器觀察并記錄CP、A、B、Y的波形。

2、Y00A·B01A+B10AB113. 設(shè)計(jì)一個(gè)半加半減器，輸入為S、A、B，其中S為功能選擇口。當(dāng)S=0時(shí)，輸出A+B及進(jìn)位；當(dāng)S=1時(shí)，輸出A-B及借位。實(shí)驗(yàn)儀器：1. 數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬用表、示波器。2. 虛擬器件：74LS00、74LS197、74LS138、74LS151。2、 設(shè)計(jì)過程、仿真及實(shí)驗(yàn)步驟設(shè)計(jì)過程：1. 將74LS138附加控制端G1作為數(shù)據(jù)輸入端，即數(shù)據(jù)D可從G1輸入，同時(shí)令，作為地址輸入端，即可將G1送來的數(shù)據(jù)只能通過所指定的一根輸出線反相后輸出。將地址信號A、B、C分別接入、，并按前述連接好G1、和即可完成要求的電路。2. 先列出、A、B和Y的真值表

3、，如下：ABY選出的數(shù)據(jù)輸入端00000D00001000100D10011101000D20101101101D30111110000D41001110101D510110D511001D61101111100D711110將、A分別接入74LS151中的、。當(dāng)、A分別取不同值時(shí)，觀察真值表中B和Y的關(guān)系，可以得出結(jié)論：D0=0、D1=B、D2=B、D3=1、D4=B、D5=、D6=1、D7=0。將接低電平，D0D7按照上述結(jié)論連接好之后給、A、B接入輸入信號源即完成了要求的電路。3. 計(jì)劃用74LS138完成題目要求內(nèi)容。列出A、B、S與輸出X和進(jìn)/借位的真值表如下：ABSX0000001

4、010100101100100100011111011011100由真值表可列式得：X=；同理，=。為方便觀察，我將輸入信號源中的作為S的信號并接入74LS138中的，作為A的信號并接入，接入作為B的信號并接入。之后將74LS138中的、接低電平、G1接高電平來確保74LS138正常工作，并且按照上述計(jì)算結(jié)果將Y2、Y3、Y4、Y5接入74LS20中的與非門，該與非門的輸出即為X。將Y3、Y4接入與非門，該與非門輸出即為。如此便完成了要求的邏輯電路。電路圖及PROTEUS仿真測試：實(shí)驗(yàn)內(nèi)容1：實(shí)驗(yàn)內(nèi)容2：實(shí)驗(yàn)內(nèi)容3：實(shí)驗(yàn)步驟：實(shí)驗(yàn)內(nèi)容1：按照設(shè)計(jì)連接好邏輯電路后，將74LS138中的、連接邏輯

5、開關(guān)，撥動(dòng)開關(guān)模擬地址信號A、B、C的值并進(jìn)行靜態(tài)檢測，確認(rèn)電路正常工作后，用74LS197構(gòu)成八進(jìn)制計(jì)數(shù)器作為輸入信號源（即、接HIGH，CP1連接連續(xù)脈沖，此時(shí)Q3、Q2、Q1就為八進(jìn)制計(jì)數(shù)器的輸出）。計(jì)數(shù)器正常工作后，將Q3、Q2、Q1分別連接至74LS138中的、，此時(shí)74LS138輸出端口的Y0Y7即為實(shí)驗(yàn)內(nèi)容所要求觀察的。將CP1、及Y0Y7接入示波器的通道接口，進(jìn)行數(shù)據(jù)觀察，并記錄其波形。此波形即為要觀察的CP、A、B、C及的波形。實(shí)驗(yàn)內(nèi)容2：按照設(shè)計(jì)連接好邏輯電路后，用邏輯開關(guān)作為輸入信號源并手動(dòng)設(shè)定、A、B的值并進(jìn)行靜態(tài)檢測。確認(rèn)電路工作正常后，用74LS197構(gòu)成十六進(jìn)制計(jì)

6、數(shù)器作為輸入信號源（、接HIGH，CP0接連續(xù)脈沖，Q0連接CP1，此時(shí)Q3、Q2、Q1、Q0即為十六進(jìn)制計(jì)數(shù)器的輸出）。計(jì)數(shù)器正常工作后，將Q3、Q2、Q1、Q0分別作為、A、B的值并將其按設(shè)計(jì)過程接入74LS151各端口。此時(shí)Q3即為實(shí)驗(yàn)內(nèi)容2中的、Q2為、Q1為A、Q0為B、74LS151輸出端口Z為實(shí)驗(yàn)內(nèi)容中的Y。將它們接入示波器的通道接口進(jìn)行數(shù)據(jù)觀察并記錄波形。實(shí)驗(yàn)內(nèi)容3：計(jì)劃用74LS138實(shí)現(xiàn)該AU設(shè)計(jì)。按照設(shè)計(jì)連接好邏輯電路后，用邏輯開關(guān)作為輸入信號源并手動(dòng)設(shè)定S、A、B的值并進(jìn)行靜態(tài)檢測。確認(rèn)電路工作正常后，用74LS197構(gòu)成八進(jìn)制計(jì)數(shù)器作為輸入信號源（即、接HIGH，CP

7、1連接連續(xù)脈沖，此時(shí)Q3、Q2、Q1就為八進(jìn)制計(jì)數(shù)器的輸出）。計(jì)數(shù)器正常工作后，將Q3、Q2、Q1分別作為S、A、B的值并按設(shè)計(jì)過程分別將其接入74LS138中的、。此時(shí)Y2、Y3、Y4、Y5接入的與非門的輸出即為X；Y3、Y4的與非門的輸出即為；Q3為實(shí)驗(yàn)內(nèi)容中的S；Q2為A；Q1為B。將它們接入示波器的通道接口進(jìn)行數(shù)據(jù)觀察并記錄波形。3、 實(shí)驗(yàn)數(shù)據(jù)及結(jié)果分析實(shí)驗(yàn)數(shù)據(jù)：實(shí)驗(yàn)內(nèi)容1：實(shí)際電路連線：實(shí)驗(yàn)波形：注：D0D3為CP、A、B、C，D8D15為。實(shí)驗(yàn)內(nèi)容2：實(shí)際電路連線：實(shí)驗(yàn)波形：注：D0D5分別為CP、A、B、Y。實(shí)驗(yàn)內(nèi)容3：實(shí)際電路連線：實(shí)驗(yàn)波形：注：D0D3分別為CP、B、A、S，

8、D9和D10分別為輸出X和進(jìn)/借位。實(shí)驗(yàn)內(nèi)容3實(shí)驗(yàn)波形的時(shí)序圖如下：結(jié)果分析及心得：1. 實(shí)驗(yàn)結(jié)果：除了少部分波形中間出現(xiàn)白線以外，與設(shè)計(jì)時(shí)所列的真值表及預(yù)期結(jié)果十分相符，符合實(shí)驗(yàn)內(nèi)容。2. 誤差分析：波形中出現(xiàn)的白線可能是示波器機(jī)器原因，也有可能是實(shí)驗(yàn)箱電路接觸不良。3. 波形與電路間的關(guān)系：實(shí)驗(yàn)內(nèi)容1：從波形圖中可以看到，CP連接連續(xù)脈沖之后作為時(shí)鐘輸入，故其波形圖就為連續(xù)脈沖的波形圖。而當(dāng)A、B、C以二進(jìn)制計(jì)數(shù)形式遞增時(shí)，數(shù)據(jù)D會(huì)隨時(shí)間依次從各個(gè)輸出端口反相后輸出，所以會(huì)在波形圖上出現(xiàn)階梯狀的輸出波形，其中每一個(gè)凹進(jìn)去的階梯狀波形即為D反相后的輸出。實(shí)驗(yàn)內(nèi)容2：CP連接連續(xù)脈沖之后作為時(shí)

9、鐘輸入，故其波形圖就為連續(xù)脈沖的波形圖。當(dāng)、以二進(jìn)制計(jì)數(shù)形式遞增時(shí)，Y的結(jié)果從A·B逐漸變?yōu)锳+B、。而Y中每一個(gè)邏輯函數(shù)式隨著A、B值的變化又有四種結(jié)果，反映在波形圖上即為每當(dāng)變化一次時(shí)，隨著A、B的值以二進(jìn)制計(jì)數(shù)形式變化，Y會(huì)依次產(chǎn)生對應(yīng)于該邏輯函數(shù)的四個(gè)結(jié)果。實(shí)驗(yàn)內(nèi)容3:CP連接連續(xù)脈沖之后作為時(shí)鐘輸入，故其波形圖就為連續(xù)脈沖的波形圖。當(dāng)S、A、B以二進(jìn)制計(jì)數(shù)的形式遞增時(shí)，當(dāng)S波形為0時(shí)X、的波形為A、B波形在四種不同值的組合下相加的輸出及進(jìn)位，當(dāng)S波形為1時(shí)X、為A、B波形在四種不同值的組合下A-B的輸出及借位。4. 總結(jié)組合邏輯電路的本質(zhì)與設(shè)計(jì)實(shí)現(xiàn)的方法：組合邏輯電路的本質(zhì)就是利用邏輯電路來實(shí)現(xiàn)需要的邏輯功能。設(shè)計(jì)實(shí)現(xiàn)的方法為1.先確定邏輯功能。2.根據(jù)邏輯功能即給定事件的因果關(guān)系列真值表。3.根據(jù)真值表列出邏輯函數(shù)式并化簡。4.根據(jù)邏輯函數(shù)式畫出邏輯圖并測試其邏輯功能。5.按照邏輯圖組裝電路。5.實(shí)驗(yàn)心得：1.MSI的意思是中規(guī)模集成電路。2.本次實(shí)驗(yàn)前進(jìn)行了比較全面的預(yù)習(xí)，因而做實(shí)驗(yàn)時(shí)效率比上一次高了