第6章組成原理

1、Computer System Organization and Architecture返回目錄第六章 總線 正如交通運(yùn)輸線是國(guó)民經(jīng)濟(jì)運(yùn)行的大動(dòng)脈，總線作為傳送信息的通道，在微機(jī)中起著至關(guān)重要的作用。眾所周知，在PC（Personal Computer 即個(gè)人計(jì)算機(jī)）的發(fā)展中，總線屢屢成為系統(tǒng)性能的瓶頸，這主要是CPU的更新?lián)Q代和應(yīng)用不斷擴(kuò)大所致?？偩€是微機(jī)系統(tǒng)中廣泛采用的一種技術(shù)。總線是一組信號(hào)線，是在多于2個(gè)模塊（子系統(tǒng)或設(shè)備）間相互通訊的通路，也是微處理器與外部硬件接口的核心。在現(xiàn)代微機(jī)中，總線的性能和結(jié)構(gòu)配置在很大程度上決定了整臺(tái)機(jī)器的性能。在學(xué)習(xí)微機(jī)組成原理時(shí)，總線技術(shù)也成為極其重

2、要的內(nèi)容，為此，本教材專門安排了本章介紹總線，討論總線的作用、工作原理以及它的通信控制等等。在這一章中，首先對(duì)總線作一個(gè)概述；接著介紹傳統(tǒng)的而目前仍被采用的PCI總線；然后對(duì)AGP總線作了相對(duì)簡(jiǎn)單的介紹，最后介紹了目前流行的總線標(biāo)準(zhǔn)PCIE。 Computer System Organization and Architecture返回目錄6.1 總線的基本概念 總線是微機(jī)系統(tǒng)中廣泛采用的一種技術(shù)。總線是一組信號(hào)線，是在多于2個(gè)模塊（子系統(tǒng)或設(shè)備）間相互通訊的通路，也是微處理器與外部硬件接口的核心?？偩€是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信

3、息，而多個(gè)部件可以同時(shí)從總線接收信息?？偩€實(shí)際上是由多個(gè)傳輸線或通路構(gòu)成，每條線可傳輸一位二進(jìn)制代碼，一串二進(jìn)制代碼可以在一段時(shí)間內(nèi)逐個(gè)傳輸完成。若干條傳輸線可以同時(shí)傳輸若干位二進(jìn)制代碼。因此總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。馮諾依曼計(jì)算機(jī)五大部件之間的互連方式有兩種： 分散式連接：各部件之間通過(guò)單獨(dú)的連線連接 總線式連接：各部件均連接到一組公共信息傳輸上 Computer System Organization and Architecture返回目錄早期的計(jì)算機(jī)大多數(shù)采用分散式連接方式，它是以運(yùn)算器為中心的結(jié)構(gòu)。內(nèi)部連線十分復(fù)雜，當(dāng)I/O與存儲(chǔ)器

4、交換信息時(shí)需要經(jīng)過(guò)運(yùn)算器，致使算器停止運(yùn)算，嚴(yán)重影響CPU的工作效率。圖6.1是以存儲(chǔ)器為中心的分散連接結(jié)構(gòu)，I/O與存儲(chǔ)器之間的信息交換可以不經(jīng)過(guò)運(yùn)算器，而且采用了中斷、DMA等技術(shù)，是CPU的工作效率得到了很大的提高，但無(wú)法解決I/O設(shè)備與主機(jī)之間連接的靈活性。 Computer System Organization and Architecture返回目錄自IBM PC問(wèn)世20余年來(lái)，隨著微處理器技術(shù)的飛速發(fā)展，使得PC的應(yīng)用領(lǐng)域不斷擴(kuò)大，隨之相應(yīng)的總線技術(shù)也得到不斷創(chuàng)新。由PC/XT到ISA、MCA、EISA、VESA再到PCI、AGP、IEEE1394、USB、PCIE總線等。究其

5、原因，是因?yàn)镃PU的處理能力迅速提升，但與其相連的外圍設(shè)備通道帶寬過(guò)窄且總落后于CPU的處理能力，這使得人們不得不改造總線，尤其是局部總線。于是采用總線連接的計(jì)算機(jī)結(jié)構(gòu)以CPU位中心。如圖6.2所示Computer System Organization and Architecture返回目錄6.2 總線的分類 一個(gè)單處理器系統(tǒng)中的總線，大致分為三類：(1)內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。(2)系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線。(3)I/O總線：中、低速I/O設(shè)備之間互相連接的總線。 可以從多種角度對(duì)總線進(jìn)行分類：按傳輸方式

6、分為并行傳輸總線和串行傳輸總線；在并行傳輸總線中，可按傳輸數(shù)據(jù)的寬度分為8位、16位、32位、64位等傳輸總線。按總線使用范圍可分為計(jì)算機(jī)總線、測(cè)控總線、網(wǎng)絡(luò)通信總線等。按信息傳送的方向，總線可分為單向總線和雙向總線。 Computer System Organization and Architecture返回目錄按傳送信息的類型分，總線可分為：數(shù)據(jù)總線(傳送數(shù)據(jù))、地址總線(傳送地址)和控制總線(傳送控制信號(hào))。當(dāng)然在總線中也可以有信號(hào)線復(fù)用的情況，如地址總線與數(shù)據(jù)總線復(fù)用、地址總線與控制總線復(fù)用等，在這些信號(hào)線中不同時(shí)間段傳送不同的信息。此外，總線中還應(yīng)有電源線和地線，有的總線還使用幾種

7、電壓。按照總線所處的物理位置分，可將其分成以下四種：(1)片內(nèi)總線：大規(guī)模或超大規(guī)模集成電路芯片內(nèi)部是相當(dāng)復(fù)雜的，其內(nèi)部功能塊之間采用總線相連。(2)模板內(nèi)部總線：一塊模板上各個(gè)芯片之間相連接的總線。(3)板間總線：構(gòu)成一個(gè)微機(jī)系統(tǒng)需要若干塊模板，它們之間通過(guò)總線相連。 Computer System Organization and Architecture返回目錄 模板與設(shè)備(指位于主機(jī)箱內(nèi)部的設(shè)備)之間、計(jì)算機(jī)與設(shè)備(指位于機(jī)箱外部的設(shè)備)之間以及計(jì)算機(jī)與計(jì)算機(jī)之間的總線。 占微機(jī)比例最大的臺(tái)式機(jī)(或者叫桌面機(jī))中都有一塊最重要的模板主板，它上面有微處理器、主存(條)、控制芯片組和對(duì)機(jī)器

8、結(jié)構(gòu)至關(guān)重要的一條或多條總線，這些總線用于主板內(nèi)部以及與其他模板的連接。通常將上述按物理位置分類的第二、第三類即主板上的總線以及主板與其他模板互連的總線稱為(微機(jī))內(nèi)部總線。與此相對(duì)應(yīng)，通常將處于第四種物理位置的總線稱為外部總線。這實(shí)際上是兼顧了計(jì)算機(jī)的傳統(tǒng)，因?yàn)榘凑諅鹘y(tǒng)，輸入設(shè)備和輸出設(shè)備統(tǒng)稱為外部設(shè)備。注意到現(xiàn)代微機(jī)中有些設(shè)備就位于機(jī)器內(nèi)部(例如內(nèi)置硬盤、內(nèi)置光盤驅(qū)動(dòng)器等)，因此，可將外部總線中與設(shè)備相連的總線劃出來(lái)，稱之為設(shè)備總線，這樣更確切些。 Computer System Organization and Architecture返回目錄隨著微機(jī)的發(fā)展，內(nèi)部總線發(fā)生著深刻的變化：由

9、最初的一條變?yōu)槎鄺l，功能由弱到強(qiáng)，傳輸速率由低到高，由依賴于處理器到與處理器無(wú)關(guān)，在現(xiàn)代微機(jī)中，內(nèi)部總線又可分為以下三類： 處理器總線：從處理器引出的總線，即直接與處理器相連的總線，其速度極快。 存儲(chǔ)器總線：存儲(chǔ)器控制器與存儲(chǔ)器相連的總線。在現(xiàn)代微機(jī)中，存儲(chǔ)器控制器一般位于控制芯片組的主橋(北橋或后來(lái)出現(xiàn)的存儲(chǔ)器控制器Hub)中。 局部總線：對(duì)局部總線的理解需要從它產(chǎn)生的背景說(shuō)起，而這又涉及到主流微機(jī)PC系列機(jī)內(nèi)部總線的發(fā)展史。 Computer System Organization and Architecture返回目錄6.2.1 系統(tǒng)總線 系統(tǒng)總線又稱內(nèi)總線或板級(jí)總線。因?yàn)樵摽偩€是用來(lái)

10、連接微機(jī)各功能部件而構(gòu)成一個(gè)完整微機(jī)系統(tǒng)的，所以稱之為系統(tǒng)總線。系統(tǒng)總線是微機(jī)系統(tǒng)中最重要的總線，人們平常所說(shuō)的微機(jī)總線就是指系統(tǒng)總線，如PC總線、AT總線（ISA總線）、PCI總線等。系統(tǒng)總線上傳送的信息包括數(shù)據(jù)信息、地址信息、控制信息，因此，系統(tǒng)總線包含有三種不同功能的總線，即數(shù)據(jù)總線DB（Data Bus）、地址總線AB（Address Bus）和控制總線CB（Control Bus）數(shù)據(jù)總線DB用于傳送數(shù)據(jù)信息。數(shù)據(jù)總線是雙向三態(tài)形式的總線，其位數(shù)與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)，它既可以把CPU的數(shù)據(jù)傳送到存儲(chǔ)器或IO接口等其它部件，也可以將其它部件的數(shù)據(jù)傳送到CPU。數(shù)據(jù)總線的位數(shù)是微型計(jì)

11、算機(jī)的一個(gè)重要指標(biāo)，通常與微處理的字長(zhǎng)相一致。需要指出的是，數(shù)據(jù)的含義是廣義的，它可以是真正的數(shù)據(jù)，也可以指令代碼或狀態(tài)信息，有時(shí)甚至是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。 Computer System Organization and Architecture返回目錄地址總線AB是專門用來(lái)傳送地址的，由于地址只能從CPU傳向外部存儲(chǔ)器或IO端口，所以地址總線總是單向三態(tài)的，這與數(shù)據(jù)總線不同。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小，比如8位微機(jī)的地址總線為16位，則其最大可尋址空間為21664KB，16位微型機(jī)的地址總線為20位，其可

12、尋址空間為2201MB。一般來(lái)說(shuō)，若地址總線為n位，則可尋址空間為2n字節(jié)?？刂瓶偩€CB用來(lái)傳送控制信號(hào)和時(shí)序信號(hào)?？刂菩盘?hào)中，有的是微處理器送往存儲(chǔ)器和IO接口電路的，如讀寫信號(hào)，片選信號(hào)、中斷響應(yīng)信號(hào)等；也有是其它部件反饋給CPU的，比如：中斷申請(qǐng)信號(hào)、復(fù)位信號(hào)、總線請(qǐng)求信號(hào)、設(shè)備就緒信號(hào)等。因此，控制總線的傳送方向由具體控制信號(hào)而定，一般是雙向的，控制總線的位數(shù)要根據(jù)系統(tǒng)的實(shí)際控制需要而定。實(shí)際上控制總線的具體情況主要取決于CPU。 Computer System Organization and Architecture返回目錄6.2.2 通信總線 通信總線主要用于計(jì)算機(jī)系統(tǒng)之間，或計(jì)

13、算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信）之間的通信。通信總線由于涉及到通信距離、傳輸速度、工作方式、外部工作環(huán)境等許多方面的因素，因此差別極大，種類也特別多，但按傳輸方式基本上可以分為并行傳輸和串行傳輸兩種。 Computer System Organization and Architecture返回目錄6.3 總線特性及性能指標(biāo)6.3.1 總線特性總線特性總線的物理特性指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等，如如圖6.3所示。CPU插件板M.M插件板I/O插件板Computer System Organization and Architectu

14、re返回目錄(1) 機(jī)械特性機(jī)械特性指總線在機(jī)械連接方式上的性能，如插頭與插座使用的標(biāo)準(zhǔn)（幾何尺寸、形狀、引腳個(gè)數(shù)及排列順序等）、接頭處的接觸性等。(2) 電氣特性電氣特性是指總線的每一根傳輸線上信號(hào)的傳遞方向和有效電平范圍。通常由CPU發(fā)出的信號(hào)稱為輸出信號(hào)，送入CPU的信號(hào)稱為輸入信號(hào)。數(shù)據(jù)總線屬于雙向傳輸線，一般定義為高電平有效。地址總線屬于單向傳輸線，一般定義為高電平有效。控制總線的每一條傳輸線都是單向的，但從總體上看有輸入，也有輸出，通常認(rèn)為是雙向傳輸。有的信號(hào)線定義為高電平有效，有的定義為低電平有效。Computer System Organization and Architec

15、ture返回目錄總線電平一般與TTL電平兼容。但特殊總線出外，如RS-232、422、485等。(3) 功能特性功能特性是指總線中每一條傳輸線的功能，如數(shù)據(jù)總線用來(lái)傳輸數(shù)據(jù)；地址總線用來(lái)指出地址號(hào)；控制總線用來(lái)發(fā)出控制信號(hào)，有CPU發(fā)出的信號(hào)，如存儲(chǔ)器讀/寫信號(hào)、I/O讀/寫信號(hào)，也有I/O向CPU發(fā)來(lái)的信號(hào)，如中斷請(qǐng)求、DMA請(qǐng)求等。(4) 時(shí)間特性時(shí)間特性是指任何一條傳輸線在什么時(shí)間內(nèi)有效?？偩€上的各種信號(hào)相互存在一種有效時(shí)序的關(guān)系，時(shí)間特性一般用信號(hào)的時(shí)序圖來(lái)描述。Computer System Organization and Architecture返回目錄6.3.2 總線性能指標(biāo)

16、總線性能指標(biāo)主要包括，如表6.1所示： 總線寬度：指數(shù)據(jù)總線的條數(shù)，用bit（位）表示。 標(biāo)準(zhǔn)傳輸率：指在總線上每秒能傳輸?shù)淖畲笞止?jié)量，用MB/s表示。例如總線工作頻率為33MHz，總線寬度為32位，則其最大傳輸速率為132MB/s。 時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異同步總線， 總線復(fù)用：通常數(shù)據(jù)總線與地址總線在物理上是分開的，數(shù)據(jù)總線傳輸數(shù)據(jù)信息，地址總線傳輸?shù)刂反a。為了提高總線效率，有的總線系統(tǒng)將數(shù)據(jù)總線與地址總線共用一組物理線路，總線在某一時(shí)刻傳輸?shù)刂反a，而在另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)，稱為總線的多路復(fù)用。Computer S

17、ystem Organization and Architecture返回目錄 信號(hào)線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線的信號(hào)線之和。 總線控制方式：包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。 其他指標(biāo)：如負(fù)載能力等Computer System Organization and Architecture返回目錄6.3.3 總線標(biāo)準(zhǔn) 在PC機(jī)上使用過(guò)的總線標(biāo)準(zhǔn)主要有：(1) ISA（Industrial Standard Architecture）由IBM公司推出，用于PC/XT機(jī)型的總線結(jié)構(gòu)?？偩€時(shí)鐘為8 MHz，早期數(shù)據(jù)線為8位，地址線20位，最大傳輸速率為8 MB/s。后期

18、數(shù)據(jù)線擴(kuò)充為16位，地址線擴(kuò)充為24位，最大傳輸速率為16 MB/s，后又稱為AT總線。ISA總線使用獨(dú)立于CPU的時(shí)鐘，有利于CPU性能的提高；ISA總線沒(méi)有支持總線仲裁的邏輯，不能支持多臺(tái)總線主控設(shè)備系統(tǒng)；ISA總線上的數(shù)據(jù)傳輸必須通過(guò)CPU或MDA接口來(lái)管理，降低了CPU的效率。(2) EISA（Extended Industrial Standard Architecture）對(duì)ISA擴(kuò)充后得到，與ISA兼容，并把總線控制權(quán)從CPU中分離出來(lái)，是一種智能化的總線，能支持多總線主控和突發(fā)式的傳輸?？偩€時(shí)鐘為8 MHz，數(shù)據(jù)線為32位，地址線32位，最大傳輸速率為33 MB/s。 Comp

19、uter System Organization and Architecture返回目錄(3) VL-BUS是由VESA（Video Electronic Standard Association）提出的局部總線標(biāo)準(zhǔn)。局部總線是指在系統(tǒng)外，為兩個(gè)以上模塊提供的高速傳輸信息通道。VL-BUS總線由CPU總線演化而來(lái)，時(shí)鐘頻率33MHz，數(shù)據(jù)線為32位。配有局部總線控制器，通過(guò)局部總線控制器的判斷，將高速I/O直接掛在CPU總線上，實(shí)現(xiàn)CPU與高速外設(shè)之間的高速數(shù)據(jù)交換。(4) PCI（Peripheral Component Interconnect）是由Inter公司提供的標(biāo)準(zhǔn)總線。它與CP

20、U時(shí)鐘無(wú)關(guān)，采用33MHz總線時(shí)鐘，數(shù)據(jù)位為32位，可擴(kuò)充到64位，數(shù)據(jù)傳輸率達(dá)133246MB/s。具有很強(qiáng)的兼容性，與ISA、EISA總線兼容，支持無(wú)限讀寫突發(fā)方式，比直接使用CPU總線的局部總線快，可視為CPU與外部設(shè)備之間的一個(gè)中間層，通過(guò)PCI橋（PCI控制器）與外設(shè)連接。PCI控制器有多級(jí)緩沖，可將一批數(shù)據(jù)快速寫入緩沖器中。 Computer System Organization and Architecture返回目錄(5)AGP總線(Accelerated Graphics Port) 即加速圖形端口，是為提高視頻帶寬而設(shè)計(jì)的一種總線規(guī)范。AGP是近兩年才發(fā)展起來(lái)的技術(shù),目前

21、在臺(tái)式電腦中應(yīng)用比較廣泛，在筆記本電腦中的應(yīng)用還比較少，除聯(lián)想昭陽(yáng)外，東芝、Compaq、方正頤和等也采用了這種總線技術(shù)。AGP繼PCI之后，成為現(xiàn)代微機(jī)必備的總線。(6)USB總線：USB支持即插即用和熱插拔，不需要中斷設(shè)置、DMA通道和I/O設(shè)置，用戶可以把USB外設(shè)接到支持USB的PC上，計(jì)算機(jī)系統(tǒng)會(huì)動(dòng)態(tài)地檢測(cè)外設(shè)的插拔，并加載驅(qū)動(dòng)程序，而不用重新啟動(dòng)操作系統(tǒng)以及更改IRQ、DMA以及I/O地址。 任何 USB 系統(tǒng)只有一個(gè)主控端。主計(jì)算機(jī)系統(tǒng)上的 USB 接口是主控制器，或 USB 主控端。主控制器的實(shí)現(xiàn)可以是硬件、固件或軟件的組合。它初始化所有數(shù)據(jù)傳輸，因而所連接的外設(shè)可以通過(guò)一個(gè)由

22、主控端安排、基于令牌的協(xié)議來(lái)共享 USB 帶寬。總線支持熱插拔外設(shè)，用戶可以在主控端和其它外設(shè)處于工作狀態(tài)時(shí)插入、配置、使用和拔下外設(shè)。USB 2.0 支持三種總線傳輸速度：高速 480 Mbps、全速 12 Mbps 和低速 1.5 Mbps。 Computer System Organization and Architecture返回目錄(7)NGIO總線Next Generation Input/Output）總線是Intel公司推出的下一代I/O總線結(jié)構(gòu)。與其它總線結(jié)構(gòu)有所區(qū)別，NGIO總線結(jié)構(gòu)采用的是與傳統(tǒng)共享總線不同的交換機(jī)制和系統(tǒng)主芯片連接的對(duì)等PCI總線。這種總線結(jié)構(gòu)的出現(xiàn)可

23、以說(shuō)徹底改變了CPU傳輸數(shù)據(jù)的方式，在CPU和外部設(shè)備之間不進(jìn)行同步數(shù)據(jù)傳輸，而是將信息打成數(shù)據(jù)包在目標(biāo)通道適配器和主通道適配器間發(fā)送。這種異步通訊可以將CPU從相對(duì)速度較慢的外圍設(shè)備數(shù)據(jù)的處理等待中解放出來(lái)，而這在多處理器系統(tǒng)中尤為重要。因?yàn)樵诙嗵幚砥飨到y(tǒng)中，各CPU間要為使用較慢的外圍總線而展開競(jìng)爭(zhēng)，而NGIO則有一個(gè)多級(jí)交換器，它一端連接2個(gè)目標(biāo)通道適配器和PCI控制器，PCI總線另一端連接主通道適配器，通過(guò)主通道適配器連接芯片組，芯片組再連接CPU和內(nèi)存。NGIO有4條連線，2條用于輸入，2條用于輸出Computer System Organization and Architectu

24、re返回目錄，數(shù)據(jù)傳輸率為2.5GB/s。NGIO在工作時(shí)，將處理器與I/O分離，這使得處理器在每次出現(xiàn)新的數(shù)據(jù)處理請(qǐng)求時(shí)不必停下來(lái)，而由連接到服務(wù)器內(nèi)存上的I/O引擎與外設(shè)進(jìn)行通信。此外，NGIO還可以創(chuàng)建多條I/O通道，允許通道上的信號(hào)類型變化，其交換器集合采用允許數(shù)據(jù)選擇多條路徑的交換結(jié)構(gòu)（Switched Fabric）方式。這些變化使NGIO具有了更好的性能、可靠性和可伸縮性。由于NGIO具有多條不與處理器直接連接的通道，因此還可以對(duì)可靠性進(jìn)行其他的一些改進(jìn)。 (8) MCA總線 （Micro Channel Architecture即微通道總線結(jié)構(gòu)）是IBM公司專為其PS/2系統(tǒng)（

25、使用各種Intel處理器芯片的個(gè)人計(jì)算機(jī)系統(tǒng)）開發(fā)的總線結(jié)構(gòu)。該總線的總線寬度是32位，最高總線頻率為10MHz。雖然MCA總線的速度比ISA和EISA快，但是IBM對(duì)MCA總線執(zhí)行的是使用許可證制度，因此MCA總線沒(méi)有象ISA、EISA總線一樣得到有效推廣。Computer System Organization and Architecture返回目錄(9)Alpha EV6總線：為消除現(xiàn)有總線的瓶頸，AMD（American Micro Devices即美國(guó)微設(shè)備公司）Athlon（是AMD公司在1999年末推出的新一代64位處理器系統(tǒng)）系統(tǒng)要求總線結(jié)構(gòu)在設(shè)計(jì)上力求為新一代x86平臺(tái)提供

26、前所未有的數(shù)據(jù)傳輸帶寬，以確保運(yùn)行于多路處理器服務(wù)的企業(yè)級(jí)商業(yè)應(yīng)用軟件可以更順暢地運(yùn)行。為此，AMD公司在其最先推出的一款A(yù)thlon處理器上使用了一個(gè)200MBs的系統(tǒng)總線，即Alpha EV6總線，其帶寬較目前Intel P4總線結(jié)構(gòu)大1倍。如果使用更高時(shí)鐘頻率的AMD Athlon處理器，這個(gè)系統(tǒng)總線的頻率還可以相應(yīng)提高，以支持更大的數(shù)據(jù)帶寬，滿足更大、更強(qiáng)勁的系統(tǒng)配置的需要。 (10)Future I/O總線 ：Future I/O（將來(lái)的輸入輸出總線）總線結(jié)構(gòu)是與NGIO相競(jìng)爭(zhēng)的另一種總線，目前仍處在IBM、Compaq、HP等公司的研制開發(fā)中，據(jù)稱其數(shù)據(jù)傳輸率可達(dá)10GB/s。 C

27、omputer System Organization and Architecture返回目錄6.3.4 總線的主要性能指標(biāo) 總線的性能指標(biāo)有多個(gè)方面，下面五條是容易理解的，也是比較重要的，其中第三條是最重要的。 1.總線寬度:總線中數(shù)據(jù)總線的數(shù)量，用Bit(位)表示，總線寬度有8位、16位、32位和64位之分。顯然，總線的數(shù)據(jù)傳輸量與總線寬度成正比。2.總線時(shí)鐘:總線中各種信號(hào)的定時(shí)基準(zhǔn)。一般來(lái)說(shuō)，總線時(shí)鐘頻率越高，其單位時(shí)間內(nèi)數(shù)據(jù)傳輸量越大，但不完全是比例關(guān)系。3.最大數(shù)據(jù)傳輸速率:在總線中每秒鐘傳輸?shù)淖畲笞止?jié)量，用MBs表示，即每秒多少兆字節(jié)。在現(xiàn)代微機(jī)中，一般可做到一個(gè)總線時(shí)鐘周期完

28、成一次數(shù)據(jù)傳輸，因此總線的最大數(shù)據(jù)傳輸速率為總線寬度除以8(每次傳輸?shù)淖止?jié)數(shù))再乘以總線時(shí)鐘頻率。例如，PCI總線的寬度為32位，總線時(shí)鐘頻率為33 MHz，則最大數(shù)據(jù)傳輸速率為132 MBs。但有些總線采用了一些新技術(shù)(如在時(shí)鐘脈沖的上升沿和下降沿都傳送數(shù)據(jù)等)，使最大數(shù)據(jù)傳輸速率比上面的計(jì)算結(jié)果高。 Computer System Organization and Architecture返回目錄總線是用來(lái)傳輸數(shù)據(jù)信息的，所采取的各項(xiàng)提高性能的措施最終都要反映在傳輸速率上，所以在諸多的指標(biāo)中最大數(shù)據(jù)傳輸速率是最重要的。最大數(shù)據(jù)傳輸速率有時(shí)被說(shuō)成帶寬(Bandwidth)。 4.信號(hào)線數(shù)總線

29、中信號(hào)線的總數(shù)，包括數(shù)據(jù)總線、地址總線和控制總線。信號(hào)線數(shù)與性能不成正比，但反映了總線的復(fù)雜程度。 5.負(fù)載能力總線中信號(hào)線帶負(fù)載的能力。該能力強(qiáng)表明可接的總線板卡可多一些。不同的板卡對(duì)總線的負(fù)載是不一樣的，所接板卡負(fù)載的總和不應(yīng)超過(guò)總線的最大負(fù)載能力。Computer System Organization and Architecture返回目錄6.4 總線結(jié)構(gòu)的連接方式 總線通常分為單總線和多總線兩種。6.4.1 單總線結(jié)構(gòu)單總線結(jié)構(gòu)在微型計(jì)算機(jī)系統(tǒng)中，如果只使用一條單一的系統(tǒng)總線來(lái)連接中央處理器、內(nèi)存和輸入輸出設(shè)備，則這樣的系統(tǒng)稱為單總線結(jié)構(gòu)。圖6.4為單總線結(jié)構(gòu)示意圖，它將CPU、主

30、存、I/O設(shè)備（提供I/O接口）都掛在一組總線上，允許I/O之間、I/O與主存之間直接交換信息。要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。 Computer System Organization and Architecture返回目錄單總線結(jié)構(gòu)的系統(tǒng)的優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，總線控制也較簡(jiǎn)單，系統(tǒng)易于擴(kuò)充，但容易形成計(jì)算機(jī)系統(tǒng)的瓶頸。如果要增加外部設(shè)備，只要通過(guò)接口把外設(shè)接到總線上即可。但是，所有的數(shù)據(jù)傳送都必須通過(guò)這條惟一的總線實(shí)現(xiàn)，因此數(shù)據(jù)流量受到很大的限制。它只適合于信息流量相對(duì)較小的計(jì)算機(jī)系統(tǒng)。6.4

31、.2 雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)圖6.5為雙總線結(jié)構(gòu)示意圖。雙總線結(jié)構(gòu)是把速度較低的I/O設(shè)備從單總線上分離出來(lái)，形成主存總線與I/O總線分開的結(jié)構(gòu)。，圖中的“通道”是一個(gè)具有特殊功能的處理器，CPU將一部分功能下放給“通道”，使其對(duì)I/O設(shè)備具有一定的管理功能，以完成外部設(shè)備與主存之間的數(shù)據(jù)傳送。Computer System Organization and Architecture返回目錄在單總線結(jié)構(gòu)中，由于只有一條總線存在，因此在某一固定時(shí)間只能允許一對(duì)部件實(shí)現(xiàn)數(shù)據(jù)的傳送，所有總線只能以分時(shí)方式進(jìn)行工作。這就是為什么它的吞吐量受到嚴(yán)重限制的原因。雙總線結(jié)構(gòu)既保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)

32、點(diǎn)，又通過(guò)中央處理器和內(nèi)存儲(chǔ)器之間的高速總線緩解原來(lái)的單總線的負(fù)擔(dān)，而且，由于中央處理器和內(nèi)存儲(chǔ)器之間是高速的存儲(chǔ)總線，使它們之間信息傳輸?shù)男室仍瓉?lái)的單總線更高。同時(shí)還使主存通過(guò)直接存儲(chǔ)器訪問(wèn)（DMA），而不必經(jīng)過(guò)中央處理器來(lái)進(jìn)行信息的交互，這也有益于減輕中央處理器的負(fù)擔(dān)，提高整個(gè)系統(tǒng)的吞吐率。如將速度不同的I/O設(shè)備進(jìn)行分類，然后將它們分別連接在不同的通道上，以提高計(jì)算機(jī)的性能，由此發(fā)展成多總線結(jié)構(gòu)。Computer System Organization and Architecture返回目錄6.4.3 三總線結(jié)構(gòu)三總線結(jié)構(gòu)三總線結(jié)構(gòu)是在雙總線結(jié)構(gòu)的基礎(chǔ)上再增加一條輸入/輸出總線而成

33、的，如圖6.6所示。三總線結(jié)構(gòu)通過(guò)存儲(chǔ)總線來(lái)提高中央處理器和主存儲(chǔ)器之間信息傳輸?shù)男?，又通過(guò)輸入/輸出通道，即專門掌管輸入/輸出工作的輸入/輸出處理器，就使輸入/輸出速度較慢這一困擾計(jì)算機(jī)系統(tǒng)效率的瓶頸問(wèn)題部分地得到解決。當(dāng)然，這是以增加硬件、增加經(jīng)費(fèi)投入為代價(jià)的。三總線結(jié)構(gòu)通常在微型機(jī)系統(tǒng)上不采用，而多用于大中型計(jì)算機(jī)系統(tǒng)中。Computer System Organization and Architecture返回目錄在三總線結(jié)構(gòu)中，外設(shè)與存儲(chǔ)器間直接交換數(shù)據(jù)而不經(jīng)過(guò)CPU，從而減輕了CPU對(duì)數(shù)據(jù)輸入輸出的控制，而“通道”方式進(jìn)一步提高了CPU的效率。通道實(shí)際上是一臺(tái)具有特殊功能的處理

34、器，又稱為IOP(I/O處理器),它分擔(dān)了一部分CPU的功能，以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送。顯然，由于增加了IOP，使整個(gè)系統(tǒng)的效率大大提高。然而這是以增加更多的硬件代價(jià)換來(lái)的。Computer System Organization and Architecture返回目錄6.5 總線仲裁由于多個(gè)模塊(或部件)連接到一條共用總線上，必須對(duì)每個(gè)發(fā)送的信息規(guī)定其信息類型和接收信息的部件，協(xié)調(diào)信息的傳送;必須經(jīng)過(guò)選擇判優(yōu)，避免多個(gè)部件同時(shí)發(fā)送信息的矛盾。還需要對(duì)信息的傳送定時(shí)防止信息的丟失。這就需要設(shè)置總線控制線路?？偩€控制線路包括總線判優(yōu)或仲裁邏輯、驅(qū)動(dòng)器和中斷邏輯等。6.5

35、.1 總線判優(yōu)控制總線判優(yōu)控制由于存在多個(gè)設(shè)備或部件同時(shí)申請(qǐng)對(duì)總線的使用權(quán)，為保證在同一時(shí)間內(nèi)只能有一個(gè)申請(qǐng)者使用總線，需要設(shè)置總線判優(yōu)控制機(jī)構(gòu)。總線判優(yōu)機(jī)構(gòu)按照申請(qǐng)者的優(yōu)先權(quán)選擇可以控制總線的設(shè)備或部件?？梢钥刂瓶偩€并啟動(dòng)數(shù)據(jù)傳送的任何設(shè)備稱為主控器或主設(shè)備；能夠響應(yīng)總線主控器發(fā)出的總線命令的任何設(shè)備稱為受控器或從設(shè)備。通常CPU為主設(shè)備，存儲(chǔ)器為從設(shè)備，I/O設(shè)備可以為主設(shè)備或從設(shè)備。 Computer System Organization and Architecture返回目錄（1）主設(shè)備：指對(duì)總線擁有控制權(quán)的設(shè)備，顯然主設(shè)備具備總線控制能力。（2）從設(shè)備：指對(duì)總線不具備控制能力的設(shè)

36、備，它只能相應(yīng)主設(shè)備發(fā)來(lái)的命令，不能主動(dòng)向總線發(fā)出命令或數(shù)據(jù)。當(dāng)系統(tǒng)擁有多個(gè)主設(shè)備時(shí)，有可能出現(xiàn)多個(gè)主設(shè)備同時(shí)需要使用總線的情況，即出現(xiàn)總線使用權(quán)的爭(zhēng)用問(wèn)題。總線仲裁是指總線控制器根據(jù)一定的優(yōu)先順序，確定能夠使用總線的主設(shè)備?？偩€判優(yōu)控制按其仲裁控制機(jī)構(gòu)的設(shè)置可分為集中式控制和分布式控制兩種?？偩€控制邏輯基本上集中于一個(gè)設(shè)備(如CPU)時(shí)，稱為集中式控制；而總線控制邏輯分散在連接總線的各個(gè)部件或設(shè)備中時(shí)，稱為分布式總線控制。 常用的優(yōu)先權(quán)仲裁方式為串行鏈接萬(wàn)式。其基本原理與下一章介紹的中斷判優(yōu)相似?？偩€控制器使用三根控制線與所有部件相連，它們是“總線請(qǐng)求”、“總線可用”、“總線忙”線。與Com

37、puter System Organization and Architecture返回目錄總線相連的所有部件經(jīng)公共的“總線請(qǐng)求”線發(fā)出申請(qǐng)。只有在“總線可用”信號(hào)末建立時(shí)，“總線請(qǐng)求”才能被總線控制器響應(yīng)，并送出“總線可用”回答信號(hào)，串行地通過(guò)每個(gè)部件。如果某個(gè)部件接收到“總線可用”信號(hào)，但沒(méi)有“總線請(qǐng)求”，則將該信號(hào)傳給下一個(gè)部件，否則，停止傳送。該部件建立“總線忙”信號(hào)。去除“總線請(qǐng)求”之后，即可進(jìn)行數(shù)據(jù)的傳送。“總線忙”信號(hào)維持“總線可用”信號(hào)?！翱偩€忙”在數(shù)據(jù)傳送完后撤消，“總線可用”信號(hào)也隨之去除。可以看出，其優(yōu)先次序是由“總線可用”線所接部件的位置決定的，離總線控制器越近的部件其

38、優(yōu)先權(quán)越高。 集中控制有三種優(yōu)先仲裁方式，有三種： Computer System Organization and Architecture返回目錄(1) 鏈?zhǔn)讲樵儺?dāng)某個(gè)主設(shè)備需要使用總線時(shí)，通過(guò)BR發(fā)出請(qǐng)求，總線控制器通過(guò)BG響應(yīng)，BG采用串聯(lián)方式傳遞，即BG傳到某個(gè)設(shè)備時(shí)，若該設(shè)備無(wú)總線請(qǐng)求，則允許BG信號(hào)往下傳，若該設(shè)備請(qǐng)求總線使用權(quán)，則封鎖BG信號(hào)，不再往下傳，從而獲得總線使用權(quán)（同時(shí)使BS有效）。如圖6.7所示。特點(diǎn)：控制方法簡(jiǎn)單，易于擴(kuò)充；對(duì)電路故障敏感；主設(shè)備的優(yōu)先級(jí)別由BG的連接順序決定，不能改變。Computer System Organization and Archit

39、ecture返回目錄(2) 計(jì)數(shù)器定時(shí)查詢總線控制器接到由BR送來(lái)的請(qǐng)求后，在總線未被使用（BS無(wú)效）的情況下，使計(jì)數(shù)器開始計(jì)數(shù)，并把計(jì)數(shù)值作為地址信息發(fā)給各主設(shè)備，當(dāng)某個(gè)有求的設(shè)備地址與該計(jì)數(shù)值相同時(shí)，便獲得總線控制權(quán)，并將BS置為有效，總線控制器停止計(jì)數(shù)。如圖6.8所示：圖6.8計(jì)數(shù)器定時(shí)查詢方式特點(diǎn)：計(jì)數(shù)器是循環(huán)的，故主設(shè)備的優(yōu)先級(jí)相等；計(jì)數(shù)器可以預(yù)置為某個(gè)值，故可以改變主設(shè)備的優(yōu)先順序；對(duì)電路故障不如鏈?zhǔn)讲樵兠舾?，但需要增加主控制線（設(shè)備地址）數(shù)。Computer System Organization and Architecture返回目錄(3) 獨(dú)立請(qǐng)求方式每個(gè)主設(shè)備均有一對(duì)獨(dú)立

40、的BRi和BGi控制線，在總線控制器內(nèi)部有一個(gè)排隊(duì)電路，根據(jù)優(yōu)先次序確定響應(yīng)哪一個(gè)設(shè)備。如圖6.9所示：圖6.9 獨(dú)立請(qǐng)求方式特點(diǎn)：響應(yīng)速度快，優(yōu)先次序控制靈活；控制線數(shù)量多，總線控制復(fù)雜。 Computer System Organization and Architecture返回目錄6.5.2 總線通信控制總線傳輸周期的四個(gè)階段：申請(qǐng)分配階段：主設(shè)備申請(qǐng)總線使用權(quán)；尋址階段：發(fā)出欲訪問(wèn)從設(shè)備的地址信號(hào)及相關(guān)命令；傳輸階段：與從設(shè)備交換數(shù)據(jù)結(jié)束階段：撤銷總線信號(hào)，讓出總線使用權(quán)。1.同步通信通信雙方由統(tǒng)一時(shí)鐘控制數(shù)據(jù)傳送, 在同步方式下，通信雙方由統(tǒng)一的時(shí)鐘控制數(shù)據(jù)的傳送，時(shí)鐘通常是由CP

41、U發(fā)出的，并送到總線上的所有部件。經(jīng)過(guò)一段固定時(shí)間，本次總線傳送周期結(jié)束，開始下一個(gè)新的總線傳送周期。同步通信的時(shí)序圖如圖6.10所示。 Computer System Organization and Architecture返回目錄特點(diǎn)：規(guī)定明確、統(tǒng)一，模塊間的配合簡(jiǎn)單一致。但主從模塊配合屬?gòu)?qiáng)制性“同步”，必須在限定時(shí)間內(nèi)完成規(guī)定的要求。并且對(duì)所有模塊都用同一時(shí)鐘，這就勢(shì)必造成對(duì)各不相同速度的部件而言，須按最慢速度部件來(lái)設(shè)計(jì)公共時(shí)鐘，嚴(yán)重影響總線的工作效率，也給設(shè)計(jì)帶來(lái)了局限性，缺乏靈活性。一般用于總線長(zhǎng)度較短，各部件存取時(shí)間比較一致的場(chǎng)合。 (a) 同步式數(shù)據(jù)輸入傳輸 (b)同步式數(shù)據(jù)輸

42、出傳輸 Computer System Organization and Architecture返回目錄2.異步通信利用數(shù)據(jù)發(fā)送部件和接收部件之間的相互“握手”信號(hào)來(lái)實(shí)現(xiàn)總線數(shù)據(jù)傳送的方式稱作異步通信方式。在異步通信方式下。發(fā)送部件將數(shù)據(jù)放到總線上后，經(jīng)過(guò)一定的時(shí)間延遲后，在控制線上發(fā)出“數(shù)據(jù)準(zhǔn)備好”信號(hào)。而接收部件則應(yīng)發(fā)“數(shù)據(jù)接收”信號(hào)來(lái)響應(yīng)、送此信號(hào)到發(fā)送部件，并接收數(shù)據(jù)。發(fā)送部件收到這個(gè)響應(yīng)信號(hào)后。去除原數(shù)據(jù)，至此結(jié)束本次傳送。異步通信方式便于實(shí)現(xiàn)不同速度部件之間的數(shù)據(jù)傳送。異步通信允許各模塊速度的不一致性，它沒(méi)有公共的時(shí)鐘標(biāo)準(zhǔn)，不要求所有部件嚴(yán)格的統(tǒng)一動(dòng)作時(shí)間，而是采用應(yīng)答方式，即當(dāng)

43、主模塊發(fā)出請(qǐng)求信號(hào)時(shí)，一直等待從模塊反饋回來(lái)“響應(yīng)”信號(hào)后，才開始通信。異步通信方式可分為不互鎖、半互鎖和全互鎖三種類型，如圖6.11所示。 Computer System Organization and Architecture返回目錄不互鎖方式主模塊發(fā)出請(qǐng)求信號(hào)后，不等待接到從模塊的回答信號(hào)，而是經(jīng)過(guò)一段時(shí)間，確認(rèn)從模塊已收到請(qǐng)求信號(hào)后，便撤消其請(qǐng)求信號(hào)；從設(shè)備接到請(qǐng)求信號(hào)后，在條件允許時(shí)發(fā)出回答信號(hào)，并且經(jīng)過(guò)一段時(shí)間，確認(rèn)主設(shè)備已收到回答信號(hào)后，自動(dòng)撤消回答信號(hào)。半互鎖方式主模塊發(fā)出請(qǐng)求信號(hào)，待從模塊回答后再撤其請(qǐng)求信號(hào)；從模塊發(fā)出回答信號(hào)，待主模塊獲知后，再撤消其回答信號(hào)。全互鎖方式

44、主模塊發(fā)出請(qǐng)求信號(hào)，待從模塊回答后再撤其請(qǐng)求信號(hào)；從模塊發(fā)出回答信號(hào)，待主模塊獲知后，再撤消其回答信號(hào)。Computer System Organization and Architecture返回目錄3.半同步通信在同步通信機(jī)制中引入異步通信的特性，以允許不同速度的設(shè)備和諧工作。以讀命令為例，若主設(shè)備在T1發(fā)出地址信號(hào)，T2發(fā)出讀命令后，若從設(shè)備無(wú)法在T3時(shí)刻提供數(shù)據(jù)，則必須在進(jìn)入T3時(shí)刻前通知主設(shè)備，使主設(shè)備進(jìn)入等待狀態(tài)，如從設(shè)備可使WAIT信號(hào)有效，主設(shè)備在進(jìn)入T3前檢測(cè)到WAIT有效后插入等待周期，直到WAIT無(wú)效為止。如圖6.12所示： Computer System Organiz

45、ation and Architecture返回目錄4.分離式通信（1）典型讀操作的動(dòng)作分析主模塊發(fā)出地址信息和讀命令；從模塊接收命令并準(zhǔn)備數(shù)據(jù)；從模塊將數(shù)據(jù)送至數(shù)據(jù)總線；其中的動(dòng)作不需要總線，但系統(tǒng)總線一直處在等待狀態(tài)。（2）分離式通信為了充分挖掘系統(tǒng)總線每一瞬間的潛力，可將一個(gè)傳輸周期（或總線周期）分解為兩個(gè)子周期，第一個(gè)周期主模塊A將地址信息和讀命令信息經(jīng)系統(tǒng)總線傳給從模塊B后立即釋放總線使用權(quán)；模塊B準(zhǔn)備好數(shù)據(jù)后申請(qǐng)總線使用權(quán)，一旦獲準(zhǔn)后即通過(guò)總線將數(shù)據(jù)傳輸給主模塊A。顯然兩個(gè)子周期中只有單方向的信息流，而且A、B兩個(gè)模塊均成為主模塊。Computer System Organizat

46、ion and Architecture返回目錄（3）特點(diǎn)各模塊使用總線必須經(jīng)過(guò)申請(qǐng)；得到總線使用權(quán)后應(yīng)在限定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔ⅲ覠o(wú)須等待對(duì)方回答；發(fā)送/介紹模塊在數(shù)據(jù)準(zhǔn)備期間不占有總線；總線在占用期間均在有效工作，不存在空閑等待時(shí)間。分離式通信技術(shù)復(fù)雜，一般僅用于大型計(jì)算機(jī)系統(tǒng)。 Computer System Organization and Architecture返回目錄6.6 計(jì)算機(jī)中的總線微機(jī)中總線一般有內(nèi)部總線、系統(tǒng)總線和外部總線。內(nèi)部總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級(jí)的互連；而系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互連；外部總線

47、則是微機(jī)和外部設(shè)備之間的總線，微機(jī)作為一種設(shè)備，通過(guò)該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，它用于設(shè)備一級(jí)的互連。隨著集成電路集成度的提高，一塊板上可安裝多個(gè)模塊。各模塊之間傳送信息的通路稱為總線。為便于不同廠家生產(chǎn)的模塊能靈活地構(gòu)成系統(tǒng)，出現(xiàn)了總線標(biāo)準(zhǔn)。一般情況下總線有兩類標(biāo)準(zhǔn)，即正式公布的標(biāo)準(zhǔn)和實(shí)際存在的工業(yè)標(biāo)準(zhǔn)。正式公布的標(biāo)準(zhǔn)由IEEE(電氣電子工程師學(xué)會(huì))或CCITT(國(guó)際電報(bào)電話咨詢委員會(huì))等國(guó)際組織正式確定和承認(rèn)，并有嚴(yán)格的定義。Computer System Organization and Architecture返回目錄6.6.1 系統(tǒng)總線系統(tǒng)總線系統(tǒng)總線又稱內(nèi)總線或板級(jí)總線。因

48、為該總線是用來(lái)連接微機(jī)各功能部件而構(gòu)成一個(gè)完整微機(jī)系統(tǒng)的，所以稱之為系統(tǒng)總線。系統(tǒng)總線是微機(jī)系統(tǒng)中最重要的總線，人們平常所說(shuō)的微機(jī)總線就是指系統(tǒng)總線，如ISA總線、AGP總線、PCI總線、PCIE總線等。因?yàn)镮SA總線已經(jīng)被淘汰，下面不再做介紹。1. PCI總線從1992年創(chuàng)立規(guī)范到如今，PCI總線已成為了計(jì)算機(jī)的一種標(biāo)準(zhǔn)總線。由PCI總線構(gòu)成的標(biāo)準(zhǔn)系統(tǒng)結(jié)構(gòu)如圖6.13所示。PCI總線取代了早先的ISA總線。當(dāng)然與在PCI總線后面出現(xiàn)專門用于顯卡的AGP總線，與現(xiàn)在PCI Express總線，但是PCI能從1992用到現(xiàn)在，說(shuō)明他有許多優(yōu)點(diǎn)，比如即插即用(Plug and Play)、中斷共享

49、等。在這里我們對(duì)PCI總線做一個(gè)深入的介紹。Computer System Organization and Architecture返回目錄（1）PCI總線簡(jiǎn)介從數(shù)據(jù)寬度上看，PCI總線有32bit、64bit之分；從總線速度上分，有33MHz、66MHz兩種。目前流行的是32bit 、33MHz，而64bit系統(tǒng)正在普及中。改良的PCI系統(tǒng)，PCI-X，最高可以達(dá)到64bit、133MHz，這樣就可以得到超過(guò)1GB/s的數(shù)據(jù)傳輸速率。如果沒(méi)有特殊說(shuō)明，以下的討論以32bit、33MHz為例。PCI總線的地址總線與數(shù)據(jù)總線是分時(shí)復(fù)用的。這樣做的好處是，一方面可以節(jié)省接插件的管腳數(shù)，另一方面便

50、于實(shí)現(xiàn)突發(fā)數(shù)據(jù)傳輸。在做數(shù)據(jù)傳輸時(shí)，由一個(gè)PCI設(shè)備做發(fā)起者(主控，Initiator或Master)，而另一個(gè)PCI設(shè)備做目標(biāo)(從設(shè)備，Target或Slave)。總線上的所有時(shí)序的產(chǎn)生與控制，都由Master來(lái)發(fā)起。PCI總線在同一時(shí)刻只能供一對(duì)設(shè)備完成傳輸，這就要求有一個(gè)仲裁機(jī)構(gòu)(Arbiter)，來(lái)決定在誰(shuí)有權(quán)力拿到總線的主控權(quán)。 Computer System Organization and Architecture返回目錄PCI總線有諸多特點(diǎn)，下面列舉其中一些為初學(xué)者所容易理解和接受的特點(diǎn)。數(shù)據(jù)傳輸率高：PCI的數(shù)據(jù)總線寬度為32位，可擴(kuò)充到64位。它以33 MHz的時(shí)鐘頻率操作

51、。因此，若采用32位數(shù)據(jù)總線，數(shù)據(jù)傳送速率可達(dá)132 MBs；而采用64位寬度，則最高傳輸速率可達(dá)264 MB/s。 Computer System Organization and Architecture返回目錄支持猝發(fā)傳輸(Burst Transmission)：通常的數(shù)據(jù)傳輸是先輸出地址后進(jìn)行數(shù)據(jù)操作，即使所要傳輸數(shù)據(jù)的地址是連續(xù)的，每次也要有輸出和建立地址的階段。而PCl支持猝發(fā)數(shù)據(jù)傳輸周期，該周期在一個(gè)地址相位(phase)后可跟若干個(gè)數(shù)據(jù)相位。這意味著傳輸從某一個(gè)地址開始后，可以連續(xù)對(duì)數(shù)據(jù)進(jìn)行操作，而每次的操作數(shù)地址是自動(dòng)加l形成的。顯然，這減少了無(wú)謂的地址操作，加快了傳輸速度。

52、這種傳輸方式對(duì)使用高性能圖形設(shè)備尤為重要。支持多主控器：在同一條PCI總線上可以有多個(gè)總線主控器(主設(shè)備)，各個(gè)主控器通過(guò)總線仲裁競(jìng)爭(zhēng)總線控制權(quán)。相比之下，在ISA總線系統(tǒng)中，DMA控制器和CPU對(duì)總線的爭(zhēng)用是不平等的，DMA控制器是采用“周期竊取”方法“盜用”總線，或者說(shuō)“非法”使用總線。而PCI總線專門設(shè)有總線占用請(qǐng)求和總線占用允許信號(hào)，各個(gè)主控器占用總線是合法的，而不必再是“盜用”。Computer System Organization and Architecture返回目錄減少存取延遲：PCI總線能夠大幅度減少外圍設(shè)備取得總線控制權(quán)所需的時(shí)間，以保證數(shù)據(jù)傳輸?shù)臅惩?。例如，?duì)于連接局

53、域網(wǎng)的以太網(wǎng)控制器，其緩沖區(qū)隨時(shí)從網(wǎng)絡(luò)接收大量信息，如果等待總線使用權(quán)的時(shí)間過(guò)長(zhǎng)，會(huì)使網(wǎng)卡無(wú)法及時(shí)在緩沖區(qū)溢出之前迅速將數(shù)據(jù)送給中央處理器，而被迫將接收的信息作額外的處理。獨(dú)立于處理器：傳統(tǒng)的系統(tǒng)總線(如ISA總線)實(shí)際上是中央處理器信號(hào)的延伸或再驅(qū)動(dòng)，而PCI總線以一種獨(dú)特的中間緩沖器方式，獨(dú)立于處理器，并將中央處理器子系統(tǒng)與外圍設(shè)備分開。一般來(lái)說(shuō)，在中央處理總線上增加更多的設(shè)備或部件，會(huì)降低系統(tǒng)性能和可靠程度。而有了這種緩沖器的設(shè)計(jì)方式，用戶可隨意增添外圍設(shè)備，而不必?fù)?dān)心會(huì)導(dǎo)致系統(tǒng)性能的下降。這種獨(dú)立于處理器的總線結(jié)構(gòu)還可保證外圍設(shè)備互連系統(tǒng)的設(shè)計(jì)不會(huì)因處理器技術(shù)的變化而變得過(guò)時(shí)。 Com

54、puter System Organization and Architecture返回目錄支持即插即用(Plug and Play)：所謂即插即用，是指在新的接口卡插入PCI總線插槽時(shí)，系統(tǒng)能自動(dòng)識(shí)別并裝入相應(yīng)的設(shè)備驅(qū)動(dòng)程序，因而立即可以使用。即插即用功能使用戶在安裝接口卡時(shí)不必再撥開關(guān)或設(shè)跳線，也不會(huì)因設(shè)置有錯(cuò)而使接口卡或系統(tǒng)無(wú)法工作。即插即用的硬件基礎(chǔ)是每個(gè)PCI接口卡(PCI設(shè)備)中的256個(gè)字節(jié)的配置寄存器。在操作系統(tǒng)啟動(dòng)時(shí)或在PCI接口卡剛接入時(shí)PCI總線驅(qū)動(dòng)程序要訪問(wèn)這些寄存器，以便對(duì)其初始化，并裝入相應(yīng)的設(shè)備驅(qū)動(dòng)程序。數(shù)據(jù)完整性：PCI總線提供了數(shù)據(jù)和地址的奇偶校驗(yàn)功能，保證了

55、數(shù)據(jù)的完整性和準(zhǔn)確性。適用于多種機(jī)型：PCI總線適用于各種規(guī)格的計(jì)算機(jī)系統(tǒng)，如臺(tái)式計(jì)算機(jī)、便攜式計(jì)算機(jī)以及服務(wù)器等。Computer System Organization and Architecture返回目錄（2）PCI總線信號(hào)定義在介紹PCI總線信號(hào)之前，有兩個(gè)名稱需要解釋：主設(shè)備和從設(shè)備。按照PCI總線協(xié)議，總線上所有引發(fā)PCI傳輸事務(wù)的實(shí)體都是主設(shè)備，凡是響應(yīng)傳輸事務(wù)的實(shí)體都是從設(shè)備，從設(shè)備又稱為目標(biāo)設(shè)備。主設(shè)備應(yīng)具備處理能力，能對(duì)總線進(jìn)行控制，即當(dāng)一個(gè)設(shè)備作為主設(shè)備時(shí)，它就是一個(gè)總線主控器。在一個(gè)PCI系統(tǒng)中，接口信號(hào)通常分為必備和可選的兩大類。如果只作為從設(shè)備，則至少需要47根

56、信號(hào)線；若作為主設(shè)備，則需要49根信號(hào)線。利用這些信號(hào)線可以處理數(shù)據(jù)、地址，實(shí)現(xiàn)接口控制、仲裁及系統(tǒng)功能。下面根據(jù)主設(shè)備與從設(shè)備的不同，按功能分組將這些信號(hào)表示在圖6.14中。 Computer System Organization and Architecture返回目錄圖6.14 PCI總線接口信號(hào)Computer System Organization and Architecture返回目錄PCI總線部分信號(hào)描述如下：系統(tǒng)信號(hào)CLK in：PCI系統(tǒng)總線時(shí)鐘 ： 對(duì)于所有的PCI設(shè)備該信號(hào)均為輸入，其頻率最高可達(dá)33 MHz，最低頻率一般為0 Hz(Dc)。除RST#、INTA#、I

57、NTB#、INTC#及INTD#之外，所有其他PCI信號(hào)都在CLK的上升沿有效(或采樣)。 RSI# in：復(fù)位信號(hào) ： 用于復(fù)位總線上的接口邏輯，并使PCI專用的寄存器、序列器和有關(guān)信號(hào)復(fù)位到指定的狀態(tài)。該信號(hào)低電平有效，在它的作用下PCI總線的所有輸出信號(hào)處于高阻狀態(tài)，SERR#被浮空。 Computer System Organization and Architecture返回目錄地址與數(shù)據(jù)信號(hào)AD3100 t/s：地址數(shù)據(jù)多路復(fù)用信號(hào) ：這是一組信號(hào)，雙向三態(tài)，為地址和數(shù)據(jù)公用。在FRAME#有效(低電平)時(shí)，表示地址相位開始，該組信號(hào)線上傳送的是32位物理地址；對(duì)于I/O端口，這是

58、一個(gè)字節(jié)地址；對(duì)于配置空間或存儲(chǔ)器空間，是雙字地址。在數(shù)據(jù)傳送相位，該組信號(hào)線上傳送數(shù)據(jù)信號(hào)，AD70為最低字節(jié)數(shù)據(jù)，而AD3124為最高字節(jié)數(shù)據(jù)。當(dāng)IRDY#有效時(shí)，表示寫數(shù)據(jù)穩(wěn)定有效，而TRDY#有效時(shí)，則表示讀數(shù)據(jù)穩(wěn)定有效。在：IRDY#和TRDY#都有效期間傳送數(shù)據(jù)。 C/BE30# t/s：總線命令和字節(jié)允許復(fù)用信號(hào) ：雙向三態(tài)信號(hào)。在地址相位中，這四條線上傳輸?shù)氖强偩€命令；在數(shù)據(jù)相位內(nèi)，它們傳輸?shù)氖亲止?jié)允許信號(hào)，表明整個(gè)數(shù)據(jù)相位中AD3100上哪些字節(jié)為有效數(shù)據(jù)，C/BE0#C/BE3#分別對(duì)應(yīng)字節(jié)03。 Computer System Organization and Archi

59、tecture返回目錄PAR(Paritv)ts：奇偶校驗(yàn)信號(hào) ：雙向三態(tài)。該信號(hào)用于對(duì)AD3100和C/BE30上的信號(hào)進(jìn)行奇偶校驗(yàn)，以保證數(shù)據(jù)的準(zhǔn)確性。對(duì)于地址信號(hào)，在地址相位之后的一個(gè)時(shí)鐘周期PAR穩(wěn)定有效；對(duì)于數(shù)據(jù)信號(hào)，在IRDY#(寫操作)或TRDY#(讀操作)有效之后的一個(gè)時(shí)鐘周期PAR穩(wěn)定并有效，一旦PAR有效，它將保持到當(dāng)前數(shù)據(jù)相位結(jié)束后一個(gè)時(shí)鐘。在地址相位和寫操作的數(shù)據(jù)相位，PAR由主設(shè)備驅(qū)動(dòng)，而在讀操作的數(shù)據(jù)相位，則由從設(shè)備驅(qū)動(dòng)。 接口控制信號(hào) ：接口控制信號(hào)共有7個(gè)，對(duì)這些信號(hào)本身及相互間配合的理解是學(xué)習(xí)PCI總線的一個(gè)關(guān)鍵。 FRAME#(Frame)s/t/s：幀周期

60、信號(hào) ：雙向三態(tài)，低電平有效。該信號(hào)由當(dāng)前主設(shè)備驅(qū)動(dòng)，用來(lái)表示一個(gè)總線周期的開始和結(jié)束。該信號(hào)有效，表示總線傳輸操作開始，此時(shí)AD3l0和C/BE30上傳送的是有效地址和命令。只要該信號(hào)有效，總線傳輸就一直進(jìn)行著。當(dāng)FRAME#變?yōu)闊o(wú)效時(shí)，表示總線傳輸事務(wù)進(jìn)入最后一個(gè)數(shù)據(jù)相位或該事務(wù)已經(jīng)結(jié)束。 Computer System Organization and Architecture返回目錄IRDY#(Initiator Ready) s/t/s：主設(shè)備準(zhǔn)備就緒信號(hào) ：雙向三態(tài)，低電平有效，由主設(shè)備驅(qū)動(dòng)。該信號(hào)有效表明引起本次傳輸?shù)脑O(shè)備為當(dāng)前數(shù)據(jù)相位做好了準(zhǔn)備，但要與TRDY#配合，它們同時(shí)有