第6章80存儲(chǔ)系統(tǒng)

1、第6章 主 存 儲(chǔ) 器第6章 主 存 儲(chǔ) 器6.1 概述概述 6.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM) 6.3 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM) 6.4 CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 6.5 現(xiàn)代現(xiàn)代RAM 6.6 存儲(chǔ)器的擴(kuò)展及其控制存儲(chǔ)器的擴(kuò)展及其控制習(xí)題習(xí)題6 第6章 主 存 儲(chǔ) 器6.1 概概 述述6.1.1 存儲(chǔ)器的一般概念和分類存儲(chǔ)器的一般概念和分類按存取速度和用途可把存儲(chǔ)器分為兩大類兩大類，內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器外部存儲(chǔ)器。把具有一定容量，存取速度快的存儲(chǔ)器稱為內(nèi)部存儲(chǔ)器，簡稱內(nèi)存。內(nèi)存是計(jì)算機(jī)的重要組成部分，CPU可對(duì)它進(jìn)行訪問。目前應(yīng)用在微型計(jì)算機(jī)的主內(nèi)存容量已達(dá)

2、256 MB1 GB，高速緩存器(Cache)的存儲(chǔ)容量已達(dá)128512 KB。把存儲(chǔ)容量大而速度較慢的存儲(chǔ)器稱為外部存儲(chǔ)器，簡稱外存。在微型計(jì)算機(jī)中常見的外存有軟磁盤、硬磁盤、盒式磁帶等，近年來，由于多媒體計(jì)算機(jī)的發(fā)展，普遍采用了光盤存儲(chǔ)器光盤存儲(chǔ)器。光盤存儲(chǔ)器的外存容量很大，如CD-ROM光盤容量可達(dá)650 MB，硬盤已達(dá)幾十個(gè)GB乃至幾百個(gè)GB，而且容量還在增加，故也稱外存為海量存儲(chǔ)器。不過，要配備專門的設(shè)備才能完成對(duì)外存的讀寫。例如，軟盤和硬盤要配有驅(qū)動(dòng)器，磁帶要有磁帶機(jī)。通常，將外存歸入到計(jì)算機(jī)外部設(shè)備一類，它所存放的信息調(diào)入內(nèi)存后CPU才能使用。 第6章 主 存 儲(chǔ) 器6.1.2

3、半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 早期的內(nèi)存使用磁芯，隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲(chǔ)器集成度大大提高，成本迅速降低，存取速度大大加快，所以在微型計(jì)算機(jī)中，內(nèi)存一般都使用半導(dǎo)體存儲(chǔ)器。從制造工藝的角度來分，半導(dǎo)體存儲(chǔ)器分為雙極型、CMOS型、HMOS型等；從應(yīng)用角度應(yīng)用角度來分分，可分為隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(Random Access Memory，又稱為隨機(jī)存取存儲(chǔ)器，簡稱RAM)和只讀存儲(chǔ)器只讀存儲(chǔ)器(Read Only Memory，簡稱ROM)，如圖6.1所示。第6章 主 存 儲(chǔ) 器圖6.l 半導(dǎo)體存儲(chǔ)器的分類掩膜ROM可編程ROM(PROM)電可擦PROM(EEPRO

4、M)可擦除ROM(EPROM)非易失RAM(NVRAM)靜態(tài)RAM(SRAM)動(dòng)態(tài)RAM(DRAM)組合RAM(IRAM)雙極型RAMMOS型RAM只讀存儲(chǔ)器(ROM)隨機(jī)讀寫存儲(chǔ)器(RAM)半導(dǎo)體存儲(chǔ)器第6章 主 存 儲(chǔ) 器 1) 掩膜掩膜ROM 掩膜ROM是利用掩膜工藝制造的存儲(chǔ)器，程序和數(shù)據(jù)在制造器件過程中已經(jīng)寫入，一旦做好，不能更改不能更改。因此，只適合于存儲(chǔ)成熟的固定程序和數(shù)據(jù)存儲(chǔ)成熟的固定程序和數(shù)據(jù)，大量生產(chǎn)時(shí)，成本很低。例如，鍵盤的控制芯片鍵盤的控制芯片。1. 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)第6章 主 存 儲(chǔ) 器 2) 可編程ROM 可編程ROM簡稱PROM(Programabl

5、e ROM)。PROM由廠家生產(chǎn)出的“空白”存儲(chǔ)器，根據(jù)用戶需要，利用特殊方法寫入程序和數(shù)據(jù)，即對(duì)存儲(chǔ)器進(jìn)行編程。但只能寫入一次只能寫入一次，寫入后信息是固定的，不能更改。它PROM類似于掩膜ROM，適合于批量使用。第6章 主 存 儲(chǔ) 器 3) 可擦除PROM 可擦除PROM簡稱EPROM(Erasable Programable ROM)。這種存儲(chǔ)器可由用戶按規(guī)定的方法多次編程多次編程，如編程之后想修改，可用紫外線燈紫外線燈制作的擦除擦除器照射730分鐘左右(新的芯片擦除時(shí)間短，多次擦除過的芯片擦除時(shí)間長)，使存儲(chǔ)器復(fù)原，用戶可再編程。這對(duì)于專門用途的研制和開發(fā)特別有利，因此應(yīng)用十分廣泛。第

6、6章 主 存 儲(chǔ) 器 4) 電可擦PROM 電擦除的PROM簡稱EEPROM或E2PROM(Electrically Erasable PROM)。這種存儲(chǔ)器能以字節(jié)為單位擦除和改寫，而且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進(jìn)行。隨著技術(shù)的進(jìn)步，EEPROM的擦寫速度將不斷加快，將可作為不易失的RAM使用。第6章 主 存 儲(chǔ) 器 2. 隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(RAM) 這種存儲(chǔ)器在使用過程中既可利用程序隨時(shí)寫入信息，又可隨時(shí)讀出信息。它分為雙極型和MOS型兩種，前者讀寫速度高，但功耗大，集成度低，故在微型機(jī)中幾乎都用后者。RAM可分為三類。 1) 靜態(tài)靜態(tài)RAM 靜態(tài)RAM即SR

7、AM(Static RAM)，其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失只要不掉電，信息不會(huì)丟失。優(yōu)點(diǎn)是不需刷新，缺點(diǎn)是集成度低集成度低。它適用于不需要大存儲(chǔ)容量的微型計(jì)算機(jī)(例如，單板機(jī)和單片機(jī)單板機(jī)和單片機(jī))中。第6章 主 存 儲(chǔ) 器 2) 動(dòng)態(tài)動(dòng)態(tài)RAM 動(dòng)態(tài)RAM即DRAM(Dynamic RAM)，其存儲(chǔ)單元以電容為基礎(chǔ)，電路簡單，集成度高集成度高。但也存在問題，即電容電容中電荷由于漏電漏電會(huì)逐漸丟失，因此DRAM需定時(shí)刷新需定時(shí)刷新。它適用于大存儲(chǔ)大存儲(chǔ)容量的計(jì)算機(jī)容量的計(jì)算機(jī)。 第6章 主 存 儲(chǔ) 器 3) 非易失非易失RAM 非易失RAM或稱掉電自保護(hù)R

8、AM，即NVRAM(Non Volative RAM)，這種RAM是由SRAM和EEPROM共同構(gòu)成的存儲(chǔ)器，正常運(yùn)行時(shí)和正常運(yùn)行時(shí)和SRAM一樣一樣，而在掉電掉電或電源有故障的瞬間，它把SRAM的信息保存在的信息保存在EEPROM中，從而使信息不會(huì)丟失。NVRAM多用于存儲(chǔ)非常重要的信息非常重要的信息和掉電保護(hù)掉電保護(hù)。 其他新型存儲(chǔ)器還有很多，如快擦寫ROM(即Flash ROM)以及Integrated RAM，它們已得到應(yīng)用，詳細(xì)內(nèi)容請(qǐng)參閱存儲(chǔ)器數(shù)據(jù)手冊(cè)。第6章 主 存 儲(chǔ) 器6.1.3 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)1. 容量容量 存儲(chǔ)器芯片的容量是以存儲(chǔ)1位二

9、進(jìn)制數(shù)(bit)為單位的，因此存儲(chǔ)器的容量指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。例如，1024位/片指芯片內(nèi)集成了1024位的存儲(chǔ)器。由于在微機(jī)中，數(shù)據(jù)大都是以字節(jié)(Byte)為單位并行傳送的，因此，對(duì)存儲(chǔ)器的讀寫也是以字節(jié)為單位字節(jié)為單位尋址的。第6章 主 存 儲(chǔ) 器 然而，存儲(chǔ)器芯片因?yàn)橐m用于1位、4位、8位計(jì)算機(jī)的需要，或因工藝上的原因，其數(shù)據(jù)線也有1位、4位、8位之不同。例如，Intel 2116為1位，Intel 2114為4位，Intel 6264為8位，所以在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和位數(shù)，因此有存儲(chǔ)器芯片容量存儲(chǔ)器芯片容量=單元數(shù)單元數(shù)數(shù)據(jù)線位數(shù)數(shù)據(jù)線

10、位數(shù)如Intel 2114芯片容量為1 K4位/片，Intel 6264為8 K8位/片。 雖然微型計(jì)算機(jī)的字長已經(jīng)達(dá)到16位、32位甚至64位，但其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過在這種微機(jī)中，一次可同時(shí)對(duì)2、4、8個(gè)單元進(jìn)行訪問。第6章 主 存 儲(chǔ) 器 2. 存取速度存取速度 存儲(chǔ)器芯片的存取速度是用存取時(shí)間來衡量的，它是指從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間。存取時(shí)間越小，速度越快。超高速存儲(chǔ)器的存取速度小于20 ns，中速存儲(chǔ)器的存取速度在100200 ns之間，低速存儲(chǔ)器的存取速度在300 ns以上?，F(xiàn)在Pentium 4 CPU時(shí)鐘已達(dá)2.4 GHz以上，這

11、說明存儲(chǔ)器的存取速度已非常高。隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲(chǔ)器的發(fā)展趨勢是容量越來越大，速度越來越高，而體積卻越來越小。第6章 主 存 儲(chǔ) 器6.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM)6.2.1 靜態(tài)靜態(tài)RAM 1. 靜態(tài)靜態(tài)RAM的基本存儲(chǔ)電路的基本存儲(chǔ)電路 該電路通常由如圖6.2所示的6個(gè)MOS管組成。在此電路中，V1V4管組成雙穩(wěn)態(tài)觸發(fā)器，V1、V2為放大管，V3、V4為負(fù)載管。若V1截止，則A點(diǎn)為高電平，它使V2導(dǎo)通，于是B點(diǎn)為低電平，這又保證了V1的截止。同樣，V1導(dǎo)通而V2截止，這是另一個(gè)穩(wěn)定狀態(tài)。因此，可用V1管的兩種狀態(tài)表示“1”或“0”。由此可知，靜態(tài)RAM保存信息的特點(diǎn)是和這個(gè)雙穩(wěn)

12、態(tài)觸發(fā)器的穩(wěn)定狀態(tài)密切相關(guān)的。顯然，僅僅能保持這兩個(gè)狀態(tài)的一種還是不夠的，還要對(duì)狀態(tài)進(jìn)行控制，于是就加上了控制管V5、V6。第6章 主 存 儲(chǔ) 器圖6.2 六個(gè)MOS管組成的靜態(tài)RAM存儲(chǔ)電路V5V3VCCV6AI/OI/O選擇線V4V1V2第6章 主 存 儲(chǔ) 器 當(dāng)?shù)刂纷g碼器的某一個(gè)輸出線送出高電平到V5、V6控制管的柵極時(shí)，V5、V6導(dǎo)通，于是，A點(diǎn)與I/O線相連，B點(diǎn)與I/O線相連。這時(shí)如要寫“1”，則I/O為“1”， I/O為“0”，它們通過V5、V6管與A、B點(diǎn)相連，即A=“1”，B=“0”，使V1截止，V2導(dǎo)通。而當(dāng)寫入信號(hào)和地址譯碼信號(hào)消失后，V5、V6截止，該狀態(tài)仍能保持。如要

13、寫“0”，線為“1”，I/O線為“0”，這使V1導(dǎo)通，V2截止。只要不掉電，這個(gè)狀態(tài)會(huì)一直保持，除非重新寫入一個(gè)新的數(shù)據(jù)。對(duì)所存的內(nèi)容讀出時(shí)，仍需地址譯碼器的某一輸出線送出高電平到V5、V6管柵極，即此存儲(chǔ)單元被選中，此時(shí)V5、V6導(dǎo)通。于是，V1、V2管的狀態(tài)被分別送至I/O線、 I/O線，這樣就讀取了所保存的信息。顯然，存儲(chǔ)的信息被讀出后，存儲(chǔ)的內(nèi)容并不改變，除非重寫一個(gè)數(shù)據(jù)。第6章 主 存 儲(chǔ) 器 由于SRAM存儲(chǔ)電路中，MOS管數(shù)目多，故集成度較低集成度較低，而V1、V2管組成的雙穩(wěn)態(tài)觸發(fā)器必有一個(gè)是導(dǎo)通的，功耗功耗也比DRAM大大，這是SRAM的兩大缺點(diǎn)。其優(yōu)點(diǎn)是不需要刷新電路不需要

14、刷新電路，從而簡化了外部電路。第6章 主 存 儲(chǔ) 器 2. 靜態(tài)靜態(tài)RAM的結(jié)構(gòu)的結(jié)構(gòu) 靜態(tài)RAM內(nèi)部是由很多如圖6.2所示的基本存儲(chǔ)電路組成的，容量容量為單元數(shù)與數(shù)據(jù)線位數(shù)單元數(shù)與數(shù)據(jù)線位數(shù)之乘積乘積。為了選中某一個(gè)單元，往往利用矩陣式排列的地址譯碼電路。例如，1 K單元的內(nèi)存需10根根地址線，其中5根用于行譯碼，另5根用于列譯碼，譯碼后在芯片內(nèi)部排列成32條行選擇線和32條列選擇線，這樣可選中1024個(gè)單元中的任何一個(gè)，而每一個(gè)單元的基本存儲(chǔ)電路的個(gè)數(shù)與數(shù)據(jù)線位數(shù)相同。 第6章 主 存 儲(chǔ) 器 常用的典型SRAM芯片有6116、6264、62256、628128等。Intel 6116的管

15、腳及功能框圖如圖6.3所示。6116芯片的容量為2 K8 bit，有2048個(gè)存儲(chǔ)單元，需11根地址線根地址線，7根根用于行行地址譯碼輸入，4根根用于列列譯碼地址輸入，每條列線控制8位，從而形成了128128個(gè)存儲(chǔ)陣列，即16 384個(gè)存儲(chǔ)體。6116的控制線控制線有三條，片選片選CS、輸出允許輸出允許OE和讀寫控制讀寫控制WE。第6章 主 存 儲(chǔ) 器圖6.3 6116管腳和功能框圖A71A62A53A44A35A26A17A08D09D110D211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3行譯碼128128存儲(chǔ)矩陣A10A

16、4列I/O列譯碼輸入數(shù)據(jù)控制邏輯D7D0CSWEOEA3A0第6章 主 存 儲(chǔ) 器 Intel 6116存儲(chǔ)器芯片的工作過程如下： 讀出讀出時(shí)，地址輸入線A10A0送來的地址信號(hào)經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有8個(gè)存儲(chǔ)位)，由CS、OE、WE構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，打開右面的8個(gè)三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門送到D7D0輸出。寫入寫入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過這時(shí)CS=0，OE=1，WE=0，打開左邊的三態(tài)門，從D7D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到I/O電路，從而寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)

17、位中。當(dāng)沒沒有讀寫操作操作時(shí)，CS=1，即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線“脫離”。6116的存取時(shí)間在85150 ns之間。第6章 主 存 儲(chǔ) 器 其他靜態(tài)RAM的結(jié)構(gòu)與6116相似，只是地址線不同而已。常用的型號(hào)有6264、62256，它們都是28個(gè)引腳的雙列直插式芯片，使用單一的+5 V電源，它們與同樣容量的EPROM引腳相互兼容，從而使接口電路的連線更為方便。 值得注意的是，6264芯片還設(shè)有一個(gè)CS2引腳，通常接到5 V電源，當(dāng)?shù)綦姇r(shí)，電壓下降到小于或等于+0.2 V時(shí)，只需向該引腳提供2 A的電流，則在VCC=2 V時(shí)，該RAM芯片就進(jìn)入數(shù)據(jù)保

18、護(hù)狀態(tài)。根據(jù)這一特點(diǎn)，在電源掉電檢測和切換電路的控制下，當(dāng)檢測到電源電壓下降到小于芯片的最低工作電壓(CMOS電路為+4.5 V，非CMOS為+4.75 V)時(shí)，將6264RAM切換到由鎳鉻電池或銀電池提供的備用電源供電，即可實(shí)現(xiàn)斷電后長時(shí)間的數(shù)據(jù)保護(hù)。數(shù)據(jù)保護(hù)電路如圖6.4所示。第6章 主 存 儲(chǔ) 器圖6.4 6264SRAM數(shù)據(jù)保護(hù)電路47 k4.7 k2.5V470.1FGND5V200CS26264VCCCS26264VCC5V1 kA71A62A53A44A35A26A17A08D09D110D211GND1224232221201918171615VCCWECS2OEA10D7D6

19、D5131425262728A8A9A111CSD4D3A12NC626447 k第6章 主 存 儲(chǔ) 器 在電子盤和大容量存儲(chǔ)器中，需要容量更大的SRAM，例如，HM628126容量為1 Mbit(128 K8 bit)，而HM628512芯片容量達(dá)4 Mbit。限于篇幅，在此不再贅述，讀者可參閱存儲(chǔ)器手冊(cè)。第6章 主 存 儲(chǔ) 器6.2.2 動(dòng)態(tài)動(dòng)態(tài)RAM 1. 動(dòng)態(tài)動(dòng)態(tài)RAM存儲(chǔ)電路存儲(chǔ)電路圖6.5 單管動(dòng)態(tài)存儲(chǔ)器電路刷 新放大器DV列選擇信號(hào)數(shù)據(jù)輸入輸出行選擇信號(hào)第6章 主 存 儲(chǔ) 器 由圖可見，DRAM存放信息靠存放信息靠的是電容電容C，電容C有電荷時(shí)，為邏輯“1”，沒有電荷時(shí)，為邏輯“

20、0”。但由于任何電容都存在漏電漏電現(xiàn)象，因此，當(dāng)電容C存有電荷時(shí)，過一段時(shí)間由于電容的放電導(dǎo)致電荷流失，信息也就丟失丟失。解決的辦法是刷新刷新，即每隔一定時(shí)間(一般為2 ms)就要刷新一次，使原來處于邏輯電平“l(fā)”的電容電容的電荷電荷又得到補(bǔ)充補(bǔ)充，而原來處于電平“0”的電容仍保持“0”。在進(jìn)行讀操作時(shí)，根據(jù)行地址譯碼，使某一條行選擇線為高電平，于是使本行上所有的基本存儲(chǔ)電路中的管子V導(dǎo)通，使連在每一列上的刷新放大器讀取對(duì)應(yīng)存儲(chǔ)電容上的電壓值，刷新放大器將此電壓值轉(zhuǎn)換為對(duì)應(yīng)的邏輯電平“0”或“1”，又重寫到存儲(chǔ)電容上。而列地址譯碼產(chǎn)生列選擇信號(hào)，所選中那一列的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可讀取

21、信息。第6章 主 存 儲(chǔ) 器 在寫操作時(shí)，行選擇信號(hào)為“l(fā)”，V管處于導(dǎo)通狀態(tài)，此時(shí)列選擇信號(hào)也為“1”，則此基本存儲(chǔ)電路被選中，于是由外接數(shù)據(jù)線送來的信息通過刷新放大器和V管送到電容C上。刷新是逐行進(jìn)行的，當(dāng)某一行選擇信號(hào)為“1”時(shí)，選中了該行，電容上信息送到刷新放大器上，刷新放大器又對(duì)這些電容立即進(jìn)行重寫。由于刷新時(shí)，列選擇信號(hào)總為“0”，因此電容上信息不可能被送到數(shù)據(jù)總線上。第6章 主 存 儲(chǔ) 器2. 動(dòng)態(tài)動(dòng)態(tài)RAM舉例舉例圖6.6 Intel 2164A引腳與邏輯符號(hào)A7A0RASCASDINDOUTWE12345678NCDINWERASA0A2A1VDD16151413121110

22、9A7A5A4A3A6DOUTCASVSSCASRASWEA7A0VDDVSS地址輸入列地址選通行地址選通寫允許5V地第6章 主 存 儲(chǔ) 器 DRAM芯片2164A的容量為64 K1 bit，即片內(nèi)有65 536個(gè)存儲(chǔ)單元，每個(gè)單元只有1位數(shù)據(jù)，用8片片2164A才能構(gòu)成64 KB的存儲(chǔ)器。若想在2164A芯片內(nèi)尋址64 K個(gè)單元，必須用16條地條地址線址線。但為減少減少地址線引腳數(shù)目引腳數(shù)目，地址線又分為行行地址線和列列地址線，而且分時(shí)分時(shí)工作，這樣DRAM對(duì)外部只只需引出引出8條地址線條地址線。芯片內(nèi)部有地址鎖存器，利用多路開關(guān)，由行地址選通信號(hào)RAS(Row Address Strobe

23、)，把先送來的8位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)CAS(Column Address Strobe)把后送來的8位地址送至列地址鎖存器，這8條地址線也用手刷新，刷新時(shí)一次選中一行，2 ms內(nèi)全部刷新一次。Intel 2164A的內(nèi)部結(jié)構(gòu)示意圖如圖6.7所示。第6章 主 存 儲(chǔ) 器圖6.7 Intel 2164A內(nèi)部結(jié)構(gòu)示意圖128128存儲(chǔ)矩陣1/128行譯碼器128128存儲(chǔ)矩陣128讀出放大器1/128列譯碼128讀出放大器128128存儲(chǔ)矩陣1/128行譯碼器128128存儲(chǔ)矩陣128讀出放大器1/128列譯碼128讀出放大器A0A1A2A3A4A5A6A78位地址鎖存

24、器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí) 鐘緩沖器RASCASWEDIN數(shù)據(jù)輸入緩 沖 器1/4I/O門輸 出緩沖器DOUTVDDVSS第6章 主 存 儲(chǔ) 器 圖中64 K存儲(chǔ)體由4個(gè)個(gè)128128的存儲(chǔ)矩陣組成，每個(gè)128128的存儲(chǔ)矩陣，由7條行地址線和7條列地址線進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和128列。鎖存在行地址鎖存器中的七位行地址RA6RA0同時(shí)加到4個(gè)存儲(chǔ)矩陣上，在每個(gè)存儲(chǔ)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路可被選中，它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址CA6CA0(相當(dāng)于地址總線的A14A8)，在每個(gè)

25、存儲(chǔ)矩陣中選中一列，然后經(jīng)過4選1的I/O門控電路(由RA7、CA7控制)選中一個(gè)單元，對(duì)該單元進(jìn)行讀寫。2164A數(shù)據(jù)的讀出和寫入讀出和寫入是分開分開的，由WE信號(hào)控制讀寫。當(dāng)WE為高高時(shí)，實(shí)現(xiàn)讀出讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在DOUT腳讀出。而WE當(dāng)為低低電平時(shí)，實(shí)現(xiàn)寫入寫入，DIN引腳上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫入。2164A沒有片沒有片選信號(hào)選信號(hào)，實(shí)際上用行選RAS、列選CAS信號(hào)作為片選信號(hào)。第6章 主 存 儲(chǔ) 器 3. 高集成度高集成度DRAM 由于微型計(jì)算機(jī)內(nèi)存的實(shí)際配置已從640 KB發(fā)展到高達(dá)16 MB甚至256 MB，因此要求配套的DRAM集成度

26、也越來越高，容量為1 M1 bit，1 M4 bit，4 M1 bit以及更高集成度的存儲(chǔ)器芯片已大量使用。通常，把這些芯片放在內(nèi)存條上，用戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲(chǔ)條插座上即可使用。例如，有256 K8 bit，1 M8 bit，256 K9 bit，1 M9 bit(9位時(shí)有一位為奇偶校驗(yàn)位)及更高集成度的存儲(chǔ)條。第6章 主 存 儲(chǔ) 器 圖6.8是采用HYM59256A的存儲(chǔ)條，圖中給出了引腳和方塊圖，其中A8A0為地址輸入線，DQ7DQ0為雙向數(shù)據(jù)圖6.8 256 K9 bit存儲(chǔ)條線，PD為奇偶校驗(yàn)數(shù)據(jù)輸入，PCAS為奇偶校驗(yàn)的地址選通信號(hào)，PQ為奇偶校驗(yàn)數(shù)據(jù)輸出，WE為讀寫

27、控制信號(hào)，RAS、CAS為行、列地址選通信號(hào)，VDD為電源(+5V)，Vss為地線。30個(gè)引腳定義是存儲(chǔ)條通用標(biāo)準(zhǔn)。 另外，還有1 M8 bit的內(nèi)存條，HYM58100由1 M1 bit的8片DRAM組成，也可由1 M4 bit DRAM 2片組成，更高集成度的內(nèi)存條請(qǐng)參閱存儲(chǔ)器手冊(cè)。第6章 主 存 儲(chǔ) 器RASA8A0CASWE256K4256K4256K1PCASPDDQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7PQVDDCASDQ0(1)(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)(13)(14)(15)(16)(17)(18)(19)(20)(21)(2

28、2)(23)(24)(25)(26)(27)(28)(29)(30)A0A1DQ1A2A3VSSDQ2A4A5DQ3A6A7DQ4A8NCNCDQ5WEVSSDQ6NCDQ7PQRASPCASPDVDD圖6.8 256 K9 bit存儲(chǔ)條 第6章 主 存 儲(chǔ) 器6.3 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)6.3.1 掩膜掩膜ROM最早的只讀存儲(chǔ)器是掩膜ROM。掩膜ROM制成后，用戶不不能修改能修改，圖6.9為一個(gè)簡單的44位MOS管ROM，采用單譯碼結(jié)構(gòu)。兩位地址線A1、A0譯碼后可譯出四種狀態(tài)，輸出4條選擇線，分別選中4個(gè)單元，每個(gè)單元有4位輸出。第6章 主 存 儲(chǔ) 器圖6.9 掩膜ROM電路原理

29、圖單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0第6章 主 存 儲(chǔ) 器 在圖6.9中所示的矩陣中，行和列的交點(diǎn)，有的連有管子，有的沒有，這是工廠根據(jù)用戶提供的程序?qū)π酒瑘D形(掩膜)進(jìn)行二次光刻所決定的，所以稱為掩膜ROM。若地址線A1A0=00，則選中0號(hào)單元，即字線0為高電平，若有管子與其相連(如位線2和0)，其相應(yīng)的MOS管導(dǎo)通，位線輸出為0，而位線1和3沒有管子與字線相連，則輸出為1。故存儲(chǔ)器的內(nèi)容取決于制造工藝，圖6.9存儲(chǔ)矩陣的內(nèi)容如表6-1所示。第6章 主 存 儲(chǔ) 器表表6-1 掩膜掩膜ROM存儲(chǔ)矩陣的內(nèi)容存儲(chǔ)矩陣的內(nèi)容 位單元D3D2D1D00101011101

30、2010130110第6章 主 存 儲(chǔ) 器6.3.2 可擦可編程只讀存儲(chǔ)器可擦可編程只讀存儲(chǔ)器(EPROM、EEPROM)1紫外線可擦可編程只讀存儲(chǔ)器紫外線可擦可編程只讀存儲(chǔ)器(EPROM)在某些應(yīng)用中，程序需要經(jīng)常修改，因此能夠重復(fù)擦寫的EPROM被廣泛應(yīng)用。這種存儲(chǔ)器利用編程器寫入后，信息可長久保持，因此可作為只讀存儲(chǔ)器。當(dāng)其內(nèi)容需要變更時(shí)，可利用擦除器(用紫外線燈照射紫外線燈照射)將其擦除擦除，各單位內(nèi)容復(fù)原為FFH，再根據(jù)需要利用EPROM編程器編程，因此這種芯片可反復(fù)使用。 第6章 主 存 儲(chǔ) 器 1) EPROM的存儲(chǔ)單元電路的存儲(chǔ)單元電路 通常EPROM存儲(chǔ)電路是利用浮柵MOS管

31、構(gòu)成的，又稱FAMOS管(Floating gate Avalanche Injection Metal-Oxide-Semiconductor，即浮柵雪崩注入MOS管)，其構(gòu)造如圖6.10(a)所示。第6章 主 存 儲(chǔ) 器圖6.10 浮柵MOS EPROM存儲(chǔ)電路SSiO2浮柵 PPN襯底(a)行線位線輸出位線DS浮柵管(b)VCC第6章 主 存 儲(chǔ) 器 該電路和普通P溝道增強(qiáng)型MOS管相似，只是浮柵管的柵極沒有引出端，而被SiO2絕緣層所包圍，稱為“浮柵”。在原始狀態(tài)，該管柵極上沒有電荷，沒有導(dǎo)通溝道，D和S是不導(dǎo)通的。如果將源極和襯底接地，在襯底和漏極形成的PN結(jié)上加一個(gè)約24 V的反向

32、電壓，可導(dǎo)致雪崩擊穿，產(chǎn)生許多高能量的電子，這些電子比較容易越過絕緣薄層進(jìn)入浮柵。注入浮柵的電子數(shù)量由所加電壓脈沖的幅度和寬度來控制，如果注入的電子足夠多，這些負(fù)電子在硅表面上感應(yīng)出一個(gè)連接源漏極的反型層，使源漏極呈低阻態(tài)。 第6章 主 存 儲(chǔ) 器 當(dāng)外加電壓取消后，積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條件下可長期地保存在浮柵中。將一個(gè)浮柵管和MOS管串起來組成如圖6.10(b)所示的存儲(chǔ)單元電路。于是浮柵中注入了電子的MOS管源漏極導(dǎo)通，當(dāng)行選線選中該存儲(chǔ)單元時(shí)，相應(yīng)的位線為低電平，即讀取值為“0”，而未注入電子的浮柵管的源漏極是不導(dǎo)通的，故讀取值為“1”。在原始狀態(tài)(即廠家

33、出廠時(shí))，沒有經(jīng)過編程，浮柵中沒注入電子，位線上總是“l(fā)”。 第6章 主 存 儲(chǔ) 器消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子能量較高，從而可使浮柵中的電子獲得能量，形成光電流從浮柵流入基片，使浮柵恢復(fù)初態(tài)。EPROM芯片上方有一個(gè)石英玻璃窗口，只要將此芯片放入一個(gè)靠近紫外線燈管的小盒中，一般照射10分鐘左右，讀出各單元的內(nèi)容均為FFH，則說明該EPROM已擦除。第6章 主 存 儲(chǔ) 器 2) 典型典型EPROM芯片介紹芯片介紹 EPROM芯片有多種型號(hào)，如2716(2 K8 bit)、2732(4 K8 bit)、2764(8 K8 bit)、27128(16 K8 bit)、272

34、56(32 K8 bit)等。下面以2764A為例，介紹EPROM的性能和工作方式。 Intel 2764A有13條地址線條地址線，8條數(shù)據(jù)線條數(shù)據(jù)線，2個(gè)電壓輸入端個(gè)電壓輸入端VCC和和VPP，一個(gè)片選端CE(功能同CS)，此外還有輸出允許OE和編編程控制端程控制端PGM，其功能框圖見圖6.11。第6章 主 存 儲(chǔ) 器圖6.11 2764A功能框圖OEPGMCE輸出允許編程邏輯輸出緩沖D7D0Y門256256存儲(chǔ)矩陣Y譯碼X譯碼A12A8A7A0第6章 主 存 儲(chǔ) 器 (1) 讀讀方式 讀方式是2764A通常使用的方式，此時(shí)兩個(gè)電源引腳VCC和VPP都接至+5 V，PGM接至高電平高電平，當(dāng)

35、從2764A的某個(gè)單元讀數(shù)據(jù)時(shí)，先通過地址引腳接收來自CPU的地址信號(hào)，然后使控制信號(hào)和CE、OE都有效，于是經(jīng)過一個(gè)時(shí)間間隔，指定單元的內(nèi)容即可讀到數(shù)據(jù)總線上。Intel 2764A有七種工作方式，如表6-2所示。第6章 主 存 儲(chǔ) 器表表6-2 2764A的工作方式選擇表的工作方式選擇表方式A9A0VPPVCC數(shù)據(jù)端功能讀低低高VCC5 V數(shù)據(jù)輸出輸出禁止低高高VCC5 V高阻備用高VCC5 V高阻編程低高低12.5 VVCC數(shù)據(jù)輸入校驗(yàn)低低高12.5 VVCC數(shù)據(jù)輸出編程禁止高12.5 VVCC高阻標(biāo)識(shí)符 低 低 高 高低高VCCVCC5 V5 V制造商編碼器件編碼引腳CEOEPGM第6

36、章 主 存 儲(chǔ) 器 但把A9引腳接至11.512.5 V的高電平，則2764A處于讀Intel標(biāo)識(shí)符模式。要讀出2764A的編碼必須順序讀出兩個(gè)字節(jié)，先讓A1A8全為低電平，而使A0從低變高，分兩次讀取2764A的內(nèi)容。當(dāng)A0=0時(shí)，讀出的內(nèi)容為制造商編碼(陶瓷封裝為89H，塑封為88H)，當(dāng)A0=1時(shí)，則可讀出器件的編碼(2764A為08H，27C64為07H)。第6章 主 存 儲(chǔ) 器 (2) 備用備用方式。只要CE為高高電平，2764A就工作在備用方式，輸出端輸出端為高阻高阻狀態(tài)，這時(shí)芯片功耗功耗將下降下降，從電源所取電流由100 mA下降到40 mA。第6章 主 存 儲(chǔ) 器 (3) 編程

37、編程方式。這時(shí)，VPP接+12.5 V，VCC仍接+5 V，從數(shù)據(jù)線輸入這個(gè)單元要存儲(chǔ)的數(shù)據(jù)，CE端保持低電平低電平，輸出允許信號(hào)OE為高高，每寫一個(gè)地址單元寫一個(gè)地址單元，都必須在PGM引腳端給一個(gè)低電平一個(gè)低電平有效，寬度為45 ms的脈沖的脈沖，如圖6.12所示。第6章 主 存 儲(chǔ) 器圖6.12 2764A編程波形地址數(shù)據(jù)VPPCEPGMOE45ms地址穩(wěn)定編程校驗(yàn)第6章 主 存 儲(chǔ) 器 (4) 編程禁止編程禁止 在編程過程中，只要使該片CE為高電平高電平，編程就立即禁止。 (5) 編程校驗(yàn)編程校驗(yàn) 在編程過程中，為了檢查檢查編程時(shí)寫入寫入的數(shù)據(jù)是否正確，通常在編程過程中包含校驗(yàn)操作。在

38、一個(gè)字節(jié)的編程完成后，電源的接法不變，但PGM為高電平，CE、OE均為低電平，則同一單元的數(shù)據(jù)就在數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，校驗(yàn)編程的結(jié)果是否正確。第6章 主 存 儲(chǔ) 器 (6) Intel標(biāo)識(shí)符模式標(biāo)識(shí)符模式 當(dāng)兩個(gè)電源端VCC和VPP都接至+5 V，CE=OE=0時(shí)，PGM為高電平，這時(shí)與讀方式相同。另外，在對(duì)EPROM編程時(shí)，每寫一個(gè)字節(jié)都需45 ms的PGM脈沖，速度太慢，且容量越大，速度越慢。為此，Intel公司開發(fā)了一種新的編程方法，比標(biāo)準(zhǔn)方法快6倍以上，其流程圖如圖6.13所示。 實(shí)際上，按這一思路開發(fā)的編程器有多種型號(hào)。編程器中有一個(gè)卡插在I/O擴(kuò)展槽上，外部接有

39、EPROM插座，所提供的編程軟件可自動(dòng)提供編程電壓VPP，按菜單提示，可讀、可編程、可校驗(yàn)，也可讀出器件的編碼，操作很方便。第6章 主 存 儲(chǔ) 器地址第一個(gè)單元開始VCC6.0VVPP21VX0編程1ms脈沖X增量X1.5?檢驗(yàn)字節(jié)編程一個(gè)3Xms寬脈沖X1.5?YN檢驗(yàn)字節(jié)通過否最后地址?VCCVPP21V全部字節(jié)與初始值比通過否裝置失敗NY裝置通過結(jié)束地址增量NNYNYYNY圖6.13 Intel對(duì)EPROM編程算法流程圖第6章 主 存 儲(chǔ) 器 3) 高集成度高集成度EPROM 高集成度EPROM芯片有多種型號(hào)，除了常使用的EPROM 2764外，還有27128、27256、27512等。

40、由于工工業(yè)控控制計(jì)算機(jī)計(jì)算機(jī)的發(fā)展，迫切需用電子盤取代硬盤電子盤取代硬盤，常把用戶程序、操作系統(tǒng)固化固化在電子盤(ROMDISK)上，這時(shí)要用27C010(128 K8 bit)、27C020(256 K8 bit)、27C040(512 K8 bit)大容量芯片。關(guān)于這幾種芯片的使用請(qǐng)參閱有關(guān)手冊(cè)。第6章 主 存 儲(chǔ) 器 2. 電可擦可編程只讀存儲(chǔ)器電可擦可編程只讀存儲(chǔ)器(EEPROM) EPROM的優(yōu)點(diǎn)是一塊芯片可多次使用，缺點(diǎn)是整個(gè)芯片雖只寫錯(cuò)一位只寫錯(cuò)一位，也必須從電路板上取下擦掉重寫取下擦掉重寫，因而很不方便的。在實(shí)際應(yīng)用中，往往只要改寫幾個(gè)字節(jié)的內(nèi)容，因此多數(shù)情況下需要以字節(jié)為單位

41、進(jìn)行擦寫，而EEPROM在這方面具有很大的優(yōu)越性。下面以Intel 2816為例，說明EEPROM的基本特點(diǎn)和工作方式。第6章 主 存 儲(chǔ) 器 1) 2816的基本特點(diǎn)的基本特點(diǎn) 2816是容量為2 K8 bit的電擦除PROM，它的邏輯符號(hào)如圖6.14所示。芯片的管腳排列與2716一致，只是在管腳定義上，數(shù)據(jù)線管腳對(duì)2816來說是雙向雙向的，以適應(yīng)讀寫工作模式。 2816的讀取時(shí)間為250 ns，可滿足多數(shù)微處理器對(duì)讀取速度的要求。2816最突出的特點(diǎn)是可以字節(jié)為單位字節(jié)為單位進(jìn)行擦除和重寫擦除和重寫。擦或?qū)懹肅E和OE信號(hào)加以控制，一個(gè)字節(jié)的擦寫時(shí)間為10 ms。2816也可整片進(jìn)行擦除整

42、片進(jìn)行擦除，整片擦除時(shí)間也是10 ms。無論字節(jié)擦除還是整片擦除均在機(jī)內(nèi)進(jìn)行。第6章 主 存 儲(chǔ) 器圖6.14 2816的邏輯符號(hào)A10A0CED7D0OEA10A0地址線D7D0雙向數(shù)據(jù)線CE片選OE輸出允許VPP寫入電壓第6章 主 存 儲(chǔ) 器 2) 2816的工作方式的工作方式 2816有六種工作方式，每種工作方式下各個(gè)控制信號(hào)所需電平如表6-3所示。從表中可見，除整片擦除外，CE和OE均為TTL電平，而整片擦除時(shí)電壓為+9+15 V，在擦或?qū)懛绞綍r(shí)VPP均為+21 V的脈沖，而其他工作方式時(shí)電壓為+4+6 V。第6章 主 存 儲(chǔ) 器表表6-3 2816的工作方式的工作方式VPP/V數(shù)據(jù)線

43、功能讀方式低低+4+6輸出備用方式高+4+6高阻字節(jié)擦除低高+21輸入為高電平字節(jié)寫低高+21輸入片擦除低+9+15V+21輸入為高電平擦寫禁止高+21高阻方式 管腳 CEOE第6章 主 存 儲(chǔ) 器 (1) 讀讀方式。 在讀方式時(shí)，允許CPU讀取2816的數(shù)據(jù)。當(dāng)CPU發(fā)出地址信號(hào)以及相關(guān)的控制信號(hào)后，與此相對(duì)應(yīng)，2816的地址信號(hào)和CE、OE信號(hào)有效有效，經(jīng)一定延時(shí)，2816可提供有效數(shù)據(jù)。 ( 2) 寫寫方式。 2816具有以字節(jié)為單位字節(jié)為單位的擦寫功能，擦除擦除和寫入寫入是同一種操作同一種操作，即都是寫寫，只不過擦除擦除是固定寫寫“1”而已。因此，在擦除時(shí)，數(shù)據(jù)輸入是TTL高電平。在以

44、字節(jié)為單位進(jìn)行擦除和寫入時(shí)，CE為低電平，OE為高電平，從VPP端輸入編程脈沖，寬度最小為9 ms，最大為70 ms，電壓為21 V。為保證存儲(chǔ)單元能長期可靠地工作，編程脈沖要求以指數(shù)形式上升到21 V。第6章 主 存 儲(chǔ) 器 (3) 片擦除片擦除方式。當(dāng)2816需整片擦除時(shí)，也可按字節(jié)擦除方式將整片2 KB逐個(gè)進(jìn)行，但最簡便的方法是依照表6-3，將CE和VPP按片擦除方式連接，將數(shù)據(jù)輸入引腳置為TTL高電平，而使引腳電壓達(dá)到915 V，則約經(jīng)10 ms，整片內(nèi)容全部被擦除，即2 KB的內(nèi)容全為FFH。 （4) 備用備用方式。當(dāng)2816的CE端加上TTL高電平時(shí)，芯片處于備用狀態(tài)，OE控制無效

45、，輸出呈高阻態(tài)。在備用狀態(tài)下，其功耗可降到55。第6章 主 存 儲(chǔ) 器 3） 2817A EEPROM 在工業(yè)控制領(lǐng)域，常用2817A EEPROM，其容量也是2 K8 bit，采用28腳封裝，它比比2816多多一個(gè)RDY/BUSY引腳，用于向向CPU提供狀態(tài)提供狀態(tài)。擦寫過程是當(dāng)原有內(nèi)容被擦除時(shí)，將RDY/BUSY引腳置于低電平，然后再將新的數(shù)據(jù)寫入，完成此項(xiàng)操作后，再將RDY/BUSY引腳置于高電平，CPU通過檢測此引腳的狀態(tài)來控制芯片的擦寫操作，擦寫時(shí)間約5 ns。2817A的特點(diǎn)是片內(nèi)具有防寫保護(hù)單元。它適于現(xiàn)場修改參數(shù)。2817A引腳見圖6.15。第6章 主 存 儲(chǔ) 器圖6.15 2

46、817A引腳圖12345678910111213142827262524232221201918171615VCCNCA7A6A5A4A3A2A1A0D0D1D2GNDWENCA8A9NCOEA10CED7D6D5D4D3B/R第6章 主 存 儲(chǔ) 器 圖6.15中，R/B是RDY/BUSY的縮寫，用于指示器件的準(zhǔn)備就緒/忙狀態(tài)，2817A使用單一的+5 V電源，在片內(nèi)有升壓到+21 V的電路，用于原VPP引腳的功能，可避免VPP偏高或加電順序錯(cuò)誤引起的損壞，2817A片內(nèi)有地址鎖存器、數(shù)據(jù)鎖存器，因此可與8088/8086、8031、8096等CPU直接連接。2817A片內(nèi)寫周期定時(shí)器通過RD

47、Y/BUSY引腳向CPU表明它所處的工作狀態(tài)。在正在寫一個(gè)字節(jié)的過程中，此引腳呈低電平，寫完以后此引腳變?yōu)楦唠娖健?817A中RDY/BUSY引腳的這一功能可在每寫完一個(gè)字節(jié)后向CPU請(qǐng)求外部中斷來繼續(xù)寫入下一個(gè)字節(jié)，而在寫入過程中，其數(shù)據(jù)線呈高阻狀態(tài)，故CPU可繼續(xù)執(zhí)行其程序。第6章 主 存 儲(chǔ) 器 因此采用中斷方式既可在線修改內(nèi)存參數(shù)而又不致影響工業(yè)控制計(jì)算機(jī)的實(shí)時(shí)性。2817A讀取時(shí)間為200 ns，數(shù)據(jù)保存時(shí)間接近10年，但每個(gè)單元允許擦寫104次，故要均衡地使用每個(gè)單元，以提高其壽命。2817A的工作方式如表6-4所示。 此外，2864A是8 K8 bit的EEPROM，其性能更優(yōu)越

48、，每一字節(jié)擦寫時(shí)間為5 ns，2864A只需2 ms，讀取時(shí)間為250 ns，其引腳與2764兼容。第6章 主 存 儲(chǔ) 器表表6-4 2817A工作方式選擇表工作方式選擇表引腳CEOEWEBUSY方式RDY/數(shù)據(jù)線功能讀低低高高阻輸出維持高無關(guān)無關(guān)高阻高阻字節(jié)寫入低高低低輸入字節(jié)擦除字節(jié)寫入前自動(dòng)擦除第6章 主 存 儲(chǔ) 器6.4 CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接6.4.1 連接時(shí)應(yīng)注意的問題連接時(shí)應(yīng)注意的問題 在微型計(jì)算機(jī)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先先由地地址總線址總線給出地址信號(hào)地址信號(hào)，然后然后發(fā)出讀寫控制信號(hào)讀寫控制信號(hào)，最后最后才能在數(shù)數(shù)據(jù)總線據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫數(shù)據(jù)的讀寫

49、。所以，CPU與存儲(chǔ)器連接時(shí)，地址地址總線總線、數(shù)據(jù)總線數(shù)據(jù)總線和控制總線控制總線都要連接。在連接時(shí)應(yīng)注意以下3個(gè)問題。第6章 主 存 儲(chǔ) 器 1. CPU總線的帶負(fù)載能力總線的帶負(fù)載能力 CPU在設(shè)計(jì)時(shí)，一般一般輸出線的帶負(fù)載能力為1個(gè)個(gè)TTL?，F(xiàn)在存儲(chǔ)器為MOS管管，直流負(fù)載很小直流負(fù)載很小，主要是電容負(fù)載，故在簡單系統(tǒng)簡單系統(tǒng)中，CPU可直接與存儲(chǔ)器相連可直接與存儲(chǔ)器相連，而在較大系統(tǒng)較大系統(tǒng)中，可加驅(qū)動(dòng)器加驅(qū)動(dòng)器再與存儲(chǔ)器相連。第6章 主 存 儲(chǔ) 器 2. CPU時(shí)序與存儲(chǔ)器存取速度之間的配合時(shí)序與存儲(chǔ)器存取速度之間的配合 CPU的取指周期和對(duì)存儲(chǔ)器讀寫都有固定的時(shí)序，由此決定了對(duì)存儲(chǔ)

50、器存取速度的要求。具體地說，CPU對(duì)存儲(chǔ)器進(jìn)行讀操作時(shí)，CPU發(fā)出地址和讀命令后，存儲(chǔ)器必須在限定時(shí)間內(nèi)給出有效數(shù)據(jù)。而當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行寫操作時(shí)，存儲(chǔ)器必須在寫脈沖規(guī)定的時(shí)間內(nèi)將數(shù)據(jù)寫入指定存儲(chǔ)單元，否則就無法保證迅速準(zhǔn)確地傳送數(shù)據(jù)。第6章 主 存 儲(chǔ) 器 3. 存儲(chǔ)器組織、地址分配存儲(chǔ)器組織、地址分配 在各種微型計(jì)算機(jī)系統(tǒng)中，字長有8位、位、16位位或32位位之分，可是存儲(chǔ)器存儲(chǔ)器均以字節(jié)字節(jié)為基本存儲(chǔ)單元，如欲存儲(chǔ)一個(gè)16位或32位數(shù)據(jù)，就要放在連續(xù)的幾個(gè)內(nèi)存單元中，這種存儲(chǔ)器稱為“字節(jié)編址結(jié)構(gòu)字節(jié)編址結(jié)構(gòu)”。80286、80386 CPU是把16位或32位數(shù)的低字節(jié)放在低地址(偶地址

51、)存儲(chǔ)單元中。第6章 主 存 儲(chǔ) 器 此外，內(nèi)存又分為ROM區(qū)和RAM區(qū)，而RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)，所以內(nèi)存地址分配內(nèi)存地址分配是一個(gè)重要問題。 例如，Z80或8085CPU地址線為16根，尋址范圍為64 KB。Z80-TP801單板計(jì)算機(jī)的ROM區(qū)區(qū)地址為0000H1FFFH，這一區(qū)域存放監(jiān)控程序等，用戶區(qū)用戶區(qū)(RAM)地址為2000H以后以后。而IBM-PC機(jī)的ROM區(qū)卻放在高地址區(qū)(詳見本章第5節(jié))。第6章 主 存 儲(chǔ) 器6.4.2 典型典型CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 1. 地址譯碼器地址譯碼器74LS138 將CPU與存儲(chǔ)器連接時(shí)，首先首先根據(jù)系統(tǒng)要求，確定確定存儲(chǔ)器芯

52、片地址范圍地址范圍，然后然后進(jìn)行地址譯碼地址譯碼，譯碼輸出譯碼輸出送給存儲(chǔ)器的片片選引腳選引腳CS。譯碼器常采用74LS138電路。圖6.16給出了該譯碼器的引腳和譯碼邏輯框圖。由圖可看到，譯碼器74LS138的工作條件是G1=1，G2A=0，G2B=0，譯碼輸入端為C、B、A，故輸出有八種狀態(tài)，因規(guī)定CS低電平選中存儲(chǔ)器，故譯碼器輸出也是低電平有效。當(dāng)不滿足編譯條件時(shí)，74LS138輸出全為高電平，相當(dāng)于譯碼器未工作。74LS138的真值表如表6-5所示。第6章 主 存 儲(chǔ) 器圖6.16 74LS138引腳和譯碼邏輯圖12345678161514131211109VCCABCG1GND0Y7

53、Y2BG2AG1Y2Y3Y4Y5Y6Y&譯碼電路2AGG12BGCBAEN7Y0Y第6章 主 存 儲(chǔ) 器表表6-5 74LS138譯碼器真值表譯碼器真值表2Y3Y4Y5Y6Y7Y0Y G1 C B A譯碼輸出1 0 00 0 0=0，其余為11 0 00 0 1=0，其余為11 0 00 1 0=0，其余為11 0 00 1 1=0，其余為11 0 01 0 0=0，其余為11 0 01 0 1=0，其余為11 0 01 1 0=0，其余為11 0 01 1 1=0，其余為1不是上述情況 全為17Y0Y1YAG2BG2第6章 主 存 儲(chǔ) 器 2. 8位位CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連

54、接 8位CPU(如Z80，8085)的地址線為地址線為16根根，數(shù)據(jù)線為數(shù)據(jù)線為8根根，還有控制線。下面以Z80CPU與與6116A，Z80與EPROM2716為例說明CPU怎樣與存儲(chǔ)器連接。 1) Z80CPU與6116A的連接 當(dāng)某微型計(jì)算機(jī)要求6116A的地址范圍為地址范圍為8000H87FFH，這時(shí)Z80CPU與6116A的連線圖如圖6.17所示。圖中，6116A的CS連到譯碼器的Y1引腳，故引腳A15A14A13A12A11=10000，滿足系統(tǒng)要求。存儲(chǔ)器讀信號(hào)MEMR=MEMQRD連到6116A的引腳，存儲(chǔ)器寫信號(hào)MEMW=MEMQWR連到WE引腳 (MEMQ對(duì)為存儲(chǔ)器請(qǐng)求信號(hào))

55、。第6章 主 存 儲(chǔ) 器圖6.17 Z80 CPU與6116A及2716的連接&MEMROE6116AD7D6A14A13A15A12A11A10DB7DB6MEMQZ80CPU2AG2BGCBAG11CSOE2716D7D074LS13874LS042Y4YCERD&WR74LS32MEMWA0WE第6章 主 存 儲(chǔ) 器圖6.18 6116A與Z80 CPU讀時(shí)序(a) 6116A讀周期時(shí)序；(b) Z80讀周期時(shí)序tDtAAtRRA10A0CSDOUT高阻有效數(shù)據(jù)輸出(a)T1T2T3tRDA15ADtsDB7DB0MEMQ(b)tCS第6章 主 存 儲(chǔ) 器 圖中tAA為地

56、址讀取時(shí)間，tCS為片選存取時(shí)間，由器件手冊(cè)知道，這兩個(gè)時(shí)間均為120 ns。tRR是連續(xù)二次讀操作之間必須間隔的時(shí)間。Z80 CPU讀周期時(shí)序如圖6.18(b)所示，tD為時(shí)鐘脈沖的T上升沿到地址有效所需時(shí)間，ts為數(shù)據(jù)有效到T3下降沿之間的時(shí)間，若時(shí)鐘為4 MHz，即時(shí)鐘周期T為250 ns，則從T1周期上升沿開始經(jīng)tD時(shí)間后，地址信號(hào)變?yōu)橛行?，到T3下降沿前數(shù)據(jù)有效的那一時(shí)刻，CPU采樣數(shù)據(jù)總線。如在此之前，6116A已把有效數(shù)據(jù)送出，即可達(dá)到時(shí)序配合的要求，否則CPU將采樣到錯(cuò)誤的數(shù)據(jù)。Z80 CPU從地址有效到采樣數(shù)據(jù)的時(shí)間間隔為第6章 主 存 儲(chǔ) 器nstTTTTtsDRD4755

57、012525010025021321顯然，tRDtAA，滿足時(shí)序要求。第6章 主 存 儲(chǔ) 器 2) Z80 CPU與EPROM的連接 若EPROM采用2KB EPROM2716，且要求該芯片地址范圍為1000H17FFH，則Z80 CPU連接如圖6.17所示。對(duì)2716來說，從得到有效地址到提供有效數(shù)據(jù)所需時(shí)間為450 ns，當(dāng)選用2 MHz時(shí)鐘，Z80 CPU的tRD為605 ns，大于450 ns，可滿足時(shí)序配合要求。當(dāng)CPU改換為Z80A，時(shí)鐘4 MHz，在存儲(chǔ)器讀周期，tRD=475 ns，大于450 ns，仍可滿足時(shí)序要求，但在取指令周期，CPU發(fā)出地址有效信號(hào)后再經(jīng)340 ns，C

58、PU就要采樣數(shù)據(jù)總線，而340 ns小于450 ns，即此刻2716仍不能送出有效數(shù)據(jù)，顯然這時(shí)CPU讀取的指令碼是錯(cuò)誤的。解決時(shí)序未滿足要求的辦法之一就是選用快速的EPROM芯片。另一辦法就是在Z80取指周期中插入一個(gè)等待周期Tw，其電路與時(shí)序見圖6.19。第6章 主 存 儲(chǔ) 器圖6.19 在取指令周期中插入等待電路SRCLKDQ1SRCLKDQ2747474741M5 V5 V5 VWAITM1T1T2TWT3T41M)Q( WAIT12Q(a)(b)第6章 主 存 儲(chǔ) 器 3) 單片機(jī)8098與2764的連接 由于8098單片機(jī)的引腳AD7AD0是復(fù)用的，故應(yīng)先利用地址鎖存允許信號(hào)ALE

59、，將先出現(xiàn)的信號(hào)作為A7A0鎖存起來，然后當(dāng)ALE為低電平時(shí)，AD7AD0作為數(shù)據(jù)線從EPROM取出所選中單元的內(nèi)容讀入CPU。2764的tAA=200 ns，可滿足單片機(jī)時(shí)序要求。8098與2764的連接見圖6.20所示。第6章 主 存 儲(chǔ) 器圖6.20 8098與2764的連接A12A8ALEA7A0D7D0OEG74LS373A12A8ALEA7A0RD80892764第6章 主 存 儲(chǔ) 器 4) IBM-PC/XT與6116A的連接 一般IBM-PC/XT計(jì)算機(jī)的系統(tǒng)板上已有足夠的內(nèi)存，如想要再擴(kuò)展內(nèi)存，可利用其I/O擴(kuò)展槽。擴(kuò)展槽上總線為62根，稱PC總線，A面(元件面)31根，B面

60、31根。其中，包括20根地址線，8根數(shù)據(jù)線，還有控制信號(hào)線。 圖6.21是擴(kuò)展的6116A與PC總線連接圖。圖中，6116A的CS接在74LS30的輸出端上，WE接在總線引腳MEMW，而OE接至MEMR。6116A的數(shù)據(jù)線經(jīng)74LS245雙向緩沖器與擴(kuò)展插槽的數(shù)據(jù)線D7D0相連。6116A的地址范圍為A0000HA07FFH，因A11地址線未用，還有一個(gè)地址重疊區(qū)A0800HA0FFFH。第6章 主 存 儲(chǔ) 器圖6.21 IBM-PC/XT機(jī)與6116A的連接&A19111111A18A17A16A15A14A13A1274LS30MEMWMEMRDIREA10A0D7D074LS245WECSOE6116AD7D