第3章 存儲(chǔ)器(樓俊君)

1、1第第3 3章章存儲(chǔ)存儲(chǔ)器器2微型計(jì)算機(jī)中存儲(chǔ)器的作用微型計(jì)算機(jī)中存儲(chǔ)器的作用存存儲(chǔ)儲(chǔ)器器M MI/O接接口口輸輸入入設(shè)設(shè)備備II/O接接口口數(shù)據(jù)總線數(shù)據(jù)總線 DB控制總線控制總線 CB地址總線地址總線 AB輸輸出出設(shè)設(shè)備備OCPU外部存儲(chǔ)接口外部存儲(chǔ)設(shè)備3本章主要內(nèi)容 微型機(jī)的微型機(jī)的存儲(chǔ)系統(tǒng)、分類及其特點(diǎn)存儲(chǔ)系統(tǒng)、分類及其特點(diǎn) 半導(dǎo)體存儲(chǔ)芯片的半導(dǎo)體存儲(chǔ)芯片的外部特性外部特性及其及其與系統(tǒng)的連與系統(tǒng)的連接接 存儲(chǔ)器擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)技術(shù) 高速緩存高速緩存43.13.1 存儲(chǔ)器概述存儲(chǔ)器概述主要內(nèi)容：n存儲(chǔ)器的存儲(chǔ)器的類型類型n存儲(chǔ)器的存儲(chǔ)器的性能指標(biāo)性能指標(biāo)n存儲(chǔ)器的存儲(chǔ)器的分級(jí)結(jié)構(gòu)分級(jí)結(jié)

2、構(gòu)5存儲(chǔ)器的類型n按工作時(shí)與按工作時(shí)與CPU聯(lián)系密切程度分類，可分聯(lián)系密切程度分類，可分為主存和輔存，或稱為內(nèi)存和外存。為主存和輔存，或稱為內(nèi)存和外存。n按存儲(chǔ)器讀按存儲(chǔ)器讀/寫方式分類，可分為隨機(jī)存儲(chǔ)寫方式分類，可分為隨機(jī)存儲(chǔ)器器RAM和只讀存儲(chǔ)器和只讀存儲(chǔ)器ROM 。n隨機(jī)存儲(chǔ)器中任何存儲(chǔ)單元都能隨機(jī)讀隨機(jī)存儲(chǔ)器中任何存儲(chǔ)單元都能隨機(jī)讀/寫，寫，即存取操作與時(shí)間、存儲(chǔ)單元的物理位置即存取操作與時(shí)間、存儲(chǔ)單元的物理位置順序無(wú)關(guān)。順序無(wú)關(guān)。n只讀存儲(chǔ)器中存儲(chǔ)的內(nèi)容是固定不變的，只讀存儲(chǔ)器中存儲(chǔ)的內(nèi)容是固定不變的，聯(lián)機(jī)工作時(shí)只能讀出不能寫入。聯(lián)機(jī)工作時(shí)只能讀出不能寫入。6兩大類內(nèi)存、外存n內(nèi)存/

3、主存存放存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。運(yùn)行的程序和數(shù)據(jù)。n特點(diǎn)：存取速度：存取速度快、容量小、隨機(jī)存取、CPU可直接訪問。n材料：通常由半導(dǎo)體存儲(chǔ)器構(gòu)成。n分類：RAM、ROM。n外存/輔存存放存放非當(dāng)前使用的程序和數(shù)據(jù)。使用的程序和數(shù)據(jù)。n特點(diǎn)：存取速度：存取速度慢、容量大、順序存取/塊存取、需調(diào)入內(nèi)存后 CPU才能訪問。n材料：通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成。n分類：磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤、U盤。7存儲(chǔ)器的性能指標(biāo)n存儲(chǔ)容量：存儲(chǔ)容量是存儲(chǔ)器的一個(gè)重要指標(biāo)，指存存儲(chǔ)容量：存儲(chǔ)容量是存儲(chǔ)器的一個(gè)重要指標(biāo)，指存儲(chǔ)器容納二進(jìn)制信息的總量。儲(chǔ)器容納二進(jìn)制信息

4、的總量。n存取時(shí)間：存取時(shí)間通常用來(lái)衡量存取速度，是指從存取時(shí)間：存取時(shí)間通常用來(lái)衡量存取速度，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作經(jīng)歷的時(shí)間。啟動(dòng)一次存儲(chǔ)器操作到完成該操作經(jīng)歷的時(shí)間。 n可靠性：可靠性指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀可靠性：可靠性指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀/寫的概率，通常用平均無(wú)故障時(shí)間來(lái)衡量存儲(chǔ)器的可寫的概率，通常用平均無(wú)故障時(shí)間來(lái)衡量存儲(chǔ)器的可靠性靠性MTBF（mean time between failures）。）。 n功耗：功耗反映存儲(chǔ)器件耗電的多少，同時(shí)也反映了功耗：功耗反映存儲(chǔ)器件耗電的多少，同時(shí)也反映了存儲(chǔ)器件發(fā)熱的程度。存儲(chǔ)器件發(fā)熱的程度。 8現(xiàn)代微

5、機(jī)系統(tǒng)的存儲(chǔ)器分級(jí)結(jié)構(gòu)現(xiàn)代微機(jī)系統(tǒng)的存儲(chǔ)器分級(jí)結(jié)構(gòu)存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件。存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件。存儲(chǔ)器的存儲(chǔ)器的三級(jí)三級(jí)結(jié)構(gòu)結(jié)構(gòu):nCache容量小容量小(幾百幾百KB）,速度與速度與CPU相當(dāng)相當(dāng)n主存主存容量大（容量大（256MB512MB) ，速度比，速度比Cache慢慢n外存外存容量大容量大(4080GB），速度慢），速度慢9為什么需要高速緩存？為什么需要高速緩存？nCPU工作速度與內(nèi)存工作速度不匹配n例如，例如，800MHz的的PIII CPU的一條指令執(zhí)的一條指令執(zhí)行時(shí)間約為行時(shí)間約為1.25ns，而，而133MHz的的SDRAM存取時(shí)間為存取時(shí)間為7.5ns，即，即83

6、%的時(shí)間的時(shí)間CPU都都處于等待狀態(tài)，運(yùn)行效率極低。處于等待狀態(tài)，運(yùn)行效率極低。n解決辦法：解決辦法：nCPU插入等待周期插入等待周期降低了運(yùn)行速度；降低了運(yùn)行速度；n采用高速采用高速RAM成本太高；成本太高；n在在CPU和和RAM之間插入高速緩存之間插入高速緩存成本成本上升不多、但速度可大幅度提高。上升不多、但速度可大幅度提高。10存儲(chǔ)器的層次結(jié)構(gòu) 微機(jī)擁有不同類型的存儲(chǔ)部件微機(jī)擁有不同類型的存儲(chǔ)部件(多層多層/多級(jí)多級(jí)結(jié)構(gòu)結(jié)構(gòu))，由上至下容量越來(lái)越大，但速度越來(lái)越慢。由上至下容量越來(lái)越大，但速度越來(lái)越慢。寄存器寄存器堆堆高速高速緩存緩存主存主存儲(chǔ)器儲(chǔ)器聯(lián)機(jī)聯(lián)機(jī)外存外存儲(chǔ)器儲(chǔ)器脫機(jī)脫機(jī)外存外

7、存儲(chǔ)器儲(chǔ)器快慢小大容量速度CPU內(nèi)核內(nèi)核113.2 3.2 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAMn半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)“0”和和“1”的、具有記憶功能的一些半導(dǎo)的、具有記憶功能的一些半導(dǎo)體器件組成。如體器件組成。如觸發(fā)器、觸發(fā)器、MOS管的柵極管的柵極電容等。電容等。n能存放能存放1位二進(jìn)制數(shù)的器件稱為一個(gè)二進(jìn)制數(shù)的器件稱為一個(gè)存存儲(chǔ)儲(chǔ)元元。n若干若干存儲(chǔ)元（存儲(chǔ)元（多位多位）構(gòu)成一個(gè)）構(gòu)成一個(gè)存儲(chǔ)存儲(chǔ)單元單元。12內(nèi)存內(nèi)存/主存儲(chǔ)器的分類主存儲(chǔ)器的分類n內(nèi)存內(nèi)存/主存主存儲(chǔ)器儲(chǔ)器隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器Random Access Memory

8、（RAM） 特性：特性：能讀能寫、揮發(fā)能讀能寫、揮發(fā) 作用：作用：存放編寫的程序和數(shù)據(jù)存放編寫的程序和數(shù)據(jù)只讀存儲(chǔ)器只讀存儲(chǔ)器Read Only Memory （ROM） 特性：特性：只能讀不能寫、不揮發(fā)只能讀不能寫、不揮發(fā) 作用：作用：存放固定的程序和數(shù)據(jù)存放固定的程序和數(shù)據(jù)13隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM）特點(diǎn)及分類特點(diǎn)及分類RAM靜態(tài)靜態(tài)存儲(chǔ)器存儲(chǔ)器Static RAM(SRAM) 組成：組成：雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)1/0信息信息 特點(diǎn)特點(diǎn): 存取較快存取較快功耗較小功耗較小價(jià)格較便宜價(jià)格較便宜動(dòng)態(tài)動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)器Dynamic RAM (DRAM) 組成：組成：電容

9、充放電存儲(chǔ)電容充放電存儲(chǔ)1/0信息信息 特點(diǎn)特點(diǎn): 集成度高集成度高功耗低功耗低價(jià)格便宜價(jià)格便宜雙極型雙極型RAMMOS型型RAM特點(diǎn)特點(diǎn): 存取快存取快驅(qū)動(dòng)強(qiáng)驅(qū)動(dòng)強(qiáng)集成度低集成度低功耗大功耗大價(jià)格高價(jià)格高組成單元組成單元速度速度集成度集成度應(yīng)用應(yīng)用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)NVRAM帶微型電池帶微型電池慢慢低低小容量非易失小容量非易失EDO SDRAMDDRRAMBUS.14半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)-典型的典型的RAM的示意圖的示意圖15(1) 存儲(chǔ)體存儲(chǔ)體n一個(gè)一個(gè)基本存儲(chǔ)電路基本存儲(chǔ)電路只能存儲(chǔ)一個(gè)二進(jìn)制位。只能存儲(chǔ)

10、一個(gè)二進(jìn)制位。n將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是存儲(chǔ)體。n存儲(chǔ)體存儲(chǔ)體又有不同的又有不同的組織形式：-將各個(gè)字的將各個(gè)字的同同1 1位位組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：8118 8118 16K16K* *1 1（DRAMDRAM）-將各個(gè)字的將各個(gè)字的 4 4位位 組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：2114 2114 1K1K* *4 4 （SRAMSRAM） -將各個(gè)字的將各個(gè)字的 8 8位位 組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：6116 6116 2K2K* *8 8 （SRAMSRAM）。）。 (2) 外圍

11、控制電路外圍控制電路 地址譯碼器地址譯碼器、I/O電路電路、片選控制端、片選控制端CS 、輸出緩沖、輸出緩沖器器等等16n單單譯碼方式譯碼方式n雙雙譯碼方式譯碼方式譯譯碼碼器器A5A4A3A2A1A06301存儲(chǔ)單元存儲(chǔ)單元64個(gè)單元個(gè)單元單單譯碼譯碼行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個(gè)單元個(gè)單元雙雙譯碼譯碼-可簡(jiǎn)化芯片設(shè)可簡(jiǎn)化芯片設(shè)計(jì)計(jì)地址譯碼電路的地址譯碼電路的譯碼方式譯碼方式- -以以6 6根根地址線為例地址線為例173.2.1 3.2.1 靜態(tài)存儲(chǔ)器（靜態(tài)存儲(chǔ)器（SRAMSRAM）n材料：材料：用用雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息。存儲(chǔ)信息。n特點(diǎn)：速度快

12、（速度快（5ns）、不需刷新、外圍電路比較）、不需刷新、外圍電路比較 簡(jiǎn)單、但集成度低簡(jiǎn)單、但集成度低(存儲(chǔ)容量小，約存儲(chǔ)容量小，約1Mbit/片片)、 功耗大。功耗大。n應(yīng)用：應(yīng)用：在在PC機(jī)中，機(jī)中，SRAM被廣泛地用作被廣泛地用作高速緩沖高速緩沖 存儲(chǔ)器存儲(chǔ)器Cache。n容量與地址線數(shù)關(guān)系：容量與地址線數(shù)關(guān)系： 對(duì)對(duì)容量容量=M*N的的SRAM芯片，其芯片，其地址線數(shù)地址線數(shù)=2M；數(shù)據(jù)線數(shù)數(shù)據(jù)線數(shù)=N。 反之，若反之，若SRAM芯片的芯片的地址線數(shù)為地址線數(shù)為K，則可以推斷則可以推斷其單元數(shù)為其單元數(shù)為2K個(gè)個(gè)。 18 Q1、Q2 組成一個(gè)組成一個(gè)R-S觸發(fā)器觸發(fā)器， Q3、 Q4

13、作為負(fù)載電阻，作為負(fù)載電阻， Q5、 Q6 作為控制門作為控制門（X向譯碼）向譯碼）。 注意注意：若雙向譯碼，還需增加若雙向譯碼，還需增加Q7、 Q8 作為控制門作為控制門（Y向譯碼）。向譯碼）。19典型典型SRAM芯片芯片 Intel CMOS RAM芯片芯片 2114611662326264621286225662512 (1K 4 2KB 4KB 8KB 16KB 32KB 64KB) 其中其中 6264容量容量=8KB=8K 8=213 8=（29 24 ） 8 說(shuō)明：13根根地址線地址線(9根根X向，向，4根根Y向向)， 8根根數(shù)據(jù)線數(shù)據(jù)線， 還需還需片選線片選線、讀寫線讀寫線和和電

14、源線電源線。 下面將介紹下面將介紹6264芯片芯片n 主要引腳功能主要引腳功能n 工作時(shí)序工作時(shí)序n 與系統(tǒng)的連接使用與系統(tǒng)的連接使用2021SRAM 6264芯片芯片邏輯符號(hào)6264 A12-A0CS1CS2D7-D0OEWE138226264芯片的主要引線n地址線：地址線： A0A12n數(shù)據(jù)線：數(shù)據(jù)線： D0 D7n輸出允許信號(hào)：輸出允許信號(hào)：OEn寫允許信號(hào)：寫允許信號(hào)： WEn選片信號(hào)：選片信號(hào)： CS1、CS2 (一般一般CS2 =1)236264的工作方式和工作過程方式方式 操操 作作 0 0 0 非法非法 不允許不允許WE與與OE同時(shí)為低電平同時(shí)為低電平 0 1 0 讀出讀出 從

15、從RAM中讀出數(shù)據(jù)中讀出數(shù)據(jù) 0 0 1 寫入寫入 將數(shù)據(jù)寫入將數(shù)據(jù)寫入RAM中中 0 1 1 選中選中 6264內(nèi)部?jī)?nèi)部I/O三態(tài)門均處于高三態(tài)門均處于高阻阻 1 未選中未選中 6264內(nèi)部?jī)?nèi)部I/O三態(tài)門均處于高三態(tài)門均處于高阻阻 工作方式表工作方式表OEWECS124 存儲(chǔ)器讀時(shí)序圖WE為高電平為高電平 有效數(shù)據(jù)有效數(shù)據(jù) 指定地址指定地址25 存儲(chǔ)器寫時(shí)序圖 有效數(shù)據(jù)有效數(shù)據(jù) 指定地址指定地址A0-A12(A19)268086/8088讀周期時(shí)序一個(gè)總線周期CLKA19 / S6A16 / S3狀態(tài)輸出地址輸出數(shù)據(jù)輸入地址， 輸出BHE1S/BHEAD15AD0ALEIOM/低為I/O讀

16、,高為存儲(chǔ)器讀RDRDT/DENT1T2T3T4MEMR或IOR278086/8088寫周期時(shí)序MEMW或IOW286264芯片與系統(tǒng)的連接-類比居民小區(qū)尋找10- 508A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路D0D7 低位地低位地址信號(hào)址信號(hào)A13 6264(1)8088系統(tǒng)系統(tǒng)A19D0D7+5V8086/8088最大模式最大模式/最小模式最小模式系統(tǒng)總線系統(tǒng)總線存儲(chǔ)總線存儲(chǔ)總線6264(n)Y0Yn 內(nèi)存內(nèi)存片外片外地址地址片內(nèi)片內(nèi)地址地址片內(nèi)片內(nèi)地址地址片外片外地址地址高位地高位地址信號(hào)址信號(hào)29譯碼電路n 作用作用: 將輸入的一組二進(jìn)制編碼變換為一個(gè)

17、特定將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的控制信號(hào)，即：將輸入的一組高位地址信號(hào)通的控制信號(hào)，即：將輸入的一組高位地址信號(hào)通過變換，產(chǎn)生一個(gè)有效的控制信號(hào)，用于過變換，產(chǎn)生一個(gè)有效的控制信號(hào)，用于選中某某一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。中的地址范圍。n組成組成: 它可用它可用普通的邏輯芯片或或?qū)ｉT的譯碼器實(shí)實(shí)現(xiàn)?，F(xiàn)。n存儲(chǔ)器地址譯碼方法存儲(chǔ)器地址譯碼方法: 根據(jù)存儲(chǔ)器的片選信號(hào)譯碼（1）線選法）線選法: 從高位選擇幾條地址線從高位選擇幾條地址線（2）全地址譯碼法）全地址譯碼法: 高位全部參加譯碼高位全部參加譯碼（3）部分地址譯碼

18、）部分地址譯碼: 高位地址線部分參加譯碼高位地址線部分參加譯碼30 （2）部分譯碼）部分譯碼 用片內(nèi)尋址外的高位地址的一部分用片內(nèi)尋址外的高位地址的一部分譯碼產(chǎn)生片選信號(hào)。譯碼產(chǎn)生片選信號(hào)。 部分譯碼部分譯碼優(yōu)點(diǎn)優(yōu)點(diǎn)是較全譯碼簡(jiǎn)單，但是較全譯碼簡(jiǎn)單，但缺點(diǎn)缺點(diǎn)是存在地址是存在地址重疊區(qū)。重疊區(qū)。 （3）線選法）線選法 高位地址線不經(jīng)過譯碼，直接（或經(jīng)高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲(chǔ)器芯片的片選端來(lái)區(qū)別各芯片的地反相器）分別接各存儲(chǔ)器芯片的片選端來(lái)區(qū)別各芯片的地址。址。 它的它的優(yōu)點(diǎn)優(yōu)點(diǎn)是電路最簡(jiǎn)單是電路最簡(jiǎn)單, 但但缺點(diǎn)缺點(diǎn)是是也會(huì)造成地址重疊，也會(huì)造成地址重疊，且各芯片地

19、址不連續(xù)。且各芯片地址不連續(xù)。31全地址全地址譯碼譯碼 用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。 存儲(chǔ)器存儲(chǔ)器芯片芯片譯譯碼碼器器低位地址全部高位地址全部地址片選信號(hào)A0Ax_CS 存儲(chǔ)器存儲(chǔ)器芯片芯片_CS32全地址全地址譯碼譯碼例例6264芯片的地址范圍：芯片的地址范圍： A19A13 A12A0 A19A13 A12A01111000000 1111000111 = F0000 H F1FFF H_OEA19A18A17A16A15A14A13&1A

20、12A0D7D0高位地高位地址線址線全全部部參加參加譯碼譯碼6264A12A0D7D01_CS_WE01111100033部分地址部分地址譯碼譯碼 用用部分部分高位地址高位地址信號(hào)（信號(hào)（而而不是不是全部全部）作為譯碼信號(hào)，）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍。使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍。 存儲(chǔ)器存儲(chǔ)器芯片芯片譯譯碼碼器器低位地址部分部分高位地址全部地址片選信號(hào)A0Ax_CS 存儲(chǔ)器存儲(chǔ)器芯片芯片部分譯碼較全譯碼簡(jiǎn)單，但存在地址重疊區(qū)地址重疊區(qū)。34部分地址部分地址譯碼譯碼例例n同一物理存儲(chǔ)器占用兩組地址：同一物理存儲(chǔ)器占用兩組地址： F0000HF1

21、FFFH B0000HB1FFFH A18不參與譯碼不參與譯碼（ A18=1/0=x）A19A17A16A15A14A13&1到6264CS100011110A19A18 A17A13 A12A0 1 1/0 1 1 0 0 0 0 0 1 135使用譯碼器的應(yīng)用舉例使用譯碼器的應(yīng)用舉例n將將SRAM 6264芯片與系統(tǒng)連接，使其地址范圍為：芯片與系統(tǒng)連接，使其地址范圍為：38000H39FFFH和和78000H79FFFH。n選擇使用選擇使用74LS138譯碼器譯碼器構(gòu)成譯碼電路構(gòu)成譯碼電路 Y0G1 Y1G2 A Y2G2 B Y3Y4A Y5B Y6C Y7片選信號(hào)輸出譯碼允許信

22、號(hào)地址信號(hào)（接到不同的存儲(chǔ)體上）（接到不同的存儲(chǔ)體上）74LS13874LS138邏輯圖：邏輯圖：3674LS138的真值表（注意：注意：輸出低電平有效） 可以看出，當(dāng)譯碼允許信號(hào)有效時(shí)，Yi是輸入A、B、C的函數(shù)，即 Y=f(A,B,C)1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值01 11 11 11 11 11 11 11 1 1 1 0 01 101 11 11 11 11 11 11 1 0 1 0 01 11 101 11 11 11 11 11 0 1 1 0 01 11 11 101 11 11 11 11 0 0 1 0 01 11

23、 11 11 101 11 11 10 1 1 1 0 01 11 11 11 11 101 11 10 1 0 1 0 01 11 11 11 11 11 101 10 0 1 1 0 01 11 11 11 11 11 11 100 0 0 1 0 0Y7Y6Y5Y4Y3Y2Y1Y0C B AG1 G2A G2B37應(yīng)用舉例(續(xù)):D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：6264138CPU系統(tǒng)系統(tǒng)1000001110/11/00Y7

24、 可接其它可接其它存儲(chǔ)芯片存儲(chǔ)芯片A19A18 A17A13 A12A00 0/1 1 1 1 0 0 0 0 1 138線選地址線選地址譯碼譯碼 高位地址線高位地址線不經(jīng)過譯碼不經(jīng)過譯碼，直接直接（或（或經(jīng)反相器經(jīng)反相器）分）分別接各存儲(chǔ)器芯片的片選端來(lái)區(qū)別各芯片的地址。別接各存儲(chǔ)器芯片的片選端來(lái)區(qū)別各芯片的地址。 存儲(chǔ)器存儲(chǔ)器芯片芯片低位地址高位地址全部地址片選信號(hào)A0Ax_CS 存儲(chǔ)器存儲(chǔ)器芯片芯片也會(huì)造成地址重疊，且各芯片地址不連續(xù)。39全譯碼示例全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全

25、全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍地址范圍A12A0A19A18A17A16A15A14 A1340部分譯碼示例部分譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一個(gè)可用地址一個(gè)可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH41線選譯碼示例線選譯

26、碼示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一個(gè)可用地址一個(gè)可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切記： A14 A1300的情況不能出現(xiàn)00000H01FFFH的地址不可使用423.2.23.2.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM 材料：材料：DRAM是靠是靠MOS電路中的電路中的柵極電容柵極電容來(lái)來(lái)存儲(chǔ)信息的。由于電容上的電荷會(huì)逐漸泄漏，需存儲(chǔ)信息的。由于電容上的電荷會(huì)逐漸泄漏，需要定時(shí)充電以維持存儲(chǔ)內(nèi)容不丟失要定時(shí)充電以維持存儲(chǔ)內(nèi)容不丟失(稱為稱為動(dòng)態(tài)刷新動(dòng)態(tài)刷新)，

27、所以所以DRAM需要設(shè)置需要設(shè)置刷新電路刷新電路，相應(yīng)外圍電路就，相應(yīng)外圍電路就較為復(fù)雜較為復(fù)雜。 刷新定時(shí)間隔：刷新定時(shí)間隔：一般為幾一般為幾ms 特點(diǎn)：特點(diǎn)：是集成度高（存儲(chǔ)容量大，可達(dá)是集成度高（存儲(chǔ)容量大，可達(dá)1Gbit/片片以上），功耗低，但速度慢（以上），功耗低，但速度慢（10ns左右），需要刷新。左右），需要刷新。 應(yīng)用：應(yīng)用：非常廣泛，如微機(jī)中的非常廣泛，如微機(jī)中的內(nèi)存條內(nèi)存條、顯卡上的、顯卡上的顯存顯存幾乎都是用幾乎都是用DRAM制造的。制造的。 注意注意：DRAM與與SRAM的異同的異同43n數(shù)據(jù)以電荷形式存于電容器上，數(shù)據(jù)以電荷形式存于電容器上，三極管作為開關(guān)。三極管作為

28、開關(guān)。 n （1）寫入時(shí)）寫入時(shí)，行選擇線為，行選擇線為 1 ，Q導(dǎo)通，導(dǎo)通，C充電充電/放電；放電； （2）讀出時(shí)讀出時(shí)，行選擇線為，行選擇線為 1 ，電容電容C上電荷通過上電荷通過Q送到數(shù)據(jù)線送到數(shù)據(jù)線上，經(jīng)放大，送出；上，經(jīng)放大，送出； （3）需刷新，需刷新，逐行進(jìn)行（行選1時(shí)選中，內(nèi)部進(jìn)行，刷新放刷新放大器大器讀出再重寫C，不改變C原來(lái)狀態(tài)）。刷新周期通常為2ms8ms，刷新電路做在片外/片或模塊內(nèi) DRAM的存儲(chǔ)電路X向地址選擇線向地址選擇線Y向地址選擇線向地址選擇線數(shù)據(jù)線（讀出數(shù)據(jù)線（讀出/寫入）寫入）44n常見常見DRAM的的種類：種類：(1) SDRAM它在它在1個(gè)個(gè)CPU時(shí)鐘

29、周期內(nèi)可完成數(shù)據(jù)的時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問和刷新，即可與訪問和刷新，即可與CPU的時(shí)鐘同步工作。的時(shí)鐘同步工作。SDRAM的工作頻率目前最大可達(dá)的工作頻率目前最大可達(dá)150MHz，存取時(shí)間約為，存取時(shí)間約為510ns，最大數(shù)據(jù)率為最大數(shù)據(jù)率為150MB/s。(2) RDRAM由由Rambus公司所開發(fā)的高速公司所開發(fā)的高速DRAM。其其最大數(shù)據(jù)率可達(dá)最大數(shù)據(jù)率可達(dá)1.6GB/s。(3) DDR DRAM是對(duì)是對(duì)SDRAM的改進(jìn)，它在時(shí)鐘的的改進(jìn)，它在時(shí)鐘的上升沿和下降沿都可以傳送數(shù)據(jù)，其上升沿和下降沿都可以傳送數(shù)據(jù)，其數(shù)據(jù)率可達(dá)200800 MB/s。 nRAM的的3個(gè)個(gè)特性：(1) 可讀可

30、寫 非破壞性讀出，寫入時(shí)覆蓋原內(nèi)容。非破壞性讀出，寫入時(shí)覆蓋原內(nèi)容。(2) 隨機(jī)存取 存取任一單元所需的時(shí)間相同。存取任一單元所需的時(shí)間相同。(3) 易失性（揮發(fā)性） 當(dāng)斷電后，存儲(chǔ)器中的內(nèi)容立當(dāng)斷電后，存儲(chǔ)器中的內(nèi)容立即消失。即消失。45典型DRAM芯片2164An常見DRAM有4116(16K1)和2164(64K1)等n容量=64K1位位=2161 =(2828)1 =(256256)1n采用采用行地址X和和列地址Y 雙方向譯碼來(lái)確定一個(gè)單元；來(lái)確定一個(gè)單元；n行地址、列地址分時(shí)傳送，共用一組地址線A0A7；n地址線的數(shù)量?jī)H僅 為同等容量為同等容量SRAM 芯片的芯片的一半。行行地地址址

31、10001 0 0 0列地址列地址462164A引腳與邏輯符號(hào)A7A0RASCASDINDOUTWE12345678NCDINWERASA0A2A1VDD161514131211109A7A5A4A3A6DOUTCASVSSCASRASWEA7A0VDDVSS地址輸入列地址選通行地址選通寫允許5V地847主要引線nRAS：行地址選通行地址選通信號(hào)，用于鎖存信號(hào)，用于鎖存行地址行地址；nCAS：列地址選通列地址選通信號(hào)，用于鎖存信號(hào)，用于鎖存列地址列地址。 地址總線地址總線A0A7上上先送上行地址行地址A0A7 ，后送上列地址列地址A8A15 ，它們分別在，它們分別在RAS和和CAS有效期間被鎖

32、有效期間被鎖存在存在(X/Y方向方向)地址鎖存器中。地址鎖存器中。 對(duì)比：SRAM情況情況- -省線n nDIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入nDOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=0 -數(shù)據(jù)寫入數(shù)據(jù)寫入WE=1 -數(shù)據(jù)讀出數(shù)據(jù)讀出WE：“寫允許寫允許”信號(hào)對(duì)比：對(duì)比：SRAM中情況 寫入 WE=0 讀出讀出 OE=0對(duì)比：對(duì)比：SRAM中情況 輸入輸入/輸出合用輸出合用1根根D48三種操作(1) 數(shù)據(jù)數(shù)據(jù)讀出(2) 數(shù)據(jù)數(shù)據(jù)寫入(3) 刷新：將存放于每位中的：將存放于每位中的信息讀出再照原樣寫入原單元的過程的過程 49DRAM讀時(shí)序R:行行(RAW)地址地址C:列列(Column)地址地址=1 50DRAM

33、 2164的讀周期的讀周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送n行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開有效，開始傳送行地址始傳送行地址n隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有有效，傳送列地址，效，傳送列地址，CAS*相當(dāng)于相當(dāng)于片選信號(hào)片選信號(hào)n讀寫信號(hào)讀寫信號(hào)WE*讀有效讀有效n數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出51DRAM 2164的寫周期的寫周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASR

34、TRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送n行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開始有效，開始傳送行地址傳送行地址n隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有效，有效，傳送列地址傳送列地址n讀寫信號(hào)讀寫信號(hào)WE*寫有效寫有效n數(shù)據(jù)從數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元引腳進(jìn)入存儲(chǔ)單元52DRAM 2164的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新n行地址選通行地址選通RAS*有效，傳送行有效，傳送行地址地址n列地址選通列地

35、址選通CAS*無(wú)效，沒有列無(wú)效，沒有列地址地址n芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新新n沒有數(shù)據(jù)從輸入輸出沒有數(shù)據(jù)從輸入輸出n存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新新nDRAM必須每隔固定時(shí)間就刷新必須每隔固定時(shí)間就刷新533.3 3.3 只讀存儲(chǔ)器（ROM）n只讀只讀存儲(chǔ)器存儲(chǔ)器ROM (固定或固定或掩模掩模ROM)PROM (一次性可編程一次性可編程ROM)EPROM (可擦除可編程可擦除可編程ROM)EEPROM 或或 E2PROM (可電擦除可編程可電擦除可編程ROM 字節(jié)、頁(yè)字節(jié)、頁(yè) )Flash ROM (閃存閃存ROM 整片整片、塊塊 )

36、n只讀存儲(chǔ)器只讀存儲(chǔ)器ROM因其具有掉電后信息不丟失的特點(diǎn)，故一般用于存放因其具有掉電后信息不丟失的特點(diǎn)，故一般用于存放一些固定的程序如監(jiān)控程序、一些固定的程序如監(jiān)控程序、BIOS程序等。程序等。 54掩膜ROM： 信息制作在芯片中，不可更改信息制作在芯片中，不可更改 PROM： 允許一次編程，此后不可更改允許一次編程，此后不可更改 EPROM： 用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程； 并允許用戶多次擦除和編程并允許用戶多次擦除和編程EEPROM (E2PROM)：采用加電方法在線進(jìn)采用加電方法在線進(jìn) 行擦除和編程，也可多次擦寫行擦除和編程，也可多次擦寫Flash Memor

37、y (閃存)：能夠快速擦寫的能夠快速擦寫的 EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦除ROM ROM 種類種類553.3.1 3.3.1 可擦編程只讀可擦編程只讀EPROMEPROM特點(diǎn)：特點(diǎn)：n可多次編程寫入；可多次編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；n內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的擦除需用紫外線擦除器。典型的典型的EPROM芯片有：芯片有：2716(2K8)、 2732 (4K8) 、 2764 (8K8)、 27128 (16K8)、 27256 (32K8) 、27512 (64K8)等等56EPROM2764芯片引腳及內(nèi)部結(jié)構(gòu)57EPROM 276

38、4的主要引腳n8K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完全兼容完全兼容n主要引腳主要引腳: 地址信號(hào)：地址信號(hào)：A0 A12 數(shù)據(jù)信號(hào)：數(shù)據(jù)信號(hào)：D0 D7 輸出信號(hào)：輸出信號(hào)：OE 片選信號(hào)：片選信號(hào)：CE 編程脈沖輸入：編程脈沖輸入：PGM 編程電壓編程電壓: VPP582764的工作方式數(shù)據(jù)數(shù)據(jù)讀出讀出 - 在在正常工作電路正常工作電路中中編程寫入編程寫入 - 在專門的在專門的寫入器寫入器中中擦除擦除 - 在專門的在專門的擦除器擦除器中中標(biāo)準(zhǔn)標(biāo)準(zhǔn)編程方式編程方式快速快速編程方式編程方式 其中其中編程寫入的特點(diǎn)編程寫入的特點(diǎn): 每出現(xiàn)一個(gè)編程負(fù)脈沖每出現(xiàn)一個(gè)編程負(fù)脈沖就寫

39、入一個(gè)就寫入一個(gè)字節(jié)數(shù)據(jù)字節(jié)數(shù)據(jù)工作方式工作方式59方式A9A0VPPVCC數(shù)據(jù)端功能讀讀低低高VCC5 V數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止低高高VCC5 V高阻備用高VCC5 V高阻編程編程低高低12.5VVCC數(shù)據(jù)輸入數(shù)據(jù)輸入校驗(yàn)校驗(yàn)低低高12.5VVCC數(shù)據(jù)輸出數(shù)據(jù)輸出編程禁止高12.5VVCC高阻標(biāo)識(shí)符 低 低 高 高低高VCCVCC5 V5 V制造商編碼器件編碼引腳CEOEPGM2764A的工作方式選擇表602764A編程波形波形地址數(shù)據(jù)VPPCEPGMOE45ms地址穩(wěn)定編程校驗(yàn)太寬使編程時(shí)間長(zhǎng),且芯片功耗大TMS27C040僅100s6180888088系統(tǒng)與系統(tǒng)與27642764EPR

40、OMEPROM和和62646264SRAMSRAM的連接的連接Vcc思考思考: : 請(qǐng)同學(xué)們自己計(jì)算請(qǐng)同學(xué)們自己計(jì)算8片存儲(chǔ)芯片的地址片存儲(chǔ)芯片的地址623.4 3.4 存儲(chǔ)器與存儲(chǔ)器與CPUCPU的接口技術(shù)的接口技術(shù) nCPU與存儲(chǔ)器連接時(shí)，數(shù)據(jù)總線、地址總線和與存儲(chǔ)器連接時(shí)，數(shù)據(jù)總線、地址總線和控制總線都要連接。在連接時(shí)需注意以下問題：控制總線都要連接。在連接時(shí)需注意以下問題：nCPU總線時(shí)序與存儲(chǔ)器的讀寫時(shí)序總線時(shí)序與存儲(chǔ)器的讀寫時(shí)序nCPU總線的負(fù)載能力總線的負(fù)載能力n存儲(chǔ)器結(jié)構(gòu)的選定存儲(chǔ)器結(jié)構(gòu)的選定n存儲(chǔ)器的擴(kuò)展存儲(chǔ)器的擴(kuò)展63存儲(chǔ)器擴(kuò)展技術(shù)擴(kuò)展技術(shù)位位擴(kuò)展擴(kuò)展 擴(kuò)展每個(gè)存儲(chǔ)單元的位

41、數(shù)擴(kuò)展每個(gè)存儲(chǔ)單元的位數(shù) (擴(kuò)展擴(kuò)展寬度寬度)字字?jǐn)U展擴(kuò)展 擴(kuò)展存儲(chǔ)單元的個(gè)數(shù)擴(kuò)展存儲(chǔ)單元的個(gè)數(shù) (擴(kuò)展擴(kuò)展長(zhǎng)度長(zhǎng)度)字位字位擴(kuò)展擴(kuò)展 兩者的綜合兩者的綜合 (擴(kuò)展擴(kuò)展寬度寬度和和長(zhǎng)度長(zhǎng)度) 用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有有1片（或片（或1組）被選中。組）被選中。 假設(shè)擴(kuò)展同種芯片，則需要的芯片假設(shè)擴(kuò)展同種芯片，則需要的芯片 ： 總片數(shù)總?cè)萘靠偲瑪?shù)總?cè)萘? /（容量（容量/ /片）片） 位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展字位擴(kuò)展64位擴(kuò)展n存儲(chǔ)器芯片的存儲(chǔ)容

42、量等于的存儲(chǔ)容量等于M N ： 單元數(shù)單元數(shù)M（=2K） 每單元的位數(shù)每單元的位數(shù)Nn當(dāng)構(gòu)成內(nèi)存的當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)芯片的字長(zhǎng) 內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足，使每個(gè)單元的字長(zhǎng)滿足要求。要求。n8088/8086的內(nèi)存單元的字長(zhǎng)的內(nèi)存單元的字長(zhǎng)=8/16。字節(jié)數(shù)字節(jié)數(shù)字長(zhǎng)字長(zhǎng)位擴(kuò)展位擴(kuò)展652114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE10441例例1: 1: 把兩片SRAM 2114,其容量=1K4=210 4 擴(kuò)展為1KB=1K 8 (1) 多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)多個(gè)位

43、擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)據(jù)總線的不同位數(shù), 其它連接都一樣其它連接都一樣; (2) 這些芯片應(yīng)被看作是一個(gè)整體這些芯片應(yīng)被看作是一個(gè)整體, 常被稱為常被稱為“芯片芯片組組”,它們應(yīng)同時(shí)選中它們應(yīng)同時(shí)選中,一起進(jìn)行讀或?qū)懸黄疬M(jìn)行讀或?qū)?兩個(gè)兩個(gè)芯片芯片可看可看作為作為一個(gè)一個(gè)整體整體的的“芯芯片組片組”66位擴(kuò)展例2：用用8片容量為片容量為64K x 1的的2164A芯片構(gòu)成芯片構(gòu)成 64KB = 64K x 8存儲(chǔ)器存儲(chǔ)器, 64K x 1的的2164A 芯片需芯片需8片片 構(gòu)成構(gòu)成64K x 8=64KB2164A（1）DBABD0D1D7A0A7MEMW行選行選列

44、選列選A0A15D0D7A0A7A0A7A0A7 A8A15A0A7 A8A15WERASCASA0A7 A8A15 2164A（2）2164A（8） 一個(gè)一個(gè)整體整體的的“芯片組芯片組”LS158二選一二選一如何實(shí)現(xiàn)？如何實(shí)現(xiàn)？67DRAM控制器結(jié)構(gòu)68位擴(kuò)展方法總結(jié)： n位擴(kuò)展方法：位擴(kuò)展方法： 將每片的地址線、控制線將每片的地址線、控制線并聯(lián)，數(shù)據(jù)，數(shù)據(jù)線線分別引出。n位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。位擴(kuò)展位擴(kuò)展69字?jǐn)U展n特點(diǎn): 地址空間的擴(kuò)展。芯片每個(gè)單元中的地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，字長(zhǎng)滿足，但單元數(shù)不滿足。n擴(kuò)展原則： 每個(gè)芯片的地

45、址線、數(shù)據(jù)線、控制線每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端，僅片選端分別引出分別引出，以實(shí)現(xiàn)每個(gè)芯，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。片占據(jù)不同的地址范圍。注意：注意：實(shí)際上前面講授SRAM擴(kuò)展時(shí)已介紹了字?jǐn)U展字?jǐn)U展70字?jǐn)U展例例n用用兩片1KB=1K8位位=210 8位的位的SRAM芯片芯片構(gòu)成容量為構(gòu)成容量為2KB=2K8位的存儲(chǔ)器位的存儲(chǔ)器片選端片選端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE譯碼器00000000010000000000兩芯片不同時(shí)兩芯片不同時(shí)選中選中,不會(huì)同不會(huì)同時(shí)工作時(shí)工作1K81K8總?cè)萘?K871字位字位擴(kuò)展n根據(jù)內(nèi)

46、存容量及芯片容量確定所需存根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；儲(chǔ)芯片數(shù)；n進(jìn)行進(jìn)行位擴(kuò)展擴(kuò)展以滿足字長(zhǎng)要求；以滿足字長(zhǎng)要求；n進(jìn)行進(jìn)行字?jǐn)U展擴(kuò)展以滿足容量要求。以滿足容量要求。n若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為L(zhǎng)K，要構(gòu)要構(gòu)成容量為成容量為M N的存儲(chǔ)器，需要的的存儲(chǔ)器，需要的芯片芯片數(shù)數(shù)為：為： (M N) / (LK) =（M / L） （N / K）即即 總片數(shù)總?cè)萘靠偲瑪?shù)總?cè)萘? /（容量（容量/ /片）片）= = 字?jǐn)U展倍數(shù)字?jǐn)U展倍數(shù) 位擴(kuò)展倍數(shù)位擴(kuò)展倍數(shù) 字位擴(kuò)展字位擴(kuò)展72字位字位擴(kuò)展擴(kuò)展例n用4K1位=2121的芯片組成16KB =2148的存儲(chǔ)器。n擴(kuò)成4K

47、B 8片n再擴(kuò)成16KB 4*8=32片 (=16K8 / 4K1)n地址線需14根（A0-A13），其中12根（A0-A11）用于片內(nèi)尋址，2根（A12，A13）用于片選譯碼。連接圖。 n注意:以上的例子中所需的地址線數(shù)并未從系統(tǒng)整體上考慮。 在實(shí)際系統(tǒng)中，總線中的地址線數(shù)往往要多于所需的地址線數(shù)，這時(shí)除片內(nèi)尋址的低位地址線(即片內(nèi)地址線)外，剩余的高位地址線一般都要用于片選譯碼。 73例例: 某半導(dǎo)體存儲(chǔ)器總?cè)萘磕嘲雽?dǎo)體存儲(chǔ)器總?cè)萘?K8。其中固化區(qū)。其中固化區(qū)2K字節(jié)，選用字節(jié)，選用EPROM芯片芯片2716（2K8）；工）；工作區(qū)作區(qū)2K字節(jié)，選用字節(jié)，選用SRAM芯片芯片2114（1

48、K4）。）。解：解： 先確定所需芯片數(shù)：固化區(qū)先確定所需芯片數(shù)：固化區(qū)2K8，需，需2716一塊；工作區(qū)一塊；工作區(qū)2K8，2塊塊2114拼接為一拼接為一組容量為組容量為1K8，需，需2組，共組，共4塊塊2114。見下圖。見下圖。 存儲(chǔ)器總?cè)萘繛榇鎯?chǔ)器總?cè)萘繛?K8，共，共12條地址線條地址線A0A11，8條數(shù)據(jù)線，各存儲(chǔ)器芯片的地址分條數(shù)據(jù)線，各存儲(chǔ)器芯片的地址分配和片選邏輯如下表。配和片選邏輯如下表。74758088系統(tǒng)中存儲(chǔ)器的連接使用方法系統(tǒng)中存儲(chǔ)器的連接使用方法存儲(chǔ)器與8088系統(tǒng)總線的連接要點(diǎn)：n存儲(chǔ)器的地址范圍？ 根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片根據(jù)要求的地址范圍可確

49、定用哪幾根地址線進(jìn)行片選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。n系統(tǒng)總線上與存儲(chǔ)器有關(guān)的信號(hào)線有哪些？ 熟悉與存儲(chǔ)器有關(guān)的總線信號(hào)和存儲(chǔ)芯片引腳的熟悉與存儲(chǔ)器有關(guān)的總線信號(hào)和存儲(chǔ)芯片引腳的功能。n譯碼電路的構(gòu)成（譯碼器的連接方法） 系統(tǒng)地址空間一般比存儲(chǔ)芯片的容量大（即總線系統(tǒng)地址空間一般比存儲(chǔ)芯片的容量大（即總線中的地址線數(shù)多于存儲(chǔ)芯片的地址線數(shù)），物理內(nèi)存中的地址線數(shù)多于存儲(chǔ)芯片的地址線數(shù)），物理內(nèi)存實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何進(jìn)

50、行分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何進(jìn)行地址譯碼。地址譯碼。76n8088系統(tǒng)中存儲(chǔ)器連接涉及到的總線信號(hào)包括：n地址線: A19-A0n數(shù)據(jù)線: D7-D0 (注意：注意：8086為為: D15-D0 )n控制線: 存儲(chǔ)器讀信號(hào)存儲(chǔ)器讀信號(hào)MEMR 存儲(chǔ)器寫信號(hào)存儲(chǔ)器寫信號(hào)MEMWn需要考慮的存儲(chǔ)芯片引腳n地址線: An-1-A0： 接地址總線的接地址總線的An-1-A0n數(shù)據(jù)線: D7-D0： 接數(shù)據(jù)總線的接數(shù)據(jù)總線的D7-D0n片選線: CS(CE) (可能有多根可能有多根)： 接地址譯碼器的片選輸出接地址譯碼器的片選輸出Ym-Y0n控制線: 輸出允許輸出允許OE(即讀出允許即讀

51、出允許) 接接MEMR 寫入允許寫入允許WE： 接接MEMW77*補(bǔ)充：8086的16位存儲(chǔ)器接口n數(shù)據(jù)總線為16位，但，但存儲(chǔ)器按按8位進(jìn)行編址進(jìn)行編址- 用用兩個(gè)兩個(gè)8位的位的存儲(chǔ)體(BANK)構(gòu)成構(gòu)成16位位BANK1奇數(shù)奇數(shù)地址BANK0偶數(shù)偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號(hào)體選信號(hào)和讀寫控制如何產(chǎn)生？如何產(chǎn)生？如何連接？如何連接？78*8086的16位存儲(chǔ)器接口n讀寫數(shù)據(jù)有以下讀寫數(shù)據(jù)有以下幾種情況幾種情況：n讀寫從偶數(shù)地址開始的讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)位的數(shù)據(jù)n讀寫從奇數(shù)地址開始的讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)位的數(shù)據(jù)n讀寫從偶數(shù)地址開始的讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)位的數(shù)據(jù)n讀寫從奇地址開始的讀寫從奇地址開始的8位的數(shù)據(jù)位的數(shù)據(jù)n8086讀寫讀寫16位位數(shù)據(jù)的特點(diǎn)數(shù)據(jù)的特點(diǎn)：n讀讀16位數(shù)據(jù)時(shí)會(huì)讀位數(shù)據(jù)時(shí)會(huì)讀兩次兩次，每次，每次8位。位。n讀高字節(jié)時(shí)讀高字節(jié)時(shí)BHE=0，A0=1；n讀低字節(jié)時(shí)讀低字節(jié)時(shí)BHE=1，A0=0n每次只使用數(shù)據(jù)線的一半：每次只使用數(shù)據(jù)線的一半：D15-D8 或或 D7-D0n寫寫16位數(shù)據(jù)時(shí)位數(shù)據(jù)時(shí)一次一次寫入。寫入。nBHE和和A0同時(shí)為同時(shí)為0n同時(shí)使用全部數(shù)據(jù)線同時(shí)使用全部數(shù)據(jù)線D15D079*8086的16位存儲(chǔ)器接口n兩種譯碼方法兩種譯碼方