第03章 系統(tǒng)總線

1、第第3章章 系統(tǒng)總線系統(tǒng)總線3.1 總線的基本概念總線的基本概念3.2 總線的分類總線的分類3.3 總線特性及性能指標(biāo)總線特性及性能指標(biāo)3.4 總線結(jié)構(gòu)總線結(jié)構(gòu)3.5 總線控制總線控制3.1 總線的基本概念總線的基本概念二二、為什么要用總線、為什么要用總線一一、什么是總線、什么是總線三、總線上信息的傳送三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線，總線是連接各個(gè)部件的信息傳輸線，是是 各個(gè)部件共享的傳輸介質(zhì)各個(gè)部件共享的傳輸介質(zhì)串行串行并行并行回顧計(jì)算機(jī)的構(gòu)成回顧計(jì)算機(jī)的構(gòu)成四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例1. 面向面向 CPU 的雙總線結(jié)構(gòu)框圖的雙總線結(jié)構(gòu)框圖 中央處理

2、器中央處理器 CPUI/O總線總線M總總線線主存主存 I/O接口接口 I/O 設(shè)備設(shè)備1 I/O 設(shè)備設(shè)備2I/O接口接口I/O接口接口 I/O 設(shè)備設(shè)備n單總線（系統(tǒng)總線單總線（系統(tǒng)總線）2. 單總線結(jié)構(gòu)框圖單總線結(jié)構(gòu)框圖 CPU 主存主存 I/O接口接口 I/O 設(shè)備設(shè)備1 I/O 設(shè)備設(shè)備2 I/O接口接口 I/O 設(shè)備設(shè)備n I/O接口接口3. 以存儲器為中心的雙總線結(jié)構(gòu)框圖以存儲器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線系統(tǒng)總線 主存主存 CPU I/O接口接口 I/O 設(shè)備設(shè)備1 I/O 設(shè)備設(shè)備n I/O接口接口存儲總線存儲總線3.2 總線的分類總線的分類1. .片內(nèi)總線片內(nèi)總線2. .系

3、統(tǒng)總線系統(tǒng)總線芯片內(nèi)部芯片內(nèi)部 的總線的總線數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線控制總線控制總線雙向雙向 與機(jī)器字長、存儲字長有關(guān)與機(jī)器字長、存儲字長有關(guān)單向單向 與存儲地址、與存儲地址、 I/O地址有關(guān)地址有關(guān)有出有出 有入有入計(jì)算機(jī)各部件之間計(jì)算機(jī)各部件之間 的信息傳輸線的信息傳輸線存儲器讀、存儲器寫存儲器讀、存儲器寫總線允許、中斷確認(rèn)總線允許、中斷確認(rèn)中斷請求、總線請求中斷請求、總線請求3. .通信總線通信總線串行通信總線串行通信總線并行通信總線并行通信總線傳輸方式傳輸方式 用于用于 計(jì)算機(jī)系統(tǒng)之間計(jì)算機(jī)系統(tǒng)之間 或或 計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）與其他系統(tǒng)（如控

4、制儀表、移動(dòng)通信等）之間的通信之間的通信3.3 總線特性及性能指標(biāo)總線特性及性能指標(biāo)一、總線物理實(shí)現(xiàn)一、總線物理實(shí)現(xiàn)CPU 插板插板主存主存 插板插板I/O 插板插板BUS主板主板1. 機(jī)械特性機(jī)械特性2. 電氣特性電氣特性3. 功能特性功能特性4. 時(shí)間特性時(shí)間特性二、總線特性二、總線特性尺寸、形狀、管腳數(shù)尺寸、形狀、管腳數(shù)及及排列順序排列順序傳輸方向傳輸方向 和有效的和有效的 電平電平 范圍范圍每根傳輸線的每根傳輸線的 功能功能信號的信號的 時(shí)序時(shí)序 關(guān)系關(guān)系地址地址數(shù)據(jù)數(shù)據(jù)控制控制三、總線的性能指標(biāo)三、總線的性能指標(biāo)1. 總線寬度總線寬度2. 標(biāo)準(zhǔn)傳輸率標(biāo)準(zhǔn)傳輸率3. 時(shí)鐘同步時(shí)鐘同步/

5、異步異步4. 總線復(fù)用總線復(fù)用5. 信號線數(shù)信號線數(shù)6. 總線控制方式總線控制方式7. 其他指標(biāo)其他指標(biāo)數(shù)據(jù)線數(shù)據(jù)線 的根數(shù)的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）同步、不同步同步、不同步地址線地址線 與與 數(shù)據(jù)線數(shù)據(jù)線 復(fù)用復(fù)用地址線、數(shù)據(jù)線和控制線的地址線、數(shù)據(jù)線和控制線的 總和總和負(fù)載能力負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)模塊模塊系統(tǒng)系統(tǒng)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB總總線線標(biāo)標(biāo)準(zhǔn)準(zhǔn) 四、總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)系統(tǒng)模塊模塊標(biāo)標(biāo) 準(zhǔn)準(zhǔn) 界界 面面總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)數(shù)據(jù)線數(shù)據(jù)線總線時(shí)鐘總線時(shí)鐘帶寬帶寬IS

6、A168 MHz（獨(dú)立）（獨(dú)立）16 MBpsEISA328 MHz（獨(dú)立）（獨(dú)立）33 MBpsVESA(VL-BUS)3232 MHz（CPU）133 MBpsPCI326433 MHz（獨(dú)立）（獨(dú)立）64 MHz（獨(dú)立）（獨(dú)立）132 MBps528 MBpsAGP3266.7 MHz（獨(dú)立）（獨(dú)立）133 MHz（獨(dú)立）（獨(dú)立）266 MBps533 MBpsRS-232串行通信串行通信總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口串行接口總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)普通無屏蔽雙絞線普通

7、無屏蔽雙絞線帶屏蔽雙絞線帶屏蔽雙絞線最高最高1.5 Mbps (USB1.0)12 Mbps (USB1.0)480 Mbps (USB2.0) 四、總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)3.4 總線結(jié)構(gòu)總線結(jié)構(gòu)一、單總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）單總線（系統(tǒng)總線） CPU 主存主存 I/O接口接口 I/O 設(shè)備設(shè)備1 I/O 設(shè)備設(shè)備2 I/O接口接口 I/O 設(shè)備設(shè)備n I/O接口接口1. 雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)具有特殊功能的處理器，具有特殊功能的處理器，由通道對由通道對I/O統(tǒng)一管理統(tǒng)一管理通道通道 I/O接口接口 設(shè)備設(shè)備n I/O接口接口 設(shè)備設(shè)備0 CPU主存主存主存總線主存總線I/O總線總

8、線二、多總線結(jié)構(gòu)二、多總線結(jié)構(gòu)2. 三總線結(jié)構(gòu)三總線結(jié)構(gòu)主存總線主存總線DMA總線總線I/O總線總線 CPU 主存主存設(shè)備設(shè)備1設(shè)備設(shè)備n高速外設(shè)高速外設(shè)I/O接口接口I/O接口接口I/O接口接口3. 三總線結(jié)構(gòu)的又一形式三總線結(jié)構(gòu)的又一形式串行接口串行接口局域網(wǎng)局域網(wǎng)系統(tǒng)總線系統(tǒng)總線CPUCache局部總線局部總線擴(kuò)展總線接口擴(kuò)展總線接口擴(kuò)展總線擴(kuò)展總線ModemSCSI局部局部I/O控制器控制器主存主存4. 四總線結(jié)構(gòu)四總線結(jié)構(gòu)多媒體多媒體 Modem主存主存擴(kuò)展總線接口擴(kuò)展總線接口局域網(wǎng)局域網(wǎng)SCSICPU串行接口串行接口FAX系統(tǒng)總線系統(tǒng)總線局部總線局部總線高速總線高速總線擴(kuò)展總線擴(kuò)展

9、總線圖形圖形Cache/橋橋1. 傳統(tǒng)微型機(jī)總線結(jié)構(gòu)傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例三、總線結(jié)構(gòu)舉例存儲器存儲器SCSI 控制器控制器主存控制器主存控制器ISA、EISA 8 MHz的的16位數(shù)據(jù)通路位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器標(biāo)準(zhǔn)總線控制器33 MHz的的32位數(shù)據(jù)通路位數(shù)據(jù)通路系統(tǒng)總線系統(tǒng)總線多媒體多媒體高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形 CPU Modem2. VL-BUS局部總線結(jié)構(gòu)局部總線結(jié)構(gòu)33 MHz的的32位數(shù)據(jù)通路位數(shù)據(jù)通路系統(tǒng)總線系統(tǒng)總線ISA、EISA多媒體多媒體高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形圖文傳真圖文傳真8 MHz的的16位數(shù)據(jù)通路位數(shù)據(jù)通路標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)

10、總線 控制器控制器CPU主存控制器主存控制器存儲器存儲器局部總線局部總線 控制器控制器 SCSI控制器控制器VL BUS Modem3. PCI 總線結(jié)構(gòu)總線結(jié)構(gòu)CPU多媒體多媒體PCI 橋橋高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形圖文傳真圖文傳真PCI 總線總線系統(tǒng)總線系統(tǒng)總線33 MHz的的32位數(shù)據(jù)通路位數(shù)據(jù)通路8 MHz的的16位數(shù)據(jù)通路位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線 控制器控制器 SCSI 控制器控制器存儲器存儲器 Modem4. 多層多層 PCI 總線結(jié)構(gòu)總線結(jié)構(gòu)PCI總線總線2存儲器存儲器橋橋0橋橋4 PCI設(shè)備設(shè)備橋橋5總線橋總線橋橋橋3橋橋1設(shè)備設(shè)備橋橋2第一級橋

11、第一級橋第二級橋第二級橋第三級橋第三級橋PCI總線總線4PCI總線總線5PCI總線總線3PCI總線總線1PCI總線總線0存儲器總線存儲器總線 標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線CPU3.5 總線控制總線控制一、總線判優(yōu)控制一、總線判優(yōu)控制 總線判優(yōu)控制總線判優(yōu)控制分布式分布式集中式集中式 主設(shè)備主設(shè)備(模塊模塊)對總線有對總線有 控制權(quán)控制權(quán) 從設(shè)備從設(shè)備(模塊模塊)響應(yīng)響應(yīng) 從主設(shè)備發(fā)來的總線命令從主設(shè)備發(fā)來的總線命令1. 基本概念基本概念鏈?zhǔn)讲樵冩準(zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢計(jì)數(shù)器定時(shí)查詢獨(dú)立請求方式獨(dú)立請求方式2. 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞娇偪偩€線控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口

12、接口nBG數(shù)據(jù)線數(shù)據(jù)線地址線地址線BS 總線忙總線忙BR總線請求總線請求BG總線同意總線同意I/O接口接口1優(yōu)點(diǎn)是結(jié)構(gòu)簡單、易于擴(kuò)展；缺點(diǎn)是優(yōu)先級固定，鏈?zhǔn)骄€路故障會損害系統(tǒng)運(yùn)行質(zhì)量。優(yōu)點(diǎn)是結(jié)構(gòu)簡單、易于擴(kuò)展；缺點(diǎn)是優(yōu)先級固定，鏈?zhǔn)骄€路故障會損害系統(tǒng)運(yùn)行質(zhì)量。 0BS 總線忙總線忙BR總線請求總線請求總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址3. 計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式I/O接口接口1 計(jì)數(shù)器計(jì)數(shù)器設(shè)備地址設(shè)備地址 1排隊(duì)器排隊(duì)器排隊(duì)器排隊(duì)器4. 獨(dú)立請求方式獨(dú)立請求方式總總線線控控制制部部件件數(shù)據(jù)線數(shù)

13、據(jù)線地址線地址線I/O接口接口0I/O接口接口1I/O接口接口nBR0 BG0BR1BG1BRnBGnBG總線同意總線同意BR總線請求總線請求獨(dú)立請求獨(dú)立請求方式，可以采用多種仲裁策略，優(yōu)先級靈活、響應(yīng)速度快、結(jié)構(gòu)復(fù)雜。方式，可以采用多種仲裁策略，優(yōu)先級靈活、響應(yīng)速度快、結(jié)構(gòu)復(fù)雜。5. 分布式仲裁：分布式仲裁：（1）各主模塊有自己的仲裁號和仲裁邏輯。（）各主模塊有自己的仲裁號和仲裁邏輯。（2）以優(yōu)先級仲裁策略為基礎(chǔ)。（以優(yōu)先級仲裁策略為基礎(chǔ)。（3）過程：首先把自）過程：首先把自己的仲裁號發(fā)送到仲裁總線上，仲裁邏輯將仲裁己的仲裁號發(fā)送到仲裁總線上，仲裁邏輯將仲裁總線上的仲裁號與自己的仲裁號比較，

14、若自己的總線上的仲裁號與自己的仲裁號比較，若自己的優(yōu)先級低，則請求失敗，撤除自己的仲裁號，仲優(yōu)先級低，則請求失敗，撤除自己的仲裁號，仲裁總線上最終保留優(yōu)先級最高的仲裁號。裁總線上最終保留優(yōu)先級最高的仲裁號。二、總線通信控制二、總線通信控制1. 目的目的2. 總線傳輸周期總線傳輸周期主模塊申請，總線仲裁決定主模塊申請，總線仲裁決定主模塊向從模塊主模塊向從模塊 給出地址給出地址 和和 命令命令主模塊和從模塊主模塊和從模塊 交換數(shù)據(jù)交換數(shù)據(jù)主模塊主模塊 撤消有關(guān)信息撤消有關(guān)信息 申請分配階段申請分配階段尋址階段尋址階段傳數(shù)階段傳數(shù)階段結(jié)束階段結(jié)束階段解決通信雙方解決通信雙方 協(xié)調(diào)配合協(xié)調(diào)配合 問題問

15、題由由 統(tǒng)一時(shí)標(biāo)統(tǒng)一時(shí)標(biāo) 控制數(shù)據(jù)傳送控制數(shù)據(jù)傳送充分充分 挖掘挖掘 系統(tǒng)系統(tǒng) 總線每個(gè)瞬間總線每個(gè)瞬間 的的 潛力潛力同步通信同步通信 異步通信異步通信 半同步通信半同步通信 分離式通信分離式通信 3. 總線通信的四種方式總線通信的四種方式采用采用 應(yīng)答方式應(yīng)答方式 ，沒有公共時(shí)鐘標(biāo)準(zhǔn)，沒有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合同步、異步結(jié)合 讀讀命令命令(1) 同步式數(shù)據(jù)輸入同步式數(shù)據(jù)輸入T1總線傳輸周期總線傳輸周期T2T3T4 時(shí)鐘時(shí)鐘 地址地址 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù)(2) 同步式數(shù)據(jù)輸出同步式數(shù)據(jù)輸出T1總線傳輸周期總線傳輸周期T2T3T4 時(shí)鐘時(shí)鐘 地址地址 寫寫命令命令不互鎖不互鎖半互鎖半互鎖全

16、互鎖全互鎖(3) 異步通信異步通信主設(shè)備主設(shè)備從設(shè)備從設(shè)備請請求求回回答答比較同步通信和異步通信比較同步通信和異步通信 同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場合。下降。適合于速度差別不大的場合。 異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件較同步復(fù)雜，靈活性

17、高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工工作速度差異較大時(shí)，有利于提高總線工作效率。作效率。(4) 半同步通信半同步通信同步同步 發(fā)送方發(fā)送方 用系統(tǒng)用系統(tǒng) 時(shí)鐘前沿時(shí)鐘前沿 發(fā)信號發(fā)信號 接收方接收方 用系統(tǒng)用系統(tǒng) 時(shí)鐘后沿時(shí)鐘后沿 判斷、識別判斷、識別（同步、異步（同步、異步 結(jié)合）結(jié)合）異步異步 允許不同速度的模塊和諧工作允許不同速度的模塊和諧工作 增加一條增加一條 “等待等待”響應(yīng)信號響應(yīng)信號 WAIT以輸入數(shù)據(jù)為例的半同步通信時(shí)序以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1 主模塊發(fā)地址主模塊發(fā)地址T2 主模塊發(fā)命令主模塊發(fā)命令T3 從模塊提供數(shù)據(jù)從模塊提供數(shù)據(jù)T4 從模塊撤銷數(shù)

18、據(jù)，主模塊撤銷命令從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw 當(dāng)當(dāng) 為低電平時(shí)，等待一個(gè)為低電平時(shí)，等待一個(gè) TWAITTw 當(dāng)當(dāng) 為低電平時(shí)，等待一個(gè)為低電平時(shí)，等待一個(gè) TWAIT 讀讀 命令命令WAIT 地址地址 數(shù)據(jù)數(shù)據(jù) 時(shí)鐘時(shí)鐘總線傳輸周期總線傳輸周期T1T2TWTWT3T4(4) 半同步通信半同步通信 （同步、異步（同步、異步 結(jié)合）結(jié)合）上述三種通信的共同點(diǎn)上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例） 主模塊發(fā)地址主模塊發(fā)地址 、命令、命令 從模塊準(zhǔn)備數(shù)據(jù)從模塊準(zhǔn)備數(shù)據(jù) 從模塊向主模塊發(fā)數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑總線空閑占用總線占用總線不

19、占用總線不占用總線占用總線占用總線(5) 分離式通信分離式通信充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊主模塊 申請申請 占用總線，使用完后占用總線，使用完后即即 放棄總線放棄總線 的使用權(quán)的使用權(quán)從模塊從模塊 申請申請 占用總線，將各種信占用總線，將各種信息送至總線上息送至總線上一個(gè)總線傳輸周期一個(gè)總線傳輸周期子周期子周期1子周期子周期2主模塊主模塊1. 各模塊有權(quán)申請占用總線各模塊有權(quán)申請占用總線分離式通信特點(diǎn)分離式通信特點(diǎn)充分提高了總線的有效占用充分提高了總線的有效占用2. 采用同步方式通信，不等對方回答采用同步方式通信，不等對方回答3. 各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用

20、總線各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4. 總線被占用時(shí)，無空閑總線被占用時(shí)，無空閑計(jì)算機(jī)總線概述 總線周期以及相關(guān)概念總線周期以及相關(guān)概念 總線周期：通過總線完成一次內(nèi)存讀寫操作或者完成總線周期：通過總線完成一次內(nèi)存讀寫操作或者完成一次一次I/O設(shè)備讀寫操作所需的時(shí)間，一般由地址時(shí)間和設(shè)備讀寫操作所需的時(shí)間，一般由地址時(shí)間和數(shù)據(jù)時(shí)間兩個(gè)時(shí)間段組成數(shù)據(jù)時(shí)間兩個(gè)時(shí)間段組成 地址時(shí)間：地址時(shí)間：CPU向內(nèi)存或向內(nèi)存或IO設(shè)備送出地址信息到地設(shè)備送出地址信息到地址總線址總線 數(shù)據(jù)時(shí)間：數(shù)據(jù)時(shí)間：CPU完成數(shù)據(jù)讀寫完成數(shù)據(jù)讀寫 周期類型：一般分為內(nèi)存讀周期、內(nèi)存寫周期、周期類型：一般分為內(nèi)存讀周期、內(nèi)存寫周

21、期、 I/O讀讀周期、周期、 I/O寫周期四種類型寫周期四種類型 總線的等待狀態(tài)：由于被讀寫的部件或設(shè)備速度慢，總線的等待狀態(tài)：由于被讀寫的部件或設(shè)備速度慢，一次數(shù)據(jù)時(shí)間內(nèi)不能完成讀寫操作，就要增加一個(gè)或一次數(shù)據(jù)時(shí)間內(nèi)不能完成讀寫操作，就要增加一個(gè)或多個(gè)數(shù)據(jù)時(shí)間繼續(xù)完成讀寫操作，在這增加的數(shù)據(jù)時(shí)多個(gè)數(shù)據(jù)時(shí)間繼續(xù)完成讀寫操作，在這增加的數(shù)據(jù)時(shí)間里，稱總線處于等待狀態(tài)。它影響系統(tǒng)的運(yùn)行效率，間里，稱總線處于等待狀態(tài)。它影響系統(tǒng)的運(yùn)行效率，降低系統(tǒng)的性能。降低系統(tǒng)的性能。信息傳送信息傳送尋址尋址數(shù)據(jù)線數(shù)據(jù)線地址線地址線總線占用期間總線占用期間地址地址數(shù)據(jù)數(shù)據(jù)單周期數(shù)據(jù)傳輸方式單周期數(shù)據(jù)傳輸方式尋址尋

22、址數(shù)據(jù)數(shù)據(jù)n地址地址數(shù)據(jù)數(shù)據(jù)3數(shù)據(jù)數(shù)據(jù)1數(shù)據(jù)數(shù)據(jù)2數(shù)據(jù)線數(shù)據(jù)線地址線地址線.信息傳送信息傳送總線占用期間總線占用期間無效無效 猝發(fā)數(shù)據(jù)傳輸方式猝發(fā)數(shù)據(jù)傳輸方式計(jì)算機(jī)總線概述正?？偩€周期：每次數(shù)據(jù)傳輸都由一次地址時(shí)間和一次數(shù)據(jù)時(shí)間組成。正?？偩€周期：每次數(shù)據(jù)傳輸都由一次地址時(shí)間和一次數(shù)據(jù)時(shí)間組成。（單周期數(shù)據(jù)傳輸方式）（單周期數(shù)據(jù)傳輸方式）BurstBurst總線周期：數(shù)據(jù)傳輸由一次地址時(shí)間和多次數(shù)據(jù)時(shí)間組成，即總線周期：數(shù)據(jù)傳輸由一次地址時(shí)間和多次數(shù)據(jù)時(shí)間組成，即給出一次地址信息，連續(xù)傳送多個(gè)數(shù)據(jù)。（猝發(fā)數(shù)據(jù)傳輸方式）給出一次地址信息，連續(xù)傳送多個(gè)數(shù)據(jù)。（猝發(fā)數(shù)據(jù)傳輸方式）計(jì)算機(jī)總線的結(jié)構(gòu)計(jì)算

23、機(jī)總線的結(jié)構(gòu) 幾種常用的標(biāo)準(zhǔn)總線幾種常用的標(biāo)準(zhǔn)總線 ISA（Industrial Standard Architecture）總線：工業(yè)標(biāo)準(zhǔn)結(jié)）總線：工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，構(gòu)總線，8位（后來位（后來16位）數(shù)據(jù)線，位）數(shù)據(jù)線，20位（后來位（后來24位）地址位）地址線，工作頻率線，工作頻率8.33MHz。 EISA（Extended Industrial Standard Architecture ）總線：）總線：擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，16或或32位數(shù)據(jù)線，位數(shù)據(jù)線，32位地址線，工位地址線，工作頻率作頻率8.33MHz，支持，支持Burst方式傳輸數(shù)據(jù)。方式傳輸數(shù)據(jù)。 VE

24、SA（Video Electronics Standard Association）總線：）總線：32位局部總線，連接顯卡、網(wǎng)卡等，最高工作頻率位局部總線，連接顯卡、網(wǎng)卡等，最高工作頻率33MHz。沒有嚴(yán)格標(biāo)準(zhǔn)，各廠家產(chǎn)品兼容性差，針對沒有嚴(yán)格標(biāo)準(zhǔn)，各廠家產(chǎn)品兼容性差，針對80486。 PCI（ Peripheral Component Interface）總線：外圍部件）總線：外圍部件互連總線（局部總線），互連總線（局部總線），V1.0支持支持33MHz工作頻率，工作頻率，32位地位地址和數(shù)據(jù)線互用；址和數(shù)據(jù)線互用；V2.1支持支持66MHz工作主頻，工作主頻，64位地址和數(shù)位地址和數(shù)據(jù)線互

25、用。據(jù)線互用。ISA插插槽槽PCI插槽插槽AGP插插槽槽北橋北橋芯片組芯片組南橋南橋芯片組芯片組內(nèi)存插槽內(nèi)存插槽CPU插槽插槽IDE接口接口軟驅(qū)接口軟驅(qū)接口并口連接器并口連接器串口連接器串口連接器ROM BIOS鼠標(biāo)鍵盤鼠標(biāo)鍵盤USB接口接口主板主板電源電源插座插座PC機(jī)的結(jié)構(gòu)一個(gè)具有雙向傳一個(gè)具有雙向傳輸功能的總線邏輸功能的總線邏輯圖。輯圖。 在總線的兩端在總線的兩端分別配置三態(tài)門，分別配置三態(tài)門，就可以使總線具就可以使總線具有雙向傳輸功能。有雙向傳輸功能。ISA Industrial Standarad Architecture的縮寫，的縮寫，即即“標(biāo)準(zhǔn)工業(yè)總線標(biāo)準(zhǔn)工業(yè)總線”。 ISA的特

26、點(diǎn)是：的特點(diǎn)是： 1、不支持總線仲裁，不能支持多個(gè)總線主設(shè)備系、不支持總線仲裁，不能支持多個(gè)總線主設(shè)備系統(tǒng)；統(tǒng)； 2、數(shù)據(jù)傳輸必須經(jīng)過、數(shù)據(jù)傳輸必須經(jīng)過CPU或或DMA 3、時(shí)鐘頻率、時(shí)鐘頻率8MHz、最大數(shù)據(jù)傳輸率、最大數(shù)據(jù)傳輸率16MBps。 3、數(shù)據(jù)線、數(shù)據(jù)線16位，地址線位，地址線24位。位。EISA Extended Industrial Standarad Architecture的縮寫，即的縮寫，即“擴(kuò)充工業(yè)總線擴(kuò)充工業(yè)總線” EISA的特點(diǎn)是：的特點(diǎn)是： 1、與、與ISA可以完全兼容；可以完全兼容； 2、從、從CPU中分離出了中線控制權(quán)，支持多個(gè)總線中分離出了中線控制權(quán)，支持多

27、個(gè)總線主設(shè)備以突發(fā)形式傳輸主設(shè)備以突發(fā)形式傳輸 3、時(shí)鐘頻率、時(shí)鐘頻率8MHz、最大數(shù)據(jù)傳輸率、最大數(shù)據(jù)傳輸率33MBps。 3、數(shù)據(jù)線、數(shù)據(jù)線32位，地址線位，地址線32位。位。VESA（ VL-BUS ） Video Electronic Standard Association的縮寫，是由視頻電子標(biāo)準(zhǔn)協(xié)會提出的局部的縮寫，是由視頻電子標(biāo)準(zhǔn)協(xié)會提出的局部總線標(biāo)準(zhǔn)，又稱總線標(biāo)準(zhǔn)，又稱VL-BUS。 VL-BUS技術(shù)的兩個(gè)核心內(nèi)容是：技術(shù)的兩個(gè)核心內(nèi)容是： 1、使用頻率、使用頻率33MHz，數(shù)據(jù)線，數(shù)據(jù)線32位位i，可擴(kuò)展到，可擴(kuò)展到64位，最大數(shù)據(jù)傳輸率位，最大數(shù)據(jù)傳輸率133MBps。 2

28、、可將高速外設(shè)直接掛在、可將高速外設(shè)直接掛在CPU上，實(shí)現(xiàn)上，實(shí)現(xiàn)CPU與外與外設(shè)之間的高速數(shù)據(jù)交換。設(shè)之間的高速數(shù)據(jù)交換。PCI Peripheral Component Interconnect的縮寫，的縮寫，即即“外圍部件互聯(lián)外圍部件互聯(lián)”，多家公司制定。，多家公司制定。 PCI技術(shù)的主要特點(diǎn)是：技術(shù)的主要特點(diǎn)是： 1. 高性能：自己提供總線時(shí)鐘，支持突發(fā)形式高性能：自己提供總線時(shí)鐘，支持突發(fā)形式 2. 良好的兼容性：與前面的總線兼容良好的兼容性：與前面的總線兼容 3. 支持即插即用和多主設(shè)備支持即插即用和多主設(shè)備 4. 具有與處理器和存儲器完全并行能力，并提供地具有與處理器和存儲器完全并行能力，并提供地址奇偶校驗(yàn)功能。址奇偶校驗(yàn)功能。 5. 擴(kuò)充性、兼容性好，并采用多路復(fù)用技術(shù)，減少擴(kuò)充性、兼容性好，并采用多路復(fù)用技術(shù)，減少引腳數(shù)量。引腳數(shù)量。AGP Accelerated Graphics Port的縮寫，即的縮寫，即“加速圖加速圖形端口形端口”，是英特爾開發(fā)的新一代局部圖形總線技，是英