數(shù)字電子技術(shù)課后題答案

1、第1 單元 能力訓(xùn)練檢測題 （共 100分，120分鐘）一、填空題：（每空0.5分，共20分）1、由二值變量所構(gòu)成的因果關(guān)系稱為邏輯 關(guān)系。能夠反映和處理 邏輯 關(guān)系的數(shù)學(xué)工具稱為邏輯代數(shù)。2、在正邏輯的約定下，“1”表示上電平，“0”表示加 電平。3、數(shù)字電路中，輸入信號(hào)和輸出信號(hào)之間的關(guān)系是邏輯 關(guān)系,所以數(shù)字電路也稱為邏輯電路。在邏輯關(guān)系中,最基本的關(guān)系是 與邏輯、或邏輯和非邏輯。4、用來表示各種計(jì)數(shù)制數(shù)碼個(gè)數(shù)的數(shù)稱為基數(shù)，同一數(shù)碼在不同數(shù)位所代表的權(quán) 不同。十進(jìn)制計(jì)數(shù)各位的 基數(shù) 是10 , 位權(quán) 是10的幕。5、8421 BCD碼和 2421 碼是有權(quán)碼;余3碼和 格雷 碼是無權(quán)碼。

2、6、進(jìn)位計(jì)數(shù)制 是表示數(shù)值大小的各種方法的統(tǒng)稱。一般都是按照進(jìn)位方式來實(shí)現(xiàn) 計(jì)數(shù)的，簡稱為 數(shù)制。任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)時(shí)，均采用按位權(quán)展開求和 的方法。7、十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用 除2取余 法;十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用 乘2取整法。8、十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制和十六進(jìn)制時(shí)，應(yīng)先轉(zhuǎn)換成二進(jìn) 制,然后再根據(jù)轉(zhuǎn)換的 二進(jìn) 數(shù),按照 三個(gè)數(shù)碼一組轉(zhuǎn)換成八進(jìn)制;按 四個(gè)數(shù)碼一組轉(zhuǎn)換成十六進(jìn) 制。9、邏輯代數(shù)的基本定律有交換 律、結(jié)合 律、 分配 律、反演 律和 非非 律。10、最簡與或表達(dá)式是指在表達(dá)式中 與項(xiàng)中的變量 最少，且 或項(xiàng) 也最少。13、卡諾圖是將代表 最小項(xiàng) 的小方格按 相鄰 原

3、則排列而構(gòu)成的方塊圖。卡諾 圖的畫圖規(guī)則：任意兩個(gè)幾何位置相鄰的最小項(xiàng) 之間,只允許 一位變量 的取值不同。14、在化簡的過程中，約束項(xiàng)可以根據(jù)需要看作1或0。二、判斷正誤題（每小題1分，共10分）1、奇偶校驗(yàn)碼是最基本的檢錯(cuò)碼，用來使用 PCM方法傳送訊號(hào)時(shí)避免出錯(cuò)。（對(duì)）2、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（對(duì)）3、8421BCD 碼、2421BCD 碼和余3碼都屬于有權(quán)碼。（錯(cuò)）4、二進(jìn)制計(jì)數(shù)中各位的基是2,不同數(shù)位的權(quán)是2的幕。（對(duì)）3、每個(gè)最小項(xiàng)都是各變量相“與”構(gòu)成的，即n個(gè)變量的最小項(xiàng)含有n個(gè)因子。（對(duì)）4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（錯(cuò)）5

4、、邏輯函數(shù)f=aB +Ab+Bc+b C已是最簡與或表達(dá)式。（錯(cuò)）6、利用約束項(xiàng)化簡時(shí)，將全部約束項(xiàng)都畫入卡諾圖，可得到函數(shù)的最簡形式。（錯(cuò)）7、卡諾圖中為1的方格均表示邏輯函數(shù)的一個(gè)最小項(xiàng)。（對(duì)）8、在邏輯運(yùn)算中，“與”邏輯的符號(hào)級(jí)別最高。（對(duì)）9、標(biāo)準(zhǔn)與或式和最簡與或式的概念相同。（對(duì)）10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。（錯(cuò)）三、選擇題（每小題2分，共20分）1、邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（ B ）。A、邏輯加B、邏輯乘C、邏輯非2.、十進(jìn)制數(shù)100對(duì)應(yīng)的二進(jìn)制數(shù)為（C ）。A、 1011110B、 1100010C、 1100100D

5、、3、和邏輯式AB表示不同邏輯關(guān)系的邏輯式是（ B ）。A、 A + B B、 A *BC、 A.B+B D、 AB + A4、數(shù)字電路中機(jī)器識(shí)別和常用的數(shù)制是（A、二進(jìn)制B、八進(jìn)制5、以下表達(dá)式中符合邏輯運(yùn)算法則的是A、 C-C=C26、 A+BC= ( C )。A、A+BB、 1+1=10B、A+CA ）。C、十進(jìn)制D ）。C、0<1C、(A+B ) (A+C)D、十六進(jìn)制D、 A+1=1D、B+C7、在（D ）輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯00A、全部輸入是0B、任一輸入是0C、僅一輸入是08、邏輯變量的取值1和0可以表示（ ABCD ）。A、開關(guān)的閉合、斷開 B、電位的高、

6、低C、真與假9、求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的（ABD ）。D、全部輸入是1D、電流的有、無A . “ ” 換成 “+”，“ + ” 換成 “B、原變量換成反變量,反變量換成原變量C、變量不變D、常數(shù)中“0”換成“1”，“1”換成“0”10、在（BCD ）輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。A、全部輸入是0B、全部輸入是1C、任一輸入為0 ,其他輸入為1 D、任一輸入為1四、簡述題（每小題4分，共16分）1、邏輯代數(shù)與普通代數(shù)有何異同？答：邏輯代數(shù)中僅含有0和1兩個(gè)數(shù)碼，普通代數(shù)含有的數(shù)碼是 09個(gè)，邏輯代數(shù) 是邏輯運(yùn)算，普通代數(shù)是加、減、乘、除運(yùn)算。2、什么是最小項(xiàng)？最小項(xiàng)具有什么

7、性質(zhì)？答：一個(gè)具有n個(gè)邏輯變量的與或表達(dá)式中，若每個(gè)變量以原變量或反變量形式僅出現(xiàn) 一次，就可組成2n個(gè)“與”項(xiàng)，我們把這些“與”項(xiàng)稱為n個(gè)變量的最小項(xiàng)，分別記為mn 最小項(xiàng)具備下列性質(zhì)：對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使它的值為 1,而變量取其余各組值時(shí)，該 最小項(xiàng)均為00任意兩個(gè)不同的最小項(xiàng)之積包為00變量全部最小項(xiàng)這和包等于1。3、在我們所介紹代碼范圍內(nèi)，哪些屬于有權(quán)碼？哪些屬于無權(quán)碼？答：8421BCD 碼和2421BCD 碼屬于有權(quán)碼，余3碼和格雷碼屬于無權(quán)碼。4、試述卡諾圖化簡邏輯函數(shù)的原則和步驟。答：利用卡諾圖化簡邏輯函數(shù)式的步驟：根據(jù)變量的數(shù)目，畫出相應(yīng)方格數(shù)的卡諾圖；根據(jù)

8、邏輯函數(shù)式，把所有為“ 1”的項(xiàng)畫入卡諾圖中；用卡諾圈把相鄰最小項(xiàng)進(jìn)行合并，合并時(shí)就遵照卡諾圈最大化原則；根據(jù)所圈的卡諾圈，消除圈內(nèi)全部互非的變量，每一個(gè)圈作為一個(gè)“與”項(xiàng)，將各“與”項(xiàng)相或，即為化簡后的最簡與或表達(dá)式。五、計(jì)算題(共34分)1、用代數(shù)法化簡下列邏輯函數(shù)(12分) F =(A B)C ABF =(A B)C AB丘力 =AC BC AB解：= CAB AB=C AB F =AC AB BCF = AC AB BC解： =AC BCAAC B F = ABC ABC ABC ABC ABC解.F =ABC ABC ABC ABC ABC=AB AB AC F = AB BCD C

9、D ABC ACDF = AB BCD CD ABC ACD融=AB AC CD BC=AB ABC ABC CD BC=AB CD BC2、用卡諾圖化簡下列邏輯函數(shù)(8分) F =Sm(3,4,5,10,11,12) + 五(1,2,13)卡諾圖略 F(ABCD) = tm(1,2,3,5,6 7,8,9,12,13) F=(A、B、C、D)=£ m(0,1,6,7,8,12,14,15) F=(A、B、C、D)=£ m(0,1,5, 7,8,14,15) + Z d(3, 9,12)F=(A、B、C、D) =£ m(0,1,5,7,8,14,15)+Z d(3

10、,9,12) = BC + AD + ABC 3、完成下 列數(shù)制之間的轉(zhuǎn)換(8分)(365 ) 10=()2=( 555 ) 8 = ( 16D) 16( 11101.1 ) 2= (29.5 ) 10 = ( 35.4 ) 8= ( 1D.8 )代(57.625 ) 10= (111001.101) 2=71.5 ) 8= ( 39.A )代4、完成下列數(shù)制與碼制之間的轉(zhuǎn)換(6分)(47) 10= (01111010)余 3碼=(01000111) 8421 碼(3D) 16= ( 00101011 )格雷碼(25.25) 10= ( 00100101.00120101 ) 8421BC戶

11、(00101011.00101011) 2421BCD= (31.2)8第2單元 能力訓(xùn)練檢測題(共100分，120分鐘)一、填空題：（每空0.5分，共23分）1、基本邏輯關(guān)系的電路稱為 邏輯門，其中最基本的有 與門、 或門 和 非 門。 常用的復(fù)合邏輯門有 與非 門、 或非 門、與或非 門、異或 門和 同或 門。2、TTL集成電路的子系列中，74S表示 肖特基 系列,74L表示 低功耗 系列、74LS 表示低功耗肖特基系列。3、CMOS集成電路是由 增強(qiáng) 型PMOS管和 增強(qiáng) 型NMOS 管組成的互補(bǔ)對(duì)稱 MOS門電路，其中CC4000系列和高速系列是它的主要子系列。4、功能為“有0出1、全

12、1出0”的門電路是 與非門;具有“ 有1出1 ,全0出0 ” 功能的門電路是或門；實(shí)際中集成 與非 門應(yīng)用的最為普遍。5、普通的TTL與非門具有 圖騰 結(jié)構(gòu),輸出只有 高電平“1”和 低電平“0”兩 種狀態(tài)；TTL三態(tài)與非門除了具有 1態(tài)和0態(tài),還有第三種狀態(tài) 高阻 態(tài),三態(tài)門可 以實(shí)現(xiàn)總線結(jié)構(gòu)。6、集成電極開路的TTL與非門又稱為 OC 門,其輸出可以 “線與。7、TTL集成電路和CMOS集成電路相比較，TTL集成門的帶負(fù)載能力較強(qiáng),CMOS 集成門的抗干擾能力較強(qiáng)。8、兩個(gè)參數(shù)對(duì)稱一致的一個(gè) NMOS管和一個(gè) PMOS管,并聯(lián)可構(gòu)成一個(gè)CMOS 傳輸門。兩管源極相連構(gòu)成傳輸門的（輸入端）或

13、輸出 端,兩管漏極相連構(gòu)成傳輸門的（輸出端）或輸入 端,兩管的柵極分別與兩個(gè)互非的控制 端相連。9、具有圖騰結(jié)構(gòu)的TTL集成電路，同一芯片上的輸出端，不允許 并 聯(lián)使用;同一芯 片上的CMOS集成電路，輸出端可以 并 聯(lián)使用,但不同芯片上的CMOS集成電路上的輸 出端是不允許 并 聯(lián)使用的。10、當(dāng)外界干擾較小時(shí)，TTL 與非 門閑置的輸入端可以懸空 處理;TTL 或也門不使用的閑置輸入端應(yīng)與地 相接;CMOS門輸入端口為“與”邏輯關(guān)系時(shí)，閑置的輸入端應(yīng)接 上電平，具有“或”邏輯端口的CMOS門多余的輸入端應(yīng)接 低 電平; 即CMOS門的閑置輸入端不允許 懸空。二、判斷正誤題（每小題1分，共1

14、0分）1、所有的集成邏輯門，其輸入端子均為兩個(gè)或兩個(gè)以上。（錯(cuò)）2、根據(jù)邏輯功能可知，異或門的反是同或門。（對(duì)）3、具有圖騰結(jié)構(gòu)的TTL與非門可以實(shí)現(xiàn)“線與”邏輯功能。（錯(cuò)）4、邏輯門電路是數(shù)字邏輯電路中的最基本單元。（對(duì)）5、TTL和CMOS兩種集成電路與非門，其閑置輸入端都可以懸空處理。（錯(cuò)）6、74LS系列產(chǎn)品是TTL集成電路的主流，應(yīng)用最為廣泛。（對(duì)）7、74LS系列集成芯片屬于TTL型，CC4000系列集成芯片屬于CMOS型。（對(duì)）8、三態(tài)門采用了圖騰輸出結(jié)構(gòu)，不僅負(fù)載能力強(qiáng)，且速度快。（錯(cuò)）9、OC門可以不僅能夠?qū)崿F(xiàn)“總線”結(jié)構(gòu)，還可構(gòu)成與或非邏輯。（對(duì)）10、CMOS電路的帶負(fù)載

15、能力和抗干擾能力均比 TTL電路強(qiáng)。（錯(cuò)）三、選擇題（每小題2分，共16分）1、具有“有1出0、全0出1”功能的邏輯門是（ B ）。A、與非門B、或非門 C、異或門 D、同或門2、兩個(gè)類型的集成邏輯門相比較，其中（B ）型的抗干擾能力更強(qiáng)。A、TTL集成邏輯門 B、CMOS集成邏輯門3、 CMOS 電路的電源電壓范圍較大，約在（B ） 。A、5V 5V B、 318VC、 515V D、 5V4、若將一個(gè)TTL異或門當(dāng)做反相器使用，則異或門的 A和B輸入端應(yīng)：（A ）。A、B輸入端接高電平，A輸入端做為反相器輸入端B、B輸入端接低電平,A輸入端做為反相器輸入端C、A、B兩個(gè)輸入端并聯(lián)，做為反相

16、器的輸入端D 、不能實(shí)現(xiàn)5、 （C ）的輸出端可以直接并接在一起，實(shí)現(xiàn)“線與”邏輯功能。A、TTL與非門B、三態(tài)門C、OC門6、 （A ）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。A、三態(tài)門B、TTL與非門C、OC門7、一個(gè)兩輸入端的門電路，當(dāng)輸入為1 0 時(shí)，輸出不是1 的門電路為（C ） 。A、與非門 B、或門 C、或非門 D、異或門8、一個(gè)四輸入的與非門，使其輸出為0的輸入變量取值組合有（B ） 。A、 15種B、 1種C、 3種D、 7種四、簡述題（每小題4分，共24分）1 、數(shù)字電路中，正邏輯和負(fù)邏輯是如何規(guī)定的？答：數(shù)字電路中只有高、低電平兩種取值。用邏輯“1

17、 ”表示高電平，用邏輯“0”表示低電平的方法稱為正邏輯；如果用用邏輯“0”表示高電平，用邏輯“1 ”表示低電平，則稱為負(fù)邏輯。2 、你能說出常用復(fù)合門電路的種類嗎？它們的功能如何？答：常用的復(fù)合門有與非門、或非門、與或非門、異或門和同或門。其中與非門的功能是“有 0 出 1 ，全 1 出 0”；或非門的功能是“有 1 出 0，全0 出 1 ”；與或非門的功能是“只要 1 個(gè)與門輸出為1 ，輸出為0，兩個(gè)與門全部輸出為0 時(shí)，輸出為1 ”；異或門的功能是“相異出 1 ，相同出0 ”；同或門的功能是“相同出 1 ，相異出0”。3 、 TTL 與非門閑置的輸入端能否懸空處理？CMOS 與非門呢？答：

18、 TTL 與非門閑置的輸入端一般也不要懸空處理，但當(dāng)外界干擾較小時(shí)，就可以把閑置的輸入端懸空處理；而CMOS 與非門閑置的輸入端是不允許懸空處理的。4、試述圖騰結(jié)構(gòu)的TTL與非門和OC門、三態(tài)門的主要區(qū)別是什么？答： 圖騰結(jié)構(gòu)的TTL 與非門采用的推挽輸出，通常不允許將幾個(gè)同類門的輸出端并聯(lián)起來使用，正常情況下，圖騰結(jié)構(gòu)TTL 與非門輸出對(duì)輸入可實(shí)現(xiàn)與非邏輯；集電極開路的TTL 與非門又稱為OC 門，多個(gè)OC 門的輸出端可以并聯(lián)起來使用，實(shí)現(xiàn)“線與”邏輯功能， 還可用作與或非邏輯運(yùn)算等；三態(tài)門和圖騰結(jié)構(gòu)的TTL 與非門相比，結(jié)構(gòu)上多出了一個(gè)使能端，讓使能端處有效狀態(tài)時(shí)，三態(tài)門與圖騰結(jié)構(gòu)TTL

19、與非門功能相同，若使能端處無效態(tài)，則三態(tài)門輸出呈高阻態(tài)，這時(shí)無論輸入如何，輸出均為高阻態(tài)?；谌龖B(tài)門的特點(diǎn)，廣泛應(yīng)用于計(jì)算機(jī)的總線結(jié)構(gòu)。5 、如果把與非門、或非門、異或門當(dāng)做非門使用時(shí)，它們的輸入端應(yīng)如何連接？答：如果把與非門做非門使用，只需將與非門的輸入端并聯(lián)起來即可；如果把或非門 當(dāng)做非門使用，只需把其它輸入端子接地，讓剩余的一個(gè)輸入端作為非門輸入即可；如果 把異或門當(dāng)做非門使用，只需把其它輸入端子接高電平，讓剩余的一個(gè)輸入端作為非門輸 入即可。6、提高CMOS門電路的電源電壓可提高電路的抗干擾能力，TTL門電路能否這樣做? 為什么？答：TTL門電路是不能采取提高電源電壓的方式來提高電路抗

20、干擾能力的。因?yàn)?，TTL集成電路的電源電壓是特定的，具變化范圍很窄，通常在 4.55.5V。五、分析題（共27分）1、已知輸入信號(hào)A、B的波形和輸出Yi、2、3、Y4的波形，試判斷各為哪種邏輯門, 并畫出相應(yīng)邏輯門圖符號(hào)，寫出相應(yīng)邏輯表達(dá)式。（12分）解：觀察圖示波形，判斷 門；Y2是異或門；Y3是與非門； 門。它們相應(yīng)的圖符號(hào)如下：AAhhy如圖Ad園a）Y所B變Y1的二渡B如圖（iy3 JfiAgo試y1A 目丫21a, Y2 BY2 = ABY，= Ae B A Y3B Y，L C出丫1是與丫4是同或示，其輸入 判斷圖中 發(fā)光二極 管在哪些 時(shí)段會(huì)亮。（7分）解：由 電路圖可得，當(dāng)L為低

21、電平時(shí)，發(fā)光二極管會(huì)亮，圖中 列真值表分析：ABCDABCDL0000001000100100100010011010010000101010010110001011000110000011001001101000110110011100100110110011101001111110發(fā)光管在tlt2期間、t5t6期間會(huì)亮3、試寫出圖2.48所示數(shù)字電路的邏輯函數(shù)表達(dá)式，并判斷其功能。（8分）解：電路的邏輯函數(shù)表達(dá)式為：列真值表:ABCF00000010010001111000101111011111輸入變量中有兩個(gè)或兩個(gè)以上為1時(shí)，輸出才為1,因此電路功能為多數(shù)表決器電路第3單元 能力訓(xùn)練檢

22、測題 （共100分，120分鐘）一、填空題：（每空0.5分，共10分）1、能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的二進(jìn) 制數(shù)碼的 組合 邏輯電路,稱之為編碼 器;能將機(jī)器識(shí)別的二進(jìn) 制數(shù)碼轉(zhuǎn)換成人們熟悉的十進(jìn) 制或某種特定信息的 組合 邏輯電路,稱為 譯碼 器;74LS85是常用的 組合 邏輯電路 譯碼 器。2、在多數(shù)數(shù)據(jù)選送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱之為數(shù)據(jù)選擇器,也叫做多路開關(guān)。3、74LS147是10線一4線的集成優(yōu)先編碼器;74LS148芯片是8線一3線 的集成優(yōu)先編碼器。_4、74LS148的使能端§=為低電平 時(shí)允許編碼;當(dāng)S = 1時(shí)各輸出端及OE、G

23、S均 封鎖，編碼被禁止。5、兩片集成譯碼器74LS138芯片級(jí)聯(lián)可構(gòu)成一個(gè) 4線一16線譯碼器。6、LED是指半導(dǎo)體數(shù)碼管顯示器件。二、判斷正誤題（每小題1分，共8分）1、組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。（對(duì)）2、3線一8線譯碼器電路是三一八進(jìn)制譯碼器。（錯(cuò)）3、已知邏輯功能，求解邏輯表達(dá)式的過程稱為邏輯電路的設(shè)計(jì)。（對(duì)）4、編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。（錯(cuò)）5、74LS138集成芯片可以實(shí)現(xiàn)任意變量的邏輯函數(shù)。（錯(cuò)）6、組合邏輯電路中的每一個(gè)門實(shí)際上都是一個(gè)存儲(chǔ)單元。（錯(cuò)）7、共陰極結(jié)構(gòu)的顯示器需要低電平驅(qū)動(dòng)才能顯示。（錯(cuò)）8、只有最簡的輸入、輸出關(guān)系，才能獲得結(jié)構(gòu)最

24、簡的邏輯電路。（對(duì)）三、選擇題（每小題2分，共14分）1、下列各型號(hào)中屬于優(yōu)先編譯碼器是（ C ）。A、 74LS85 B、 74LS138C、 74LS148D、 74LS482、七段數(shù)碼顯示管TS547是（B ）。A、共陽極LED管B、共陰極LED管 C、共陽極LCD管 D、共陰極LCD管B ）。3、八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（A、2個(gè)4、四輸入的譯碼器,A、4個(gè)B、3個(gè)C、4個(gè)D、8個(gè)其輸出端最多為（D ）。B、8個(gè)C、10 個(gè)5、當(dāng)74LS148的輸入端10I7按順序輸入時(shí)，輸出D、16 個(gè)Y2Y0為（c ）。A、101B、010C、001D、1106、譯碼器的輸

25、入量是（A ）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制7、編碼器的輸出量是（A ）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制四、簡述題（每小題3分，共12分）1、試述組合邏輯電路的特點(diǎn)？電路輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)。答：組合邏輯電路的特點(diǎn)是：任意時(shí)刻,2、分析組合邏輯電路的目的是什么？簡述分析步驟。答：分析組合邏輯電路，目的就是清楚該電路的功能。分析步驟一般有以下幾個(gè)步驟： 根據(jù)已知邏輯電路圖寫出相應(yīng)邏輯函數(shù)式；對(duì)寫出的邏輯函數(shù)式進(jìn)行化簡。如果從最 簡式中可直接看出電路功能，則以下步驟可省略；根據(jù)最簡邏輯式寫出相應(yīng)電路真值表, 由真值表輸出、輸入關(guān)系找出電路的功能；指出電路功能。

26、3、何謂編碼？二進(jìn)制編碼和二一十進(jìn)制編碼有何不同？答：編碼就是將人們熟悉的十進(jìn)制數(shù)或某個(gè)特定信息用相應(yīng)的高、低電平輸入，使輸 出轉(zhuǎn)換成機(jī)器識(shí)別的十進(jìn)制代碼的過程。二進(jìn)制編碼就是以自然二進(jìn)制碼進(jìn)行代碼編制， 而二-十進(jìn)制編碼則是用多位二進(jìn)制數(shù)碼表示 1位十進(jìn)制數(shù)碼的代碼編制。4、何謂譯碼？譯碼器的輸入量和輸出量在進(jìn)制上有何不同？答：譯碼就是把機(jī)器識(shí)別的二進(jìn)制碼譯為人們熟悉的十進(jìn)制碼或特定信息的過程。以二-十進(jìn)制譯碼為例，譯碼器的輸入量是十進(jìn)制代碼，輸出量是人們熟悉的十進(jìn)制。五、分析題（共16分）1、根據(jù)表3-15所示內(nèi)容，分析其功能，并畫出其最簡邏輯電路圖。（6分）F(a)ABFC(b)表3-1

27、5組合邏輯電路真值表輸入輸 出aBCF00010010010001101000101011001111分析：從真值表輸入、輸出關(guān)系可寫出相應(yīng)邏輯函數(shù)式為：顯然，電路輸入相同時(shí)，輸出才為1,否則為0。因此該電路是一個(gè)三變量一致電路。2、寫出圖3.45所示邏輯電路的最簡邏輯函數(shù)表達(dá)式。（10分）分析：（a）圖的邏輯函數(shù)式為：（b）圖的邏輯函數(shù)式為：六、設(shè)計(jì)題（共36分）1、畫出實(shí)現(xiàn)邏輯函數(shù)F =AB+aBc+配 的邏輯電路。（8分） 設(shè)計(jì)：對(duì)邏輯函數(shù)式進(jìn)行化簡：根據(jù)上述最簡式可畫出邏輯電路為：a12、設(shè)計(jì)一個(gè)三變地的皿H&ttm路，其中 0也視為偶數(shù)。co分） 設(shè)計(jì)：根據(jù)題目要求寫出邏輯功

28、能其偵表加下；C -aBCF0&010010010001111000101111011110根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:F = ACB ACB ABC ABCA3、用與非門設(shè)計(jì)一個(gè)三變量的多數(shù)表決器畫院也B=設(shè)計(jì)：根據(jù)題目要求寫出邏輯功能真值表如下：ABC000011110011001101010101010111根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:根據(jù)上述最簡式畫出相應(yīng)邏輯電路圖如以：一4、用與非門設(shè)計(jì)一個(gè)組合邏輯電路，完成和下功能只在當(dāng)三個(gè)裁判（包括裁判長）：）|fL或鈴響），表示或裁判長和一個(gè)裁判認(rèn)為杠鈴已舉起并符合標(biāo)準(zhǔn)斗n斗&監(jiān)K 幽此次

29、舉重成功，否則，表示舉重失敗。（12C 0 設(shè)計(jì)：根據(jù)題意取三個(gè)裁判分別為輸入變量A為裁判長，設(shè)按下按鍵輸入為ABCF00000010010001101000101111011111aB&)C;1,否則為0,舉重成功為1,舉重失敗為0,據(jù)題意列出相應(yīng)真值表如下:根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:根據(jù)上述最簡式畫出相應(yīng)邏輯電路圖如下:第4單元能力訓(xùn)練修例甲 丁&F .-_&tf100 分，120 分鐘)、填空題：（每空0.5分，蟲20他&1、兩個(gè)與非門構(gòu)成的基本 RS觸發(fā)器的功能有 置0、 置1和 保持。電路中不允許兩個(gè)輸入端同時(shí)為低電平，否則將出現(xiàn)

30、邏輯混亂。2、通常把一個(gè)CP脈沖引起觸發(fā)器多次翻轉(zhuǎn)的現(xiàn)象稱為空翻，有這種現(xiàn)象的觸發(fā)器是鐘控的RS觸發(fā)器,此類觸發(fā)器的工作屬于電平觸發(fā)方式。3、為有效地抑制“空翻”，人們研制出了 邊沿 觸發(fā)方式的 主從型JK 觸發(fā)器 和維持阻塞型D 觸發(fā)器。4、JK觸發(fā)器具有 置0、 置1 、 保持 和 翻轉(zhuǎn) 四種功能。欲使JK觸發(fā) 器實(shí)現(xiàn)Qf=Qn的功能，則輸入端J應(yīng)接 高電平1 , K應(yīng)接 高電平1 。5、D觸發(fā)器的輸入端子有 J 個(gè)，具有 置0 和 置1的功能。6、觸發(fā)器的邏輯功能通?？捎锰卣髯h程 、狀態(tài)轉(zhuǎn)換圖 、功能真值表 和時(shí)序波形圖 等多種方法進(jìn)行描述。7、組合邏輯電路的基本單元是門電路 ，時(shí)序邏輯

31、電路的基本單元是觸發(fā)器。8、JK觸發(fā)器的次態(tài)方程為 Qn+1=j Qn' +K' Qn ;D觸發(fā)器的次態(tài)方程為 Qn+1 =9、觸發(fā)器有兩個(gè)互非的輸出端 Q和Q ,通常規(guī)定Q=1 , Q=0時(shí)為觸發(fā)器的 J狀 態(tài)；Q=0, Q=1時(shí)為觸發(fā)器的 0狀態(tài)。10、兩個(gè)與非口組咆勺基本 RS觸發(fā)器，正常工作時(shí)，不允許 R=S= 0 ,其特征 方程為_Qn+1 = S + RQn_,約束條件為 R+S=1。11、鐘控的RS觸發(fā)器，在正常工作時(shí)，不允許輸入端 R=S= ，其特征方程為 Qn由=s +RQn （ CP =1） 約束條件為 SR=0 。12、把JK觸發(fā)器 兩個(gè)輸入端子連在一起作

32、為一個(gè)輸入就構(gòu)成了 T觸發(fā)器，T觸發(fā)器具有的邏輯功能是保持和翻轉(zhuǎn)。13、讓 T 觸發(fā)器恒輸入“1”就構(gòu)成了 T'觸發(fā)器，這種觸發(fā)器僅具有 翻轉(zhuǎn) 功 能。二、正誤識(shí)別題（每小題1分，共10分）1、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是 RS觸發(fā)器。（錯(cuò)）2、基本的RS觸發(fā)器具有“空翻”現(xiàn)象。（錯(cuò)）3、鐘控的RS觸發(fā)器的約束條件是：R+S=0o（錯(cuò)）n4、JK觸發(fā)命的特征萬程是：Qn =JQ +KQn。（錯(cuò)）5、D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（對(duì)）6、CP=0時(shí)，由于JK觸發(fā)器的導(dǎo)引門被封鎖而觸發(fā)器狀態(tài)不變。（對(duì)）7、主從型JK觸發(fā)器的從觸發(fā)器開啟時(shí)刻在 CP下降沿到來時(shí)。（對(duì)）8、觸

33、發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。（錯(cuò)）9、維持阻塞D觸發(fā)器狀態(tài)變化在CP下降沿到來時(shí)。（錯(cuò)）10、凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。（錯(cuò)）三、選擇題（每小題2分，共20分）1、僅具有置“ 0”和置“1 ”功能的觸發(fā)器是（ C ）oA、基本RS觸發(fā)器B、鐘控RS觸發(fā)器C、D觸發(fā)器D、JK觸發(fā)器2、由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合S足為（A ）0A、00B、01C、10D、113、鐘控RS觸發(fā)器的特征方程是（ D ）。A、Qn41=R+QnB、Qn*=S+QnC、 Qn+ =R+SQnD、 QnH1=S + RQn4、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是（ B ）。A

34、、JK觸發(fā)器B、T觸發(fā)器C、D觸發(fā)器D、T，觸發(fā)器5、觸發(fā)器由門電路構(gòu)成，但它不同門電路功能，主要特點(diǎn)是具有（ C ） A、翻轉(zhuǎn)功能B、保持功能C、記憶功能D、置0置1功能6、TTL集成觸發(fā)器直接置0端Rd和直接置1端Sd在觸發(fā)器正常工作時(shí)應(yīng)（C ） A、Rd =1 ） Sd =0B、Rd =0） Sd =1C、保持高電平“1”D、保持低電平“ 0”7、按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（ C ）A、高電平觸發(fā)和低電平觸發(fā)B、上升沿觸發(fā)和下降沿觸發(fā)C、電平觸發(fā)或邊沿觸發(fā)D、輸入觸發(fā)或時(shí)鐘觸發(fā)8、按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（ D ）。A、RS、JK、D、T等B、主從型和維持阻塞

35、型C、TTL型和MOS型D、上述均包括9、為避免“空翻”現(xiàn)象，應(yīng)采用（ B ）方式的觸發(fā)器。A、主從觸發(fā)B、邊沿觸發(fā)C、電平觸發(fā)10、為防止“空翻”，應(yīng)采用（C ）結(jié)構(gòu)的觸發(fā)器。A、TTLB、MOSC、主從或維持阻塞四、簡述題（每小題3分，共15分）1、時(shí)序邏輯電路的基本單元是什么？組合邏輯電路的基本單元又是什么？答：時(shí)序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門電路。2、何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？答：在時(shí)鐘脈沖CP = 1期間，觸發(fā)器的輸出隨輸入發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱為空翻。 抑制空翻的最好措施就是讓觸發(fā)器采取邊沿觸發(fā)方式。3、觸發(fā)器有哪幾種常見的電路結(jié)構(gòu)形式？它們各有什么樣的動(dòng)作特點(diǎn)？答：觸發(fā)器常見的結(jié)構(gòu)形式有與非門構(gòu)成的基本RS觸發(fā)器，其動(dòng)作特點(diǎn)是：輸入信號(hào)在電平觸發(fā)的全部作用時(shí)間里，都能直接改變輸出端Q的狀態(tài)；鐘控的RS觸發(fā)器， 其動(dòng)作特點(diǎn)：當(dāng)CP=0時(shí)，無論兩個(gè)輸入端R和S如何，觸發(fā)器的狀態(tài)不能發(fā)生改變；只 有當(dāng)作為同步信號(hào)的時(shí)鐘脈沖到達(dá)時(shí)，觸發(fā)器才能按輸入信號(hào)改變狀態(tài)；主從型JK觸發(fā)器，其動(dòng)作特點(diǎn)：主從型JK觸發(fā)器的狀態(tài)變化分兩步動(dòng)作。第1步是在CP為“1”期 間主觸發(fā)器接收輸入信號(hào)且被記憶下來，而從觸發(fā)器被封鎖不能動(dòng)作；第 2步是當(dāng)CP下 降沿到來時(shí)，從觸發(fā)器被解除封鎖