數(shù)字電路選擇填空

1、第一章一、一、選擇題1以下代碼中為無(wú)權(quán)碼的為C _。A. 8421BCD 碼 B. 2421BCD 碼 C.余三碼2 以下代碼中為恒權(quán)碼的為AB _。A.8421BCD 碼B. 2421BCD 碼 C.余三碼3. 位十六進(jìn)制數(shù)可以用C_位二進(jìn)制數(shù)來(lái)表示。A. 1B. 2C. 4D. 164. 十進(jìn)制數(shù)25用8421BCD碼表示為_(kāi) B _。A.10 101B.0010 0101C.100101D.101015. 在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無(wú)符號(hào)整數(shù)是CD _。A. (256) 10 B. (127) 10C. (FF) 16D. (255) 106. 與十進(jìn)制數(shù)(53.5) 10等

2、值的數(shù)或代碼為ABCD _。A.(0101 0011. 0101)8421BCD B.(35. 8)16 C.(110101 . 1)2D.(65. 4)88 .與八進(jìn)制數(shù)(47. 3) 8等值的數(shù)為： ABA. (1001 11 . 011 )2B. (2 7. 6)16 C. (2 7. 3 )16 D. (100111.11 )29. 常用的BCD碼有 CD _oA.奇偶校驗(yàn)碼 B.格雷碼 C. 8421碼 D.余三碼10 .與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有 BCD _oA.容易設(shè)計(jì) B.通用性強(qiáng) C.保密性好 D.抗干擾能力強(qiáng)11. 以下表達(dá)式中符合邏輯運(yùn)算法則的是 D oA. C

3、 C=C2B. 1 + 1=10C. 0<1D. A+1 = 112.邏輯變量的取值1和0可以表示：ABCDoA.開(kāi)關(guān)的閉合、斷開(kāi)B.電位的高、低C.真與假D.電流的有、無(wú)13.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有D個(gè)變量取值組合？A.nB.2nC.n 2D.2 n14.邏輯函數(shù)的表示方法中具有唯一性的是ADoA .真值表B.表達(dá)式C.邏輯圖D.卡諾圖15.f=ab+bd+cde+ Ad= ACoA. AB DB.(A B)DC.(A D)(B D)D. (A D)(B D)16.邏輯函數(shù)f=A (A B)= a0A. BB.AC.A BD.AB17. 求一個(gè)邏輯函數(shù) F的對(duì)偶式，可將 F中的A

4、CD _oA .“ ” 換成“ +”，“ +” 換成“ ”B. 原變量換成反變量，反變量換成原變量C. 變量不變D. 常數(shù)中“ 0 ”換成“ 1 ”，“ 1”換成“ 0E. 常數(shù)不變18. A+BC= CA . A+B B. A+C C. (A + B)(A + C) D. B+C19 .在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。DA .全部輸入是0 B.任一輸入是0C.僅一輸入是0 D.全部輸入是120.在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。BCDA .全部輸入是0B.全部輸入是1 C.任一輸入為0,其他輸入為1D.任一輸入為121.邏輯函數(shù)F ABBC(CD),當(dāng) ABCD取值

5、為（BD ）時(shí)，F(xiàn)=1。A. 0100B.0111C.0101D.1100、二、填空題1.1.數(shù)字信號(hào)的特點(diǎn)是在時(shí)間上和幅值上都是斷續(xù)變化的，其高電平和低電平常用1和0來(lái)表示。2. 2.分析數(shù)字電路的主要工具是邏輯代數(shù)_，數(shù)字電路又稱作邏輯電路 _。3. 3.在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有2、8、16。4. 4.( 10110010. 1011)2=( 262.54 )8=( B2.B)165. 5.( 35.4)8 =( 11101.1)2 =( 29.5 )10=( 1D.8)16=( 0010 1001.0100 )8421bcd6. 6.(39. 75 )10=(10011

6、1.11)2=( 47.6)8=( 27.C)167. 7.( 5E. C)16=(1011110.11)2=( 136.6 )8=( 94.75 )10= (1001 0100.0111 0101 ) 8421bcd8. 8.( 0111 1000) 8421BCD = (1001110 )2=( 116 )8=( _ 78 _ )10=( 4E )1610. 邏輯代數(shù)又稱為布爾 代數(shù)。最基本的邏輯關(guān)系有與、或、非一三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為與非 或非與或非 同或異或。11. 邏輯函數(shù)的常用表示方法有邏輯表達(dá)式、 真值表、邏輯圖。12. 邏輯代數(shù)中與普通代數(shù)相似的定律有交換 分配律 結(jié)

7、合律。摩根定律又稱為反演定律13. 邏輯代數(shù)的三個(gè)重要規(guī)則是代入規(guī)則 對(duì)偶規(guī)則 反演規(guī)則。14. 邏輯函數(shù)F=A+B+CD的反函數(shù)F = AB（C+ D）_。15 .邏輯函數(shù) F=A ( B+C ) 1的對(duì)偶函數(shù)是A+BC+0_。16. 添加項(xiàng)公式 AB+ Ac+BC=AB+ Ac 的對(duì)偶式為 (A+B ) ( A+C) (B+C) = (A+B )( A+C ) _。17. 邏輯函數(shù) F= A B C D +a+B+C+D=1_。18.邏輯函數(shù) F= AB AB AB AB19已知某函數(shù)的對(duì)偶式為20.己知某組合電路的輸入AB + CD BC，則它的原函數(shù)為 A B與輸出Y的波形關(guān)系如下，則

8、A B ?(C D )?( B C )。Y和A B的邏輯關(guān)系是 AB AUU1JLmm21.邏輯函數(shù)F（A,B,C,）的卡諾圖如圖1 1所示，則該函數(shù)標(biāo)準(zhǔn)與或式F（A,B,C,） =m（0,2,5,7）和最簡(jiǎn)與或表達(dá)式F(A,B,C,) = A C +ac，最簡(jiǎn)與非與非表達(dá)式為F = AC ? AC，最簡(jiǎn)或與表達(dá)式為F = (A+C )(A +C),最簡(jiǎn)或非或非表達(dá)式為 F =(A C ) (A C)；并在最簡(jiǎn)與或表達(dá)式的基礎(chǔ)上分別用反演規(guī)則和對(duì)偶規(guī)則直接寫出F = (A+C)( A + C)和 F=(A + C) (A+C)。第二章、選擇題1.三態(tài)門輸出高阻狀態(tài)時(shí)，ABD是正確的說(shuō)法。A.用

9、電壓表測(cè)量指針不動(dòng)B.相當(dāng)于懸空C.電壓不高不低D.測(cè)量電阻指針不動(dòng)2. 以下電路中可以實(shí)現(xiàn)“線與”功能的有CD _。A.與非門 B.三態(tài)輸出門C.集電極開(kāi)路門D.漏極開(kāi)路門3 .以下電路中常用于總線應(yīng)用的有A. TSL 門 B. OC 門C.漏極開(kāi)路門D. CMOS與非門4 .邏輯表達(dá)式Y(jié)=AB可以用CD 實(shí)現(xiàn)。A.正或門 B.正非門C.正與門D.5 . TTL電路在正邏輯系統(tǒng)中，以下各種輸入中ABC 相當(dāng)于輸入A.B.通過(guò)電阻2. 7k Q接電源C.通過(guò)電阻2. 7k Q接地 D.通過(guò)電51 0 Q接地6 .對(duì)于TTL與非門閑置輸入端的處理可以 ABD 。A.接電源B.通過(guò)電阻3k Q接電

10、源C.接地 D.與有用輸入端并聯(lián)7 .要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RiA. > RonB. V RoffC. Roff V Ri V Ron D. > Roff&如右圖所示電路輸出信號(hào)的邏輯表達(dá)式可轉(zhuǎn)換成：CA、AB+CDB、ABCD C、AB9、以下電路中可以實(shí)現(xiàn)“線與”功能的有CDBC 。D、AB ?CDA 、傳輸門B 、集電極開(kāi)路門 C、漏極開(kāi)路門D 、三態(tài)門。第三章一、選擇題1若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 B位。A. 5B. 6C. 10D. 5 02. 一個(gè)1 6選一的數(shù)據(jù)選擇器，其地址輸入(選擇控制輸入)端有

11、C個(gè)。A. 1B. 2C. 4D. 1 63 四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y= AAAi A0X0A1A0X1A1A0X2AiAgXgb A1A0XQcA1A0X1dA1A0X3一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個(gè)。A. J=K=1 B. J=Q, K=Q C.J=Q, K=1 D.J = 0,K=1E. J = K=14. 在下列邏輯電路中，不是組合邏輯電路的有 D。A.譯碼器B.編碼器C.全加器D.寄存器6 .八路數(shù)據(jù)分配器，其地址輸入端有 C 個(gè)。A. 1B. 2C. 3D. 4E. 87 .以下電路中，加以適當(dāng)輔助門電路， B 適于實(shí)現(xiàn)

12、單輸出組合邏輯電路。A.二進(jìn)制譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器8.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y= AlAo AlA0 ,應(yīng)使 A _。A. Do = D2 = 0 ,Di = D3=1B.Do = D2 = 1,Di = D3 = 0C. Do = Di = 0 ,D2= D3= 1D.Do = Di =1,D2 = D3 = 09 .用三線-八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y= A2 A2A1 ,應(yīng) ABA.用與非門，Y= 丫0可丫4$丫6丫7B.用與門，Y=丫3C.用或門，Y= 丫2 $D.用或門，Y=Yo Y1 Y4Y7第四章'、選擇題1

13、. N個(gè)觸發(fā)器可以構(gòu)成能寄存B 位二進(jìn)制數(shù)碼的寄存器。A. 2nB. NC. 2n1D. 2N2. 在下列觸發(fā)器中，有約束條件的是C_。A.主從 J K F/ F B.主從 D F/ FC.同步 RS F/ F D.邊沿 D F/ F3 . 一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有 C個(gè)穩(wěn)態(tài)。E. 4A. 0B. 1C. 2D. 34 .存儲(chǔ)8位二進(jìn)制信息要d 個(gè)觸發(fā)器。A. 2B. 3C. 4d.85 .對(duì)于T觸發(fā)器，若原態(tài)Qn=0 ,欲使新態(tài)Qn+1 = 1,應(yīng)使輸入T= BDA. 0B. 1C. Qd.Q6 .對(duì)于T觸發(fā)器，若原態(tài)Qn = 1 ,欲使新態(tài)Qn+1 = 1,應(yīng)使輸入T= ACA

14、. 0B. 1C. Qd.Q7 .對(duì)于d觸發(fā)器，欲使Qn+1 = Qn,應(yīng)使輸入d= c。A. 0B. 1C. Qd.Q8 .對(duì)于JK觸發(fā)器，若J =K,則可完成 C觸發(fā)器的邏輯功臺(tái)匕 冃匕。A. RSB. DC. TD. T /9 .欲使JK觸發(fā)器按Qn+1 =Qn工作,可使J K觸發(fā)器的輸入端abde ,A. J=K=0B. J=Q, K=QC. J =Q, K=Qd. j = q,K=0E. J = 0 , K=Q10.欲使JK觸發(fā)器按Qn+1=Qn工作，可使，JK觸發(fā)器的輸入端ACEA. J=K=1B. J=Q, K= QC. J= Q,K=Q D. J=Q, K=1E. J = 1,

15、K=QOOOO1 1 .欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端_ BCD1 2 .欲使JK觸發(fā)器按Qn+1=1工作，可使J K觸發(fā)器的輸入端A.J=K=1B. J=1 , K=0C. J = K= QD. J = K=0E. J = Q, K=01 3 .欲使D觸發(fā)器按Qn+1 =Qn工作，應(yīng)使輸入D=D。A.0B. 1C. QD.Q1 5 .下列觸發(fā)器中，沒(méi)有約束條件的是 D。BCEA.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器A. J=D, K= DB. K=D, J = D C. J = K=DD. J = K= D17 .為實(shí)現(xiàn)將JK觸發(fā)

16、器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 A_二、填空題1. 觸發(fā)器有 2 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 8 個(gè)觸發(fā)器。2 .一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是R+ S =1，則它不允許輸入S = 0且R = 0 的信號(hào)。_3. 觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為 Q=1 Q=0 , 0狀態(tài)為Q=0 Q=1 , 可見(jiàn)觸發(fā)器的狀態(tài)指的是Q_端的狀態(tài)。4 . 一個(gè)基本 RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是RS= 0。5 .在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的空翻 ，觸發(fā)方式為主從式 _式或邊沿式式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。第

17、五章一、選擇題1 .下列邏輯電路中為時(shí)序邏輯電路的是 C。A.變量譯碼器 B.加法器C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器2. N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為 D 的計(jì)數(shù)器。A. NB. 2NC. N2D. 2n3. N個(gè)觸發(fā)器可以構(gòu)成能寄存 B 位二進(jìn)制數(shù)碼的寄存器。A. N- 1B. NC. N+ 1D. 2N4 .同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 B 。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)5. 一位8421 BCD碼計(jì)數(shù)器至少需要 B 個(gè)觸發(fā)器。A. 3B. 4C. 5D. 106. 欲設(shè)計(jì)0 ,1 , 2 , 3 ,4 ,5

18、 , 6 , 7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用 B 級(jí)觸發(fā)器。A. 2B. 3C. 4D. 87 .3位移位寄存器，串行輸入時(shí)經(jīng) C 個(gè)脈沖后，3位數(shù)碼全部移入寄存器中。A. 1B. 2C. 3D. 48 .用二進(jìn)制計(jì)數(shù)器從0做加法計(jì)數(shù)，計(jì)到十進(jìn)制數(shù)178,則最少需要 D個(gè)觸發(fā)器。A.9.若C. 7用J K觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為QB. 6D. 81 AQ1 ABE. 1 0則J K端的方程為 ABA.10 .J = AB, K=A B B. J=AB, K= AB 若四位同步二進(jìn)制加法計(jì)數(shù)器的初始狀態(tài)為C. J = A b ,QQQQ=1100,K=AB則經(jīng)過(guò)D. J = AB , K=AB200個(gè)脈沖后，它的狀態(tài)為D 。A. 1B. 2C. 3D. 4A. 1B. 2C. 3D. 4A. 0001B.0110C.1010D.0100、填空題1寄存器按照功能不同可分為兩類：移位寄存器和 數(shù)碼 寄存器。A. 1B. 2C. 3D. 42 .數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路、時(shí)序邏輯電路 。3 .由四位移位寄存器構(gòu)