計(jì)算機(jī)組成原理考研試題七及答案

1、計(jì)算機(jī)組成原理考研試題（七）及答案一、選擇題(共20 分，每題1 分)1.指令系統(tǒng)中采用不同尋址方式的目的主要是_。A.可降低指令譯碼難度;B.縮短指令字長，擴(kuò)大尋址空間，提高編程靈活性;C.實(shí)現(xiàn)程序控制;D.尋找操作數(shù)。2.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，缺點(diǎn)是_。A.地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn);B.地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn);C.兩種信息源的代碼在總線中不能同時(shí)傳送;D.地址信息與數(shù)據(jù)信息能同時(shí)出現(xiàn)。3.一個(gè)16K×32 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_ 。A.48;B.46;C.36;D.38。4.下列敘述中_是正確的。A.主存可由RAM

2、和ROM 組成;B.主存只能由ROM 組成;C.主存只能由RAM 組成;D.主存只能由SRAM 組成。5.在三種集中式總線控制中，_方式響應(yīng)時(shí)間最快。A.鏈?zhǔn)讲樵?B.計(jì)數(shù)器定時(shí)查詢;C.獨(dú)立請(qǐng)求;D.以上都不是。6.可編程的只讀存儲(chǔ)器_。A.不一定是可改寫的;B.一定是可改寫的;C.一定是不可改寫的;D.以上都不對(duì)。7.下述_種情況會(huì)提出中斷請(qǐng)求。A.產(chǎn)生存儲(chǔ)周期“竊取”;B.在鍵盤輸入過程中，每按一次鍵;C.兩數(shù)相加結(jié)果為零;D.結(jié)果溢出。8.下列敘述中_是錯(cuò)誤的。A.采用微程序控制器的處理器稱為微處理器;B.在微指令編碼中，編碼效率最低的是直接編碼方式;C.在各種微地址形成方式中，增量計(jì)

3、數(shù)器法需要的順序控制字段較短;D.以上都是錯(cuò)的。9.直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。A.PC;B.地址寄存器;C.累加器;D.ACC。10.響應(yīng)中斷請(qǐng)求的條件是_。A.外設(shè)提出中斷;B.外設(shè)工作完成和系統(tǒng)允許時(shí);C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)。D.CPU 提出中斷。11.變址尋址和基址尋址的有效地址形成方式類似，但是_。A.變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的;B.在程序執(zhí)行過程中，變址寄存器和基址寄存器和內(nèi)容都可變的;C.在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變;D.變址寄存器的內(nèi)容在程序執(zhí)行過程中是可變的。12.在原碼加減交替

4、除法中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是_。A.原碼;B.絕對(duì)值;C.絕對(duì)值的補(bǔ)碼;D.補(bǔ)碼。13.DMA 方式_ 。A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式;B.不能取代中斷方式;C.也能向CPU 請(qǐng)求中斷處理數(shù)據(jù)傳送;D.能取代中斷方式。14.設(shè)機(jī)器字長為32 位，存儲(chǔ)容量為16MB，若按雙字編址，其尋址范圍是_。A.8MB;B.2M;C.4M;D.16M。15.設(shè)變址寄存器為X，形式地址為D，某機(jī)具有先間址后變址的尋址方式，則這種尋址方式的有效地址為_ 。A.EA = (X) +D;B.EA = (X) + (D);C.EA = (X) +D);D.EA = X +D。16

5、.程序計(jì)數(shù)器PC 屬于_ 。A.運(yùn)算器;B.控制器;C.存儲(chǔ)器;D.I/O 設(shè)備。17.計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用_控制方式。A.延長機(jī)器周期內(nèi)節(jié)拍數(shù)的;B.異步;C.中央與局部控制相結(jié)合的;D.同步。18.目前在小型和微型計(jì)算機(jī)里最普遍采用的字母與字符編碼是_。A.BCD 碼;B.十六進(jìn)制代碼;C.ASCII 碼;D.海明碼。19.設(shè)寄存器內(nèi)容為10000000，若它等于-0，則為_ 。A.原碼;B.補(bǔ)碼;C.反碼;D.移碼。20.在下述有關(guān)不恢復(fù)余數(shù)法何時(shí)需恢復(fù)余數(shù)的說法中，_是正確的。A.最后一次余數(shù)為正時(shí)，要恢復(fù)一次余數(shù);B.最后一次余數(shù)為負(fù)時(shí)，要

6、恢復(fù)一次余數(shù);C.最后一次余數(shù)為0 時(shí)，要恢復(fù)一次余數(shù);D.任何時(shí)候都不恢復(fù)余數(shù)。二、填空題(共20 分，每空1 分)1.I/O 與主機(jī)交換信息的方式中， A _和 B _都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 C _體現(xiàn)CPU 與設(shè)備是串行工作的。2.設(shè)n = 8 (不包括符號(hào)位)，機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需 A_ ns,補(bǔ)碼Booth 算法最多需 B_ ns 。3.對(duì)于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出 A _，其中一個(gè)操作數(shù)通常隱含在 B _中。4.設(shè)浮點(diǎn)數(shù)階碼為4 位(含1 位階符)，用移碼表示，尾數(shù)為16 位(含1 位數(shù)符)，用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)

7、其最大正數(shù)的機(jī)器數(shù)形式為 A_ ，真值為 B_ (十進(jìn)制表示);對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為 C_ ，真值為 D _(十進(jìn)制表示)。5.在總線的異步通信方式中，通信的雙方可以通過 A_ 、 B _和 C _三種類型聯(lián)絡(luò)。6.磁表面存儲(chǔ)器的記錄方式總的可分為 A_ 和 B_ 兩大類，前者的特點(diǎn)是 C_ ，后者的特點(diǎn)是 D_ 。7.在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè) A_ ，若某機(jī)有38 條機(jī)器指令，通?？蓪?duì)應(yīng) B_ 。三、解釋下列概念(共10 分，每題2 分)1.CMDR2.總線判優(yōu)3.系統(tǒng)的并行性4.進(jìn)位鏈5.間接尋址四、計(jì)算題 (6 分)設(shè)機(jī)器A 的主頻為8MHz，機(jī)器周期含4 個(gè)

8、時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS，試求該機(jī)的平均指令周期和機(jī)器周期。每個(gè)指令周期包含幾個(gè)機(jī)器周期?如果機(jī)器B 的主頻為12MHz，且機(jī)器周期也含4 個(gè)時(shí)鐘周期，試問B 機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?五、簡答題(共20 分)1.說明微程序控制器中微指令的地址有幾種形成方式。(6 分)2.什么是計(jì)算機(jī)的主頻，主頻和機(jī)器周期有什么關(guān)系? (4 分)(CU 4 )3 .某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4 ，現(xiàn)要求優(yōu)先順序改為L3,L2,L0,L4,L1，寫出各中斷源的屏蔽字。(5 分)4.某機(jī)主存容量為4M×16 位，且存儲(chǔ)字

9、長等于指令字長，若該機(jī)的指令系統(tǒng)具備65 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。(5 分)(1)畫出一地址指令格式并指出各字段的作用;(2)該指令直接尋址的最大范圍(十進(jìn)制表示);(3)一次間址的尋址范圍(十進(jìn)制表示);(4 )相對(duì)尋址的位移量(十進(jìn)制表示)。六、問答題(共15 分)1.按序?qū)懗鐾瓿梢粭l加法指令 SUB (為主存地址)兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。(8 分)2.假設(shè)磁盤采用DMA 方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA 的預(yù)處理需1000 個(gè)時(shí)鐘周期，DMA 完成傳送后處理中斷需500 個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長

10、度為4KB，試問在硬盤工作時(shí)，50MHz 的處理器需用多少時(shí)間比率進(jìn)行DMA 輔助操作(預(yù)處理和后處理)。(7 分)七、設(shè)計(jì)題(10 分)設(shè)CPU 共有16 根地址線，8 根數(shù)據(jù)線，并用作訪存控制信號(hào)(低電平有效)，用作讀寫控制信號(hào)(高電平為讀，低電平為寫)?，F(xiàn)有下列芯片及各種門電路(門電路自定)，如圖所示。畫出 CPU與存儲(chǔ)器的連接圖，要求：(1)存儲(chǔ)芯片地址空間分配為：08191 為系統(tǒng)程序區(qū);819232767 為用戶程序區(qū)。(2 )指出選用的存儲(chǔ)芯片類型及數(shù)量;(3)詳細(xì)畫出片選邏輯。一、選擇題(共20 分，每題1 分)1.C 2.C 3.C 4.A 5.C 6.A 7.B8.A 9.

11、A 10.B 11.C 12.C 13.B 14.B15.B 16.B 17.C 18.C 19.A 20.B二、填空題(共20 分，每空1 分)1.A.程序查詢方式 B.中斷方式 C.程序查詢方式2.A.1600 B.17003.A.操作數(shù)的地址 B.累加器4.A.1,111;0.111 (15 個(gè)1)B.C.0,000;1.011 (14 個(gè)1)D.5.A.不互鎖 B.半互鎖 C.全互鎖6.A.歸零制 B.不歸零制C.不論記錄的代碼是0 或1，在記錄下一個(gè)信息之前，記錄電流要恢復(fù)到零電流D.磁頭線圈中始終有電流7.A.微程序 B.41 個(gè)微程序。三、名詞解釋(20 分)1.答：CMDR 是

12、控存數(shù)據(jù)寄存器，用來存放從控存讀出的微指令;順序邏輯是用來控制微指令序列的，具體就是控制形成下一條微指令(即后繼微指令)的地址，其輸入與微地址形成部件(與指令寄存器相連)、微指令的下地址字段以及外來的標(biāo)志有關(guān)。2.答：總線判優(yōu)就是當(dāng)總線上各個(gè)主設(shè)備同時(shí)要求占用總線時(shí)，通過總線控制器，按一定的優(yōu)先等級(jí)順序確定某個(gè)主設(shè)備可以占用總線。3.答：所謂并行包含同時(shí)性和并發(fā)性兩個(gè)方面。前者是指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生，后者是指兩個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。也就是說，在同一時(shí)刻或同一時(shí)間段內(nèi)完成兩種或兩種以上性質(zhì)相同或不同的功能，只要在時(shí)間上互相重疊，就存在并行性。4.答：進(jìn)位鏈?zhǔn)莻鬟f進(jìn)位的邏輯電路。

13、5.答：間址需通過訪存(若是多次間址還需多次訪存)得到有效地址。四、計(jì)算題 (共5 分)答：根據(jù)機(jī)器A 的主頻為8MHz，得時(shí)鐘周期為 = 0.125s(1)機(jī)器周期= 0.125×4 = 0.5s(2)平均指令執(zhí)行時(shí)間是 = 2.5s(3)每個(gè)指令周期含 = 5 個(gè)機(jī)器周期(4 )在機(jī)器周期所含時(shí)鐘周期數(shù)相同的前提下，兩機(jī)平均指令執(zhí)行速度與它們的主頻有關(guān)，即則B 機(jī)的平均指令執(zhí)行速度= = 0.6MIPS五、簡答題(共20 分)1.(6 分)答：(1)直接由微指令的下地址字段指出。(2)根據(jù)機(jī)器指令的操作碼形成。(3)增量計(jì)數(shù)器法。(4 )根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移的地址。(5

14、)通過測試網(wǎng)絡(luò)形成。(6)由硬件產(chǎn)生微程序入口地址。2.(4 分)答：一臺(tái)機(jī)器時(shí)鐘信號(hào)的頻率即為主頻，主頻的倒數(shù)稱作時(shí)鐘周期，機(jī)器周期內(nèi)包含若干個(gè)時(shí)鐘周期。3.(5 分)答：(每寫對(duì)一個(gè)屏蔽字1 分)設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：4.(5 分)答：(1)一地址指令格式為 (1 分)OP 操作碼字段，共7 位，可反映65 種操作;M 尋址方式特征字段，共3 位，可反映5 種尋址方式;A 形式地址字段，共167 3 = 6 位 (1 分)(2)直接尋址的最大范圍為2的6次方 = 64 (1 分)(3)由于存儲(chǔ)字長為16 位，故一次間址的尋址范圍為2的16次方 = 655

15、36 (1 分)(4 )相對(duì)尋址的位移量為32 + 31 (1 分)六、問答題(共15 分)1.(8 分)組合邏輯控制器完成SUB 指令的微操作命令及節(jié)拍安排為：取指周期 (2 分)T0 PCMAR，1RT1 M(MAR) MDR，(PC)+ 1PCT2 MDRIR，OP(IR) ID執(zhí)行周期 (2 分)T0 Ad(IR) MAR，1R (即MAR)T1 M(MAR) MDRT2 (ACC)(MDR)ACC微程序控制器完成ADD 指令的微操作命令及節(jié)拍安排為：取指周期(2 分)T0 PCMAR，1RT1 Ad(CMDR) CMART 2 M(MAR) MDR，(PC)+ 1PCT3 Ad(CMDR) CMART4 MDRIRT5 OP(IR) 微地址形成部件CMAR執(zhí)行周期(2 分)T0 Ad(IR) MAR，1R (即MAR)T1 Ad(CMDR) CMART2 M(MAR) MDRT3 Ad(CMDR) CMART4 (ACC)+ (MD