上半年計(jì)算機(jī)原理第2次作業(yè)

1、2016年上半年網(wǎng)絡(luò)學(xué)院計(jì)算機(jī)原理 作業(yè)2一. 填空題： 1對(duì)存儲(chǔ)器的訪問包括_讀_和_寫_兩類。 2在存儲(chǔ)器中用_地址_來區(qū)分不同的存儲(chǔ)單元，1GB=_10241024_KB。 3. 存儲(chǔ)器的技術(shù)指標(biāo)有_存儲(chǔ)容量_、_存取時(shí)間_、_存儲(chǔ)周期_、_存儲(chǔ)器帶寬_。 4. CPU能直接訪問_ cache _和_主存_，但不能直接訪問_硬盤_和_光盤_。 5. 地址譯碼分為_單譯碼_方式和_雙譯碼_方式。 6. CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為_指令寄存器_，保存下條指令地址的寄存器為_程序計(jì)數(shù)器_，保存CPU訪存地址寄存器為_內(nèi)存地址寄存器_。 7. 計(jì)算機(jī)的主存容量與_計(jì)算機(jī)地址總線的

2、根數(shù)_有關(guān)，其容量為_2地址線數(shù)_。 8. 計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為_內(nèi)存_和_外存_。在CPU執(zhí)行程序時(shí)，必須將指令存放在_內(nèi)存_中。 9. 在同一微周期中_不可能同時(shí)出現(xiàn)_的微命令，稱之為互斥的微命令；在同一微周期中_可以同時(shí)出現(xiàn)_的微命令，稱之為相容的微命令。顯然，_相容微命令_不能放在一起譯碼。 10. 計(jì)算機(jī)存儲(chǔ)器的最小單位為_比特_，1KB容量的存儲(chǔ)器能夠存儲(chǔ)_8192_個(gè)這樣的基本單位。 11. 對(duì)存儲(chǔ)器的要求是_容量大_、_速度快_、_成本低_；為了解決這三方面的矛盾，計(jì)算機(jī)采用_多級(jí)_體系結(jié)構(gòu)。 12Cache介于主存和CPU之間，其速度比主存_快_，容量比主存小很多，它的作

3、用是彌補(bǔ)CPU與主存在_速度_上的差異。 13. 指令的格式是由_操作碼_和_地址碼_組成的。 14. 計(jì)算機(jī)指令系統(tǒng)往往具有多種尋址方式，操作數(shù)就是指令的一部分稱為_立即_尋址，操作數(shù)地址在指令中稱為_直接_尋址，當(dāng)操作數(shù)地址在寄存器中，就采用_寄存器_尋址方式。 15. 在寄存器間接尋址方式中，有效地址存放在_寄存器_中，而操作數(shù)存放在_內(nèi)存單元_中。 16. 在機(jī)器的一個(gè)CPU周期中，一組實(shí)現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條_微指令_，它由_操作控制_和_順序控制_兩部分組成。 17. 微程序控制器的核心部件是_控制存儲(chǔ)器_，它是一種_只讀_存儲(chǔ)器。 18. CPU周期也稱為_機(jī)器周

4、期_，一個(gè)CPU周期包含若干個(gè)_時(shí)鐘周期_ 19. 采用4K4位規(guī)格的靜態(tài)RAM存儲(chǔ)器芯片擴(kuò)展32KB的存儲(chǔ)模塊，需要這種規(guī)格的存儲(chǔ)芯片_16_片。20. cache的地址映像方式有_直接映像_、_全相聯(lián)映像_和_組相聯(lián)映像_。 21. 在計(jì)算機(jī)中存放當(dāng)前指令地址的寄存器叫_地址寄存器 _，在順序執(zhí)行指令情況下每執(zhí)行一條指令，使寄存器自動(dòng)加1、在執(zhí)行_轉(zhuǎn)移_指令或_中斷_操作時(shí)，_程序計(jì)數(shù)器_應(yīng)接收新地址。二. 選擇題： 1ROM與RAM的主要區(qū)別是_B_。 A. 斷電后，ROM內(nèi)保存的信息會(huì)丟失，RAM則可長期保存而不會(huì)丟失 A. 斷電后，RAM內(nèi)保存的信息會(huì)丟失，ROM則可長期保存而不會(huì)丟

5、失 A. ROM是外存儲(chǔ)，RAM是內(nèi)存儲(chǔ) A. ROM是內(nèi)存儲(chǔ)器，RAM是外存儲(chǔ)器 2. 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來_C_。 A. 存放數(shù)據(jù) B. 存放程序 C. 存放數(shù)據(jù)和程序 D. 存放微程序 3. 高速緩沖存儲(chǔ)器cache一般采用_A_。 A. 隨機(jī)存取方式 B. 順序存取方式 C. 半順序存取方式 D. 只讀不寫方式 4. CPU通過指令訪問主存所用的程序地址叫做_C_。 A.物理地址 B.相對(duì)地址 C.邏輯地址 D.真實(shí)地址 5計(jì)算機(jī)的存儲(chǔ)系統(tǒng)是指_D_。 A.RAM B.ROM C.主存儲(chǔ)器 D.cache，主存儲(chǔ)器和外存儲(chǔ)器 6. 主存儲(chǔ)器和CPU之間增加cach

6、e的目的是_A_。 A.解決CPU和主存之間的速度匹配問題 B.擴(kuò)大主存儲(chǔ)器的容量 C.擴(kuò)大CPU中通用寄存器的數(shù)量 D.既擴(kuò)大主存容量又?jǐn)U大CPU中通用寄存器的數(shù)量 7. 某機(jī)器字長32位，存儲(chǔ)容量1MB，按字編址，它的尋址范圍是_C_。 A. 1M B. 512KB C. 256K D. 256KB 8某計(jì)算機(jī)字長是16位，它的存儲(chǔ)容量是64KB，按字編址，它的尋址范圍是_A_。 A.32K B.32KB C.64K D.64KB 9和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是_C_。 A. 容量大，速度快，成本低 B. 容量大，速度慢，成本高 C. 容量小，速度快，成本高 D. 容量小，速度快，成本

7、低 10某RAM芯片，其存儲(chǔ)容量為102416位，該芯片的地址線和數(shù)據(jù)線數(shù)目分別為_B_。 A.20,16 B.10,16 C.10,24 D.1024,16 11. 計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的主要目的是_D_。 A.便于讀寫數(shù)據(jù) B.減小機(jī)箱的體積 C.便于系統(tǒng)升級(jí) D.解決存儲(chǔ)容量，價(jià)格和存取速度之間矛盾 12. 相聯(lián)存儲(chǔ)器是指_C_進(jìn)行尋址的存儲(chǔ)器。 A. 地址指定方式 B. 堆棧存取方式 C. 內(nèi)容指定方式 D. 地址指定與堆棧存取方式結(jié)合 13. 在cache的地址映射中，若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上，則這種方法稱為_A_。 A. 全相聯(lián)映射 B.

8、 直接映射 C. 組相聯(lián)映射 D. 混合映射 14. 在下列cache替換算法中，速度最快是_C_，命中率最高是_B_。 A. 最不經(jīng)常使用(LFU)算法 B. 近期最少使用(LRU)算法 C. 隨機(jī)替換 15. 在相對(duì)尋址方式中，若指令中地址碼為X，則操作數(shù)的地址為_A_。 A.(PC)+X B.變址寄存器+X C.X D.X+段基址 16. 某存儲(chǔ)器16K32bit, 它的地址線為_A_位。 A. 14 B. 16 C. 32 D. 48 17. RAM芯片串聯(lián)時(shí)可以_B_。 A. 增加存儲(chǔ)器字長 B. 增加存儲(chǔ)單元數(shù)量 C. 提高存儲(chǔ)器的速度 D. 降低存儲(chǔ)器的平均價(jià)格 18. 對(duì)于存儲(chǔ)

9、器中某個(gè)操作數(shù)的尋址稱為_C_尋址。 A. 直接 B. 間接 C. 寄存器直接 D. 寄存器間接 19. 程序控制類指令的功能是_D_。 A. 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B. 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C. 進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D. 改變程序執(zhí)行的順序 20. RAM芯片串聯(lián)時(shí)可以_B_。 A. 增加存儲(chǔ)器字長 B. 增加存儲(chǔ)單元數(shù)量 C. 虛擬內(nèi)存 D. RAM 21. 寄存器間接尋址方式中，操作數(shù)在_A_中。 A. 內(nèi)存 B. 存儲(chǔ)器 C. 寄存器 D. 外部設(shè)備 22. 若使8 bit寄存器A最高位清0，可采用_D_。 A. B. C. D. 23指令系統(tǒng)中采用不同

10、尋址方式的目的主要是_A_。 A.可直接訪問外存 B.提供擴(kuò)展操作碼并降低指令譯碼難度 C.實(shí)現(xiàn)存儲(chǔ)程序和程序控制 D.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性 24. 微程序存放在_A_中。 A. 控制存儲(chǔ)器 B. RAM C. 指令寄存器 D. 內(nèi)存儲(chǔ)器 25. 微周期指的是_D_所需要的時(shí)間。 A. 執(zhí)行一條微命令 B. 執(zhí)行一條微指令 C. 執(zhí)行一段微程序 D. 執(zhí)行一條機(jī)器指令 26. 能夠改變程序執(zhí)行順序的是_C_。 A. 數(shù)據(jù)傳送類指令 B. 移位操作類指令C. 輸入輸出類指令 D. 轉(zhuǎn)移類指令 27. 以下四種類型指令中，執(zhí)行時(shí)間最長的是_C_。 A. RR型 B. RS型

11、C. SS型 D. 程序控制指令 28. 指令周期是指_C_。 A. CPU從主存取出一條指令的時(shí)間 B. CPU執(zhí)行一條指令的時(shí)間 C. CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間 D. 時(shí)鐘周期時(shí)間 29. RAM芯片并聯(lián)時(shí)可以_A_。 A. 增加存儲(chǔ)器字長 B. 增加存儲(chǔ)單元數(shù)量 C. 提高存儲(chǔ)器的速度 D. 降低存儲(chǔ)器的平均價(jià)格 30. 同步控制是_C_。 A. 只適用于CPU控制的方式 B. 只適用于外圍設(shè)備控制的方式 C. 由統(tǒng)一時(shí)序信號(hào)控制的方式 D. 所有指令控制時(shí)間都相同的方式 31下列指令中，_C_是用戶不能使用的。 A. 堆棧操作指令 B. 移位操作指令 C. 特權(quán)指

12、令 D. 字符串處理指令 32. 在一個(gè)微周期中，下列敘述正確的是_B_。 A. 只能執(zhí)行一個(gè)微操作 B. 能執(zhí)行多個(gè)微操作，但它們一定是并行的 C. 能順序執(zhí)行多個(gè)微操作 D. 能執(zhí)行多個(gè)微操作，但它們一定是相斥的 33堆棧常用于_B_。 A. 數(shù)據(jù)移位 B. 保護(hù)程序現(xiàn)場(chǎng) C. 程序轉(zhuǎn)移 D. 輸入輸出 34. 下列指令中，_C_不能支持?jǐn)?shù)值處理。 A. 算術(shù)運(yùn)算類指令 B. 移位操作類指令 C. 字符串處理類指令 D. 輸入輸出類指令三名詞解釋： 1cache 2. 相聯(lián)存儲(chǔ)器 3. 全相聯(lián)映像 4. 組相聯(lián)映像 5. 尋址方式 6. 指令系統(tǒng) 7. RISC 8. 微程序 9. 相對(duì)轉(zhuǎn)

13、移 10. CISC 11. 微指令 12. 控制存儲(chǔ)器 13EPROM答：1Cache是指高速緩沖存儲(chǔ)器，介于主存和CPU之間，速度比主存快，容量比主存小，它的作用是彌補(bǔ)CPU與主存之間的差異。2是一種按內(nèi)容訪問存儲(chǔ)器。3每一個(gè)主存塊可映像到任何cache塊。4將存儲(chǔ)空間分成若干組，各組之間是直接映像，而組內(nèi)各塊之間是全相聯(lián)映像。5對(duì)指令地址碼進(jìn)行編碼，以得到操作數(shù)在存儲(chǔ)器中地址的方式。6一臺(tái)計(jì)算機(jī)能執(zhí)行的全部指令的集合稱為這臺(tái)計(jì)算機(jī)指令系統(tǒng)。7RISC是指精簡(jiǎn)指令系統(tǒng)的計(jì)算機(jī)。8微程序是指完成一條指令的功能，它由若干條微指令構(gòu)成。9. 相對(duì)轉(zhuǎn)移指令的目標(biāo)指令地址是由PC寄存器的值加一個(gè)偏移

14、量形成。10. CISC是指復(fù)雜指令系統(tǒng)計(jì)算機(jī)。11. 指控制器存儲(chǔ)的控制代碼，分為操作控制部分和順序控制部分。12. 指微程序型控制器中存儲(chǔ)微指令的存儲(chǔ)器，通常是ROM。13. EPROM是可擦寫可編程的ROM，可以被用戶編程多次。四. 問答題和計(jì)算題： 1. 試述主存和輔存的區(qū)別？ 放正在運(yùn)行的程序或數(shù)據(jù)，它的速度快但成本高。 輔存采用磁盤、磁帶、光盤。它的速度較慢，但存儲(chǔ)容量大，成本低。 指令為給計(jì)算機(jī)的一個(gè)操作命令。2. 試寫出主存與cache之間的地址映像方式。 有三種映像方式，直接映像，全相聯(lián)映像，組相聯(lián)映像。 3什么是指令？什么是微指令？試說明二者之間的關(guān)系。微指令是控制部件通過

15、控制總線向執(zhí)行部件發(fā)出各種控制命令稱為微指令。為一個(gè)CPU周期中實(shí)現(xiàn)一定功能的微命令。一條指令對(duì)應(yīng)一個(gè)微程序，微程序是由若干條微指令組成的有序列。 4. 一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類指令？包括數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。 5. 請(qǐng)用圖示說明三級(jí)存儲(chǔ)體系分別由那些部分組成，并比較cache主存和主存輔存這兩個(gè)存儲(chǔ)層次的相同點(diǎn)和不同點(diǎn)。 Cache主存和主存輔存兩個(gè)存儲(chǔ)層次相同點(diǎn)包括：1） 二者都是為了提高存儲(chǔ)系統(tǒng)的性能價(jià)格比而構(gòu)造的。2） 都是利用了程序運(yùn)行時(shí)的局部性原理把最近常用的信息塊從相對(duì)慢速而大容量的存儲(chǔ)器調(diào)

16、入相對(duì)高速而小容量存儲(chǔ)器。 兩個(gè)存儲(chǔ)層的不同點(diǎn)包括：1） 目的不同：cache主要解決主存與CPU速度差異問題。 虛存主要解決存儲(chǔ)容量的問題2） 數(shù)據(jù)通路不同：CPU與cache和主存之間可直接訪問；輔存與CPU不存在直接的數(shù)據(jù)通路；輔存的內(nèi)容只能通過調(diào)整方式進(jìn)入主存。CPU才可以訪問。3） 透明性不同：cache的管理完全由硬件完成；輔存的管理由軟件（操作系統(tǒng)）和硬件共同完成。 6. 簡(jiǎn)述存儲(chǔ)器芯片中地址譯碼方式？地址譯碼的方式有兩種：?jiǎn)巫g碼方式和雙譯碼方式； 單譯碼方式只用一個(gè)譯碼電路；每個(gè)字選擇一個(gè)對(duì)應(yīng)的存儲(chǔ)單元，如存儲(chǔ)單元為1024，則有1024條譯碼線。 雙譯碼方式采用兩個(gè)地址譯碼器

17、，分別產(chǎn)生行選通。 7. 設(shè)有一個(gè)1MB容量的存儲(chǔ)器，字長為32位，問： 1）按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？ 2）按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？ 3）按字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？解：1）按字節(jié)編址1MB=2208，地址寄存器為20位，數(shù)據(jù)寄存器為8位，編址范圍為00000HFFFFFH； 2）按半字編址1MB=2208=21916，地址寄存器為19位，數(shù)據(jù)寄存器為16位，編址范圍為00000H7FFFFH； 3）按字編址1MB=2208=21832，地址寄存器為18位，數(shù)據(jù)寄存器為32位，編址范圍為000

18、00H3FFFFH； 8. 機(jī)器字長是32位，要求存儲(chǔ)器能存入4M個(gè)字 1）存儲(chǔ)容量有多少？ 2）需要多少片2M8位RAM芯片組成？ 3）若存儲(chǔ)器以字節(jié)編址，則地址寄存器需多少位？解：1）存儲(chǔ)容量為4M32=128M 2）片 3）4M32=22248=2248，則地址寄存器需要24位9. 假設(shè)某計(jì)算機(jī)指令長度為32位，具有二地址，一地址，零地址3種指令格式，每個(gè)操作數(shù)地址規(guī)定用8位表示，若操作碼字段固定為8位，現(xiàn)已設(shè)計(jì)出K條二地址指令，L條零地址指令，那么這臺(tái)計(jì)算機(jī)最多能設(shè)計(jì)出多少條單地址指令？解：操作碼字段固定為8位，28=256條指令 單地址指令=256-K-L 10. 已知某計(jì)算機(jī)有80條指令，平均每條指令由12條微指令組成，其中有一條取指微指令是所有指令公用的。設(shè)微指令長度為32位，請(qǐng)算出控制存儲(chǔ)器容量。解：微指令所占的單元總數(shù)=(12+7911)32=88132 控制存儲(chǔ)器容量可選1K332 11某計(jì)算機(jī)指令字長16位，地址碼6位，指令有一地址和二地址兩種格式，設(shè)共有N條(N16)二地址指令，試問一地址指令最多可以有多少條？二地址指令N條，有(16-N)編碼用于擴(kuò)展，地址碼是6位，則一地址指令最多可以有(16-N)X26條 12. 設(shè)計(jì)算機(jī)A有60條指令，指令操作碼為6位固定長度編