三相全控橋仿真

1、六、實(shí)驗(yàn)仿真 搭建仿真電路 實(shí)驗(yàn)平臺(tái)： MATLAB -R2016a SIMULINK 仿真實(shí)驗(yàn)平臺(tái) 仿真電路： 整流仿真電路圖 有源逆變電路仿真圖 實(shí)驗(yàn)說明：i. 由實(shí)驗(yàn)可知取 交流電源AC幅值100V左右，頻率為工頻50HZ，逆變時(shí)直流電壓源取值320V; ii.觸發(fā)脈沖采用SIX-Pulse Generator 產(chǎn)生，幅值為1V，晶閘管采用三相全控晶閘管組 iii.做阻性負(fù)載仿真時(shí)，L值設(shè)置為0，三相交流電源由三個(gè)獨(dú)立交流電源構(gòu)成，相位差120。 iv.通過對(duì)晶閘管組測(cè)量選擇，可以通過Multimeter選擇測(cè)量晶閘管1（VT1）兩端承受電壓波形，并且將輸出Ud與Uvt1通過雙通道示波器

2、同時(shí)顯示出來，上面波形為Ud，下面波形為Uvt1.由Multimeter選擇Usw1即為晶閘管VT1兩端承受電壓大小，從而通過示波器顯示Uvt1電壓波形。Multimeter設(shè)置如下： v.通過改變常數(shù)alpha所連接的常數(shù)從而改變觸發(fā)延遲角大小，常數(shù)數(shù)值大小與觸發(fā)延遲角一一對(duì)應(yīng)。如下圖 vi.實(shí)驗(yàn)設(shè)置所得的晶閘管觸發(fā)脈沖波形如下，晶閘管按1、2、3、4、5、6順序觸發(fā)延遲角依次相差60°，同時(shí)設(shè)置晶閘管觸發(fā)脈沖寬度為80°：vi.通過Mux與Dmux對(duì)脈沖信號(hào)的匯聚與分散來實(shí)現(xiàn)封鎖晶閘管脈沖信號(hào), Mux與Dmux之間連接的6條線段相應(yīng)地對(duì)應(yīng)晶閘管16的觸發(fā)脈沖，通過去掉

3、Mux與Dmux之間連接的相應(yīng)線段，即可實(shí)現(xiàn)對(duì)晶閘管脈沖的封鎖。三相全控橋純阻性負(fù)載實(shí)驗(yàn)。 設(shè)置負(fù)載阻值R=450，觸發(fā)延遲角=0°，得Ud與Uvt1波形如下：設(shè)置負(fù)載阻值R=450，觸發(fā)延遲角=60°，得Ud與Uvt1波形如下：設(shè)置負(fù)載阻值R=450，觸發(fā)延遲角=90°，得Ud與Uvt1波形如下：、在=0°，封鎖VT1觸發(fā)脈沖，得Ud與Uvt1波形如下：、在=0°，封鎖VT1、VT3觸發(fā)脈沖，得Ud與Uvt1波形如下：、在=0°，封鎖VT1、VT4觸發(fā)脈沖，得Ud與Uvt1波形如下：三相全控橋阻-感負(fù)載 、設(shè)置負(fù)載阻值R=300，L

4、=700mH,觸發(fā)延遲角=30°，得Ud與Uvt1波形如下：、設(shè)置負(fù)載阻值R=300，L=700mH,觸發(fā)延遲角=90°，得Ud與Uvt1波形如下：、在=0°，封鎖VT1觸發(fā)脈沖，得Ud與Uvt1波形如下、在=0°，封鎖VT1、VT3觸發(fā)脈沖，得Ud與Uvt1波形如下、在=0°，封鎖VT1、VT4觸發(fā)脈沖，得Ud與Uvt1波形如下三相全控橋逆變電路仿真設(shè)置R=450，L=700mH, E=130V, =60°時(shí)得Ud與Uvt1波形如下、設(shè)置R=450，L=700mH, E=320V, =90°時(shí)得Ud與Uvt1波形如下、實(shí)驗(yàn)仿真總結(jié) 通過實(shí)驗(yàn)仿真結(jié)果與實(shí)際進(jìn)行對(duì)比，所得結(jié)果與實(shí)際大致相同，只是在某些細(xì)微處不太一樣，如波形的細(xì)微處彎曲、不平滑，這些有軟件仿真平臺(tái)的局限性，未能充分考慮實(shí)際電路的電磁暫態(tài)過程（尤其是在晶閘管開通、關(guān)斷時(shí)刻），當(dāng)然實(shí)際實(shí)驗(yàn)本身就有一定的誤差。在仿真過程中還發(fā)現(xiàn)仿真平臺(tái)的輸出要有一定的時(shí)間才能穩(wěn)定，下面以阻性負(fù)載=60°，整流波形分析：仿真圖如下：由輸出Ud與Uvt1波形在最開始可知，其需經(jīng)過一