實(shí)驗(yàn)段顯示譯碼器

1、EDA實(shí)驗(yàn)報(bào)告一、實(shí)驗(yàn)?zāi)康脑O(shè)計(jì)一個(gè)7段數(shù)碼顯示譯碼器設(shè)計(jì)。二、實(shí)驗(yàn)儀器計(jì)算機(jī)一臺(tái)，U盤一個(gè)，Quartus 軟件三、實(shí)驗(yàn)步驟1. 新建一個(gè)文件夾YHY，打開Quartus 軟件，選擇菜單FileNew，在彈出的New對(duì)話框中選擇Device Design File頁的原理圖文件編輯器輸入項(xiàng)VHDL File(如圖一)，按OK按鈕打開VHDL編輯器窗口。2. 在VHDL編輯器窗口輸入7段數(shù)碼顯示譯碼器的VHDL描述：IBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNT

2、O 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) );END;ARCHITECTURE ONE OF DECL7S ISBEGIN PROCESS(A) BEGIN CASE A IS WHEN "0000"=>LED7S<="0111111"WHEN "0001"=>LED7S<="0000110" WHEN "0010"=>LED7S<="1011011"WHEN "0011"

3、=>LED7S<="1001111" WHEN "0100"=>LED7S<="1100110"WHEN "0101"=>LED7S<="1101101" WHEN "0110"=>LED7S<="1111101"WHEN "0111"=>LED7S<="0000111" WHEN "1000"=>LED7S<="1

4、111111"WHEN "1001"=>LED7S<="1101111" WHEN "1010"=>LED7S<="1110111"WHEN "1011"=>LED7S<="1111100" WHEN "1100"=>LED7S<="0111001" WHEN "1101"=>LED7S<="1011110" WHEN &quo

5、t;1110"=>LED7S<="1111001" WHEN "1111"=>LED7S<="1110001" WHEN OTHERS=>NULL; END CASE; END PROCESS;END; 3. 編譯并運(yùn)行，觀察其波形輸出（如下圖）。 4. 打開FileCreate/UpdateCreate Symbol files for current file(如下圖)。 5.打開FILENEW，新建一個(gè)BLOCK DIAGRAM/SCHEMATIC FILE文件，單擊SYMBOL TOOL 按鈕，在彈出的對(duì)話框中選中PROJECT下的ADDER8，即調(diào)出其原理圖（如下圖所示）。7段數(shù)碼顯示譯碼器原理圖四、實(shí)驗(yàn)分析與總結(jié)1.