PCB_維修技巧使用短路QTECH追蹤儀

1、PCB 維 修 技 巧19內(nèi) 容一. 維修實例二. PCB檢修的一般步驟及不同測試 結(jié)果的分析處理方法三. 使用短路追蹤儀查找電路板的 短路故障四. 總線爭用問題五. 輸出負載接電容六. 功能學(xué)習(xí)/比較錯誤七. 計數(shù)器件產(chǎn)生的時序錯誤八. 觸發(fā)器產(chǎn)生的時序錯誤之一九. 觸發(fā)器產(chǎn)生的時序錯誤之二十. 器件沒有完全測試學(xué)習(xí)目的： 指導(dǎo)使用者提高利用Qtech系列檢修設(shè)備維修PCB的技術(shù)水平，解決維修實踐中常見的疑難問題。一、維 修 實 例 重要提示：1、 芯片管腳對地或電源短路時，其短路電阻值在10-25毫歐姆之間。2、 一英寸長的附銅線大約有40-50毫歐姆電阻。 例如：一個74640進行在線功

2、能測試時，其第6腳顯示對地電阻為1歐姆，用QT50實測第6腳對地電阻大約為160毫歐姆。懷疑是由與其相連的其它器件引起的短路故障。經(jīng)QT50檢查發(fā)現(xiàn)：該芯片與一個電阻排和置位元開關(guān)聯(lián)接。在開關(guān)接點上測量對地電阻大約為40毫歐姆，該值低于在第6腳上測出的電阻，因此說明芯片顯示的第6腳對地短路故障是由于置位元開關(guān)對地接通，并非芯片本身的故障。3、 一般情況下，總線器件的管腳在設(shè)計上沒有（或很少）接地和電源的。如果出現(xiàn)某管腳接地或電源，請重新檢測該器件。4、 在沒有好板做參考比較的情況下，通過分析管腳狀態(tài)和實際測量的波形，也能夠檢修壞板。例如：許多芯片在電路設(shè)計時只使用了其中的一部分邏輯單元，其余未

3、使用部分的輸入腳一般都接地，以防該部分處在隨機運行狀態(tài)而對電路產(chǎn)生干擾。根據(jù)芯片的邏輯功能分析實際輸出的波形，將十分有助于判斷所測芯片是否真正損壞。實例一：74123（單穩(wěn)態(tài)諧振器）的管腳出現(xiàn)懸空狀態(tài)（FLT）在線功能測試中，器件的輸入腳一般顯示為高阻狀態(tài)（阻值大于1兆歐姆）。器件離線測試時，如果不接TTL或CMOS負載的話，將會出現(xiàn)這種結(jié)果。在線測試中，該芯片的輸入腳通常接在另一個芯片的輸出腳。芯片的輸出腳為了保證驅(qū)動扇出負載，通常為低阻抗。在線測試中如果在管腳狀態(tài)視窗中某輸入腳顯示“FLT”，表示該腳為懸空狀態(tài)，可能該腳與電路板的邊界聯(lián)接端或三態(tài)器件相連接，或者是與PCB之間開路。通過與其

4、它輸入腳的狀態(tài)做比較，將能判斷該腳的狀態(tài)是否正常。該例中，第6腳是接RC電路的輸入端，該電路中的電容通過電阻充電，再經(jīng)芯片第6腳放電，那么該輸入腳就不可能為高阻狀態(tài)，因為如果高阻的話，就不能對電容放電。對該芯片進行ICFT時出現(xiàn)測試錯誤，其第7腳顯示“FLT”，另一個相同的輸入腳（第15腳）顯示的是正常的邏輯電平（對地阻抗大約為550歐姆）。雖然QT200對該芯片的測試結(jié)果是“測試失敗”，但是由于芯片的輸出腳出現(xiàn)翻轉(zhuǎn)，因此看起來好象是時序問題。如果用戶不注意的話，就會忽視該測試結(jié)果而認為是時序問題。上述分析表明：使用者仔細觀察和分析管腳狀態(tài)信息，對于判斷真正故障點來說是極為重要的。一個輸入腳的

5、輸入阻抗若是550歐姆的話，就不會是懸空狀態(tài)（FLT）。本示例的實際故障原因是該單穩(wěn)諧振器由于功能損壞而不能使電容正常放電。同樣，器件的輸出腳也不可能是懸空狀態(tài)（FLT），因為若處于懸空狀態(tài)，該管腳就不能吸收或施放電流，也就不能驅(qū)動任何扇出負載。另外用戶還應(yīng)注意：任何節(jié)點的對地阻抗都不能小于5-10歐姆（除非該節(jié)點真正短路到地-此時阻抗約為2歐姆）。常用的緩沖驅(qū)動器在邏輯低狀態(tài)下的阻抗大約為15-17歐姆。實例二：測試儀的供電夾具因接觸不良而不能提供測試電源當(dāng)通過測試儀的供 電夾具和被測板上的某個芯片給被測板 供電時，有時會發(fā)現(xiàn)被測芯片電源腳的實測電壓只有4.5V，此時的測試結(jié)果往往是不穩(wěn)定的

6、。出現(xiàn)這種情況的原因可能是由于芯片管腳的氧化使得測試儀的供電夾具不能與芯片管腳接觸良好。出現(xiàn)這種問題時，用戶可采取不同辦法解決，其中最有效的辦法是：通過被測板的邊界供電端與測試儀的供電電纜相接。實例三：被測板通電狀態(tài)下芯片的某個管腳對地短路 這種現(xiàn)象難以解決。測試結(jié)果中顯示被測芯片輸出腳的阻抗為10歐姆（低阻狀態(tài)），并且沒有翻轉(zhuǎn)動作，該阻值小于正常的緩沖驅(qū)動器輸出腳在邏輯低時的阻抗。斷開被測板電源時用三用表測量該管腳并未對地短路（電阻大于1千歐姆）。這種只在被測板加電狀態(tài)下才出現(xiàn)短路的現(xiàn)象，可能是被測器件輸出端的原因，也可能是該輸出端所接扇出器件輸入端的原因。被測器件的輸出端在邏輯低時應(yīng)能夠吸

7、收電流，在邏輯高時，它輸出電流到扇出器件的輸入腳。如果被測器件在通電狀態(tài)下內(nèi)部對地短路，則在不加電時測量不會出現(xiàn)對地短路。 這種情況下，可使用毫歐表分別測量被測器件輸出腳對地的電阻和所接扇出器件輸入腳對地的電阻，阻值最小的測量點就是真正的損壞器件。在IC管腳上測量對地阻值為10毫歐姆實例四：被測板不加電時三個芯片的某個管腳都對地短路在靠近3腳處測量對地阻值為6毫歐姆具體現(xiàn)象是：被測板上有三個芯片在進行ICFT時都出現(xiàn)“測試失敗”，并在管腳狀態(tài)視窗中顯示出總線器件74374的第2腳、74244的第18腳和另一個74244的第3腳分別對地短路。首先查出最接近短路點的芯片。使用QT50短路追蹤儀進行

8、檢測時把測量量程放在200毫歐姆，分別測量三個芯片的短路管腳對地的電阻，找出阻值最低的管腳。方法是：把一只探筆接到被測板的供電地端，另一只探筆先接到74374的第2腳，測量電阻是160毫歐姆，再接到74244的第18腳，測出電阻是90毫歐姆，然后再接到另一個74244的第3腳，測得電阻是10毫歐姆。那么該管腳即是引起總線錯誤的短路點。下面的問題是確定真正短路點是在74244內(nèi)部，還是在短路管腳對外的附銅線上。方法是：使用QT50的一只探筆接地，另一只探筆接到74244的第3腳焊點之上的部位，讀出該腳對地的阻值（大約10毫歐姆），然后再把探筆接到第3腳焊點外3-4毫米處與其相連的附銅線上，再讀出

9、此時3腳對地的阻值（大約6毫歐姆）。該結(jié)果表明真正短路點是在第3腳的外部附銅線上。二、PCB檢修一般步驟及不同測試結(jié)果的處理方法在線功能測試系統(tǒng)的主要制約因素就是其反向驅(qū)動器的吸收/施放電流能力過強，從而遮蓋了被測芯片輸入腳出現(xiàn)的故障現(xiàn)象。例如，大多數(shù)芯片的輸入腳阻抗都很高（大于1兆歐姆），如果輸入腳內(nèi)部功能損壞，則該腳阻抗可能降低到大約20歐姆，這將導(dǎo)致驅(qū)動該輸入腳的芯片產(chǎn)生扇出問題，從而出現(xiàn)電路故障，因為多數(shù)芯片只能驅(qū)動輸出10毫安左右的電流。然而，一般的反向驅(qū)動測試儀器卻能夠驅(qū)動阻抗為20歐姆的輸入腳，這就使本來輸入腳出現(xiàn)故障的芯片也能通過功能測試。QT200能夠驅(qū)動8歐姆以上的節(jié)點（小

10、于8歐姆視為短路），這是本系統(tǒng)的主要問題。（一）PCB檢修一般步驟在線功能測試測試失敗器件沒有完全測試測試通過檢查芯片型號類別是否OC器件處于線或狀態(tài)使用QSM/VI方式測試1檢查芯片編號、測試夾 具放置是否正常，然后重新測試。2 檢查管腳阻抗3是否需要隔離4調(diào)整測試時基和門限值后重新測試5使用QSM/VI方式測試下一個器件一般檢修PCB的流程圖PCB常見器件種類：1、門電路/組合邏輯型器件如:7400,7408等 可使用ICFT,QSM/VI進行測試 2、時序器件/觸發(fā)器、計數(shù)器如:7474,7492等 可使用ICFT,QSM/VI進行測試 3、總線器件（三態(tài)輸出） 如:74245,7424

11、4,74374等 可使用ICFT,QSM/VI進行測試 4、PAL,ROM,RAM如:2764，14464 可使用ICFT進行測試 5、LSI器件如:8255,8088,Z80等 可使用ICFT,QSM/VI進行測試 6、使用者專用芯片 使用QSM/VI方式測試 PCB測試失敗原因：1、 芯片功能損壞2、 速度/時序問題3、 芯片管腳狀態(tài)（懸空,高阻, 時鐘,非法連接）4、 OC門線或狀態(tài)5、 扇出問題ICFT測試結(jié)果分類1、 測試通過2、 測試失敗3、 器件沒有完全測試4、 器件比較相同5、 器件比較不相同(二)出現(xiàn)不同測試結(jié)果的處理方法1、 出現(xiàn)“測試失敗”結(jié)果時1) 查看測試夾具是否接錯

12、了芯片，是否與被測芯片聯(lián)接良好。從管腳狀態(tài)視窗查看是否有開路管腳（顯示HIZ），是否測出電源管腳。糾正這些問題后重新測試。2) 如果結(jié)果仍然是“測試失敗”，將鼠標移到管腳狀態(tài)視窗后按一下左鍵，使顯示管腳阻抗。比較出現(xiàn)錯誤的管腳阻抗與另外相同功能的管腳阻抗。如果是芯片的某個輸出腳出現(xiàn)測試錯誤，則查看該腳與其它輸出腳的阻抗是否一致（注意此時的阻抗是芯片帶電時測量的對地阻抗）。3) 如果比較的阻抗大致相等，則調(diào)低測試時基或門限值，然后再測一遍。若這次測試通過，則說明該芯片出現(xiàn)的測試錯誤是時序方面的問題。這可能是輸出腳接了電容器件，由于電容的放電過程，使輸出腳狀態(tài)翻轉(zhuǎn)變慢。如果調(diào)整時基或門限值后的測試

13、能夠通過的話，可有90%的把握確定該器件沒有損壞，此時即可轉(zhuǎn)到測試下一個芯片。如果調(diào)整時基或門限值后測試仍未通過，則檢查是否需要設(shè)置隔離。若不需要隔離，則直接進入第5步。4) 如果從夾具狀態(tài)中看出測試失敗的原因是由于輸出腳不能達到正常的邏輯電平，則調(diào)低測試門限值后再測。如果此時以較松的門限值測試能夠通過的話，則說明該芯片所接的負載過重，或者是芯片本身的輸出驅(qū)動能力變差，不能吸收或施放正常負載所需的電流。出現(xiàn)這種情況時，使用者必須特別注意，處理辦法是在被測板加電和不加電兩種狀態(tài)下，重新測試該輸出腳對地的阻抗，也可使用QSM/VI方式在被測板加電和不加電兩種狀態(tài)下，測試該芯片各輸出腳的VI曲線。5

14、) 比較測出的各輸出腳對地阻抗，如果不加電測量的阻抗大致相等，而加電時測量出現(xiàn)測試錯誤的輸出腳阻抗高于其它輸出腳的阻抗，則說明該芯片功能損壞（高阻抗狀態(tài)不能吸收或施放所需電流），應(yīng)更換該芯片。6) 比較各輸出腳的VI曲線，如果某個輸出腳的阻抗明顯低于其它輸出腳的阻抗，則說明問題在該腳所接扇出負載上。檢測與該腳相接的所有芯片輸入腳的阻抗，找出其中真正的短路點。為了進一步查出問題的根源，可用扁口鉗鉗斷被測芯片上出現(xiàn)測試錯誤的輸出腳，再重新測試。如果這時測試通過，就表明確實是芯片所接負載的問題。2 出現(xiàn)“器件沒有完全測試”結(jié)果時1) 當(dāng)被測芯片的輸出腳在測試過程中不發(fā)生翻轉(zhuǎn)（即在測試窗口中保持固定高

15、或低電位）時，系統(tǒng)將提示“器件沒有完全測試”（出現(xiàn)該提示時熒幕上的波形視窗并不標注任何測試錯誤）。例如一個7400反及閘的某個輸入腳短接到地，則對應(yīng)的輸出腳將始終為高電平，測試該芯片時將出現(xiàn)上述提示。2) 如果使用者有被測板的電路原理圖，就能很容易地確定該芯片的管腳連接狀態(tài)是否正常。3) 如果用戶已學(xué)習(xí)過好板，那么所學(xué)芯片的正常連接狀態(tài)也將記錄下來。測試壞板時系統(tǒng)自動與好板學(xué)習(xí)結(jié)果相比較，如果比較結(jié)果不同，則說明壞板出現(xiàn)非法連接；如果比較結(jié)果相同，則可不考慮“器件沒有完全測試”的提示，轉(zhuǎn)到測試下一個芯片。4) 如果被測芯片是OC器件，并在電路上設(shè)計為“線或”狀態(tài) ，那么該芯片的輸出可能會受到與

16、其存在線或關(guān)系的其它芯片的影響。例如，某個芯片的輸入邏輯使其輸出固定為低電平，則被測芯片的輸出也將固定為低電平，這時測試該芯片系統(tǒng)也將提示“器件沒有完全測試”。對此類器件用戶應(yīng)特別注意，建議使用QSM/VI方式，通過比較測試芯片上所有相同功能管腳的VI曲線，來判斷故障點。三、使用短路追蹤儀查找電路板的短路故障在下圖中，U1第4腳分別接到U2的第3腳和U3的第5腳。在這三個芯片中若出現(xiàn)故障，可能有下面四種情況：1、 U1功能損壞，其第4腳在測試過程中沒有翻轉(zhuǎn)， 4 3 保持固定低電平； U1 U22、 U1的第4腳由于內(nèi)部三極管損壞而短路到地；3、 U3的第5腳短路到地； 4、 U2的第3腳對地

17、不完全短路，有一個固定低電阻 5 U3 下面是對上述情況的檢測方法：第一種情況：測量U1第4腳對地阻抗，如果該腳邏輯狀態(tài)正好是低電平，其阻抗不會很低（大于10歐姆），如果該腳正處于較低的高電平，阻抗將大于1千歐姆。如果對U1的在線功能測試結(jié)果是：第4腳沒有翻轉(zhuǎn)，測試失敗，使用者應(yīng)將管腳狀態(tài)視窗切換到阻抗顯示模式，比較U1第4腳與其它輸出腳的對地阻抗，如果各輸出腳阻抗相等，則說明U1的內(nèi)部功能損壞，應(yīng)更換U1。第二種情況：用三用表測量U1第4腳對地阻值，如果近似為零，可以使用毫歐表，通過Qtech首創(chuàng)的“兩點定位法”找到真正短路點。Qtech系統(tǒng)產(chǎn)品中的QT25和QT50短路追蹤儀，是用于查找電

18、路板短路故障的理想儀表。右面兩個圖片說明了“兩點定位法”的操作步驟：首先把毫歐表的測量探針放在被測腳焊點上面靠近管腳的根部（如下圖），設(shè)置毫歐表的量程為200毫歐姆，測出一個阻值；然后再把探針放在被測腳焊點之外3-4毫米處的連接被測腳的附銅線上（如下圖），再讀出一個阻值。 如果前一個阻值小于后一個阻值，則說明短路點在被測芯片的內(nèi)部驅(qū)動電路上。此時無疑應(yīng)更換該芯片。如果前一個阻值大于后一個阻值，則說明短路點不在被測芯片的內(nèi)部，而是在芯片外部與其相連的其它芯片上，或者是兩者之間的附銅線上。 使用毫歐表所測短路阻值的大小視短路程度而定，但是只要使用“兩點定位法”測出的前后兩個阻值的大小不同，就能夠確

19、定真正短路點的部位。第三種情況： 真正的故障點是U3的第5腳對地短路（輸入腳內(nèi)部三極管擊穿），但是對U1進行功能測試時，卻會由于其第4腳不能翻轉(zhuǎn)而使測試失敗。切換夾具視窗到阻抗顯示模式，比較U1第4腳與其它輸出腳的阻抗，發(fā)現(xiàn)第4腳阻抗明顯低于其它腳的阻抗（近似為零）。此時使用者并不能確定真正故障原因就是U1，而應(yīng)使用QT25或QT50短路追蹤儀進一步測量。首先采用“兩點定位法”確定短路點是在U1內(nèi)部，還是U1外部。經(jīng)測量發(fā)現(xiàn)短路點是在U1外部，這時用戶可通過被測板的電路圖或使用Qtech的線路跟蹤功能，查出與U1第4腳相連接的所有芯片。然后用短路追蹤儀分別測量這些芯片上與U1第4腳相連管腳的對

20、地阻值，發(fā)現(xiàn)U3的第5腳對地阻值最低。這時將排除U1和U2的短路可能，把問題集中在U3的第5腳上。再次使用“兩點定位法”，確定短路點是在U3第5腳的內(nèi)部。這時應(yīng)更換U3芯片。不過，如果此時為了更加有把握而對U3進行功能測試的話，可能仍然出現(xiàn)測試通過的結(jié)果。這是因為該芯片雖然第5腳內(nèi)部對地短路，但仍有一定阻值，只要該阻值大于測試儀的最小可驅(qū)動阻值，且U3內(nèi)部的邏輯功能并未損壞的話，那么對該芯片的功能測試就能通過。例如象7400的反及閘，如果其某個輸入腳短路到地，其功能測試仍然能夠通過。對于這種情況，使用者只能通過與學(xué)習(xí)好板的結(jié)果相比較的辦法來確定故障點了。然而對本例來說，只要測出U3第5腳內(nèi)部對

21、地短路，就能確定是U3損壞。因為電路設(shè)計者不可能將芯片的輸出腳短路到地。 第四種情況： U2第3腳對地不完全短路，用三用表測量該腳對地電阻約為10歐姆。 用戶切記：正常芯片的輸出、輸入腳對地電阻不會在10-40歐姆之間。 此時測試U1將會測試失敗（因為U1第4腳不能正常驅(qū)動如此低阻值的輸入腳），熒幕上顯示U1第4腳為低阻狀態(tài)。用三用表測試該腳對地電阻也是10歐姆左右。為了找出不完全短路的確切部位，普通的毫歐表已無能為力了，因為此時被測腳對地有一個10歐姆左右的阻值。為解決該問題，QT50短路追蹤儀設(shè)計了調(diào)節(jié)測量零位的功能，能夠屏蔽掉10-20歐姆的固定阻值。具體操作步驟是：設(shè)置測量零位為10歐

22、姆，量程為200毫歐姆，然后按照上述第三種情況下的步驟進行測量。四、總線爭用問題 對總線器件（如74245）進行在線功能測試時，由于其雙向輸入/輸出腳可能受到通過總線與其相連的其它器件的影響而使測試失敗?？偩€器件在被測板加電后可能會處于使能狀態(tài)，使其輸出/輸入腳不在三態(tài)高阻狀態(tài)。左圖為測試總線器件出現(xiàn)總線爭用時的結(jié)果視窗。為消除總線爭用的影響，使被測芯片測試通過，使用者必須隔離有關(guān)的總線器件。 左圖中的測試結(jié)果顯示：74245的第3,4,9腳沒有翻轉(zhuǎn)，測試失敗。此時使用者應(yīng)從管腳狀態(tài)中查看芯片各腳的動態(tài)阻抗，確定是否有短路到地或?qū)Φ仉娮铇O低（小于5歐姆）的管腳。從右上圖中可注意到第11,16和

23、17腳對地阻抗大約290歐姆，其它輸出、輸入腳對地阻抗都在17-23歐姆之間。前者表明管腳牌邏輯高狀態(tài)，后者表明管腳處于邏輯低狀態(tài)。第2腳測試通過，未受到總線爭用的影響，因為其輸出腳能夠承受相連器件的下拉影響。 使用者必須能夠分辨清楚測試失敗是由于總線爭用引起，還是因器件功能損壞所致。本例中，測試失敗的原因是總線爭用。為了對器件進行完整測試，使用者必須隔離有關(guān)總線器件，使其輸出腳處于高阻狀態(tài)，對被測器件不產(chǎn)生影響。放大后的波形 下圖中芯片的第3腳在作為輸出腳時受到相連芯片的下拉作用而不能產(chǎn)生翻轉(zhuǎn)。當(dāng)?shù)?腳作為輸入腳時，由于QT200最大驅(qū)動電流為650毫安，所以即使第3腳被其它芯片下拉，QT2

24、00仍然能夠?qū)Φ?腳上拉到高電位，因此可測試第17腳。如果該芯片功能損壞，此時對第17腳的輸出測試也不可能通過。實際測試結(jié)果是第17腳輸出測試通過了，顯然不是該芯片的功能損壞，而是總線爭用問題。（一） 如何判斷哪個芯片引起總線爭用而必須設(shè)置隔離呢？1、 如果使用者有被測板的電路原理圖，首先查出與被測芯片相連的所有其它總線芯片，通常電路中的總線芯片可分為以下三類：a,使能端接其它芯片的輸出端;b,兩個或兩個以上的總線芯片的使能端相連； c,使能端直接與地或+5v電源相接。 對于第一類總線芯片，應(yīng)對每個使能端設(shè)置隔離，方法是在QT200的飛線通道（從FC0到FC7）設(shè)置相應(yīng)的邏輯電平，分別接到這些

25、使能端上；對于第二類總線芯片，則只設(shè)置一個隔離通道，接到其中一個芯片的使能端；而對于第三類總線芯片，是不能直接進行隔離設(shè)置的，因為隔離通道不能對其使能端實施反向驅(qū)動。一般處理原則是先設(shè)置前兩類總線芯片，看被測芯片的測試結(jié)果是否滿意（即從結(jié)果中可以判斷芯片的好壞），如果是，則不考慮對第三類總線芯片的隔離；如果仍不滿意，再采取措施對第三類總線芯片進行隔離。一般是采用割線方法將使能端與地或+5v電源斷開，然后再對其設(shè)置隔離。 經(jīng)過設(shè)置隔離點后重測芯片。如果測試通過，再逐個去掉所設(shè)置的隔離通道，重新測試。出現(xiàn)測試失敗時去掉隔離設(shè)置的總線芯片就是產(chǎn)生總線爭用的芯片。重新接上該芯片的隔離通道，繼續(xù)按上述方

26、法檢驗其它未確定的總線芯片。直到最后查出所有需要設(shè)置隔離的總線芯片(在板學(xué)習(xí)方式中，啟動其中的記事本，記錄下來哪些芯片的測試需要隔離哪些總線芯片，在檢修壞板時將給予很大幫助)。2、 如果使用者沒有電路圖，可利用QSM/VI測試方式中的掃描測試，找出與被測芯片相連接的其它總線芯片。具體方法是：從ICFT測試方式中直接進入交互式QSM/VI測試視窗，自訂一個待測芯片名稱，設(shè)置管腳數(shù)為40，測量頻率為312Hz，使用QT200用于電路跟蹤的電纜（有兩個20腳的夾具），把夾具1接到正在進行功能測試的總線芯片上（夾具第1腳對著芯片的第1腳），夾具2接到被測板上任意的其它總線芯片上，然后開始掃描測試。如果

27、兩個芯片之間存在連接關(guān)系，在熒幕上的視窗中將顯示出來。其中1-20腳代表夾具1所接的芯片，21-40腳代表夾具2所接的芯片。假若視窗中的第5腳和第35腳都標注L1符號，則說明第一個芯片的第5腳與第二芯片的第15腳相連接。（二） 如何利用系統(tǒng)的數(shù)位示波器功能判斷總線器件的好壞？在測試總線器件時，如果不能通過隔離方式判斷器件的好壞，可利用本系統(tǒng)的最新功能-數(shù)位示波器（DSO）方式進行測試，基本操作方法如下：1) 將被測板上焊下的晶體重新焊好，使板上有正常的時鐘運行。2) 連接測試探針到合適的通道上（注意：不同版本的系統(tǒng)軟件所選的探針通道是不一樣的）3) 從測試視窗中的工具列中按DSO鍵，啟動數(shù)位示

28、波器方式。4) 接通被測板供電電源5) 依次將探針接到被測總線器件的不同管腳上，從熒幕上可看到被測管腳的實際信號。如果信號是高低翻轉(zhuǎn)變化的，則說明該管腳功能正常。如果信號電位在1.2v到1.8v之間固定不變，則對該管腳應(yīng)特別注意，這可能是因為該管腳功能損壞，或者是該腳為輸出腳處于開路狀態(tài)。此時可檢測晶體附近的7404芯片，因為該芯片常被用于時鐘電路。用探針測試7404的輸出腳，應(yīng)有波形信號。如果沒有，再檢測被測板供電是否正常、晶體是否損壞。注意，檢測時鐘信號時示波器應(yīng)選擇100K阻抗，這樣可避免對晶振電路的影響。為了檢測管腳是否處于懸空狀態(tài)，可選擇示波器阻抗為10K。如果管腳確實懸空（其阻抗大

29、于1兆歐姆），那么探針接觸該腳時，10K的阻抗將把該腳下拉為低電平。如果該腳沒有懸空，而是有固定電平，則探針不會使其下拉為低。由此即可判斷管腳的真正狀態(tài)。數(shù)位示波器測試視窗互動式QSM/VI方式中的VT顯示方式用戶應(yīng)掌握的關(guān)鍵一點是，如果管腳在電路在被使用，則應(yīng)能翻轉(zhuǎn)；如果未被使用，則會保持固定高或低電平。利用帶電VI曲線方式測量管腳的邏輯低與真正的短路到地是有明顯區(qū)別的。五、輸 出 端 接 電 容 負 載 某些電路在設(shè)計上如果對工作速度的要求不高，就在驅(qū)動芯片的輸出端接上電容器件，以便消除電路中的毛刺干擾。對這種電路中的芯片進行在線功能測試時，經(jīng)常出現(xiàn)測試失敗。對此用戶必須給予重視。 右圖中

30、的第2,5,6,9,12等管腳出現(xiàn)測試錯誤，這些腳的輸出象是被固定到邏輯高電位上。第6腳波形（存在階梯形）好象是放電后才到了邏輯低電位；管腳狀態(tài)視窗中顯示第2腳阻抗為8歐姆，該阻值遠遠低于正常芯片輸出腳可驅(qū)動的阻值。 出現(xiàn)這種測試結(jié)果，是由于被測芯片的輸出端接了不同容量的電容器。第2腳上的電容器電容量最大，是10UF；第5腳電容是4.7UF；第6腳電容更小，第12腳電容最小。 為了驗證芯片測試失敗的原因是測試速度的問題，使用者可設(shè)置較慢的測試時基再重新測試，如果測試通過，即說明芯片的輸出端接有電容器件。當(dāng)系統(tǒng)以較慢的速度測試時，芯片管腳上的電容在輸出發(fā)生狀態(tài)變化時能夠有較長時間完成充放電過程，

31、這樣對芯片的測試就不會出現(xiàn)測試失敗。QT200測試儀能夠自動識別出測試結(jié)果中的速度問題，適時提示使用者調(diào)整測試時基，以較慢的速度重新測試。 在線功能測試中，如果由于某個管腳固定為高電平而使測試失敗，可從以下三個方面分析處理：1、 該管腳接了電容器件-調(diào)低測試時基后重新測試，能夠通過測試。2、 該管腳內(nèi)部功能損壞調(diào)低測試時基后重新測試，仍然不能通過3、 電路中存在總線爭用問題隔離有關(guān)總線器件后重新測試。從下面的圖中可以看出，當(dāng)測試時基調(diào)整到256微秒脈沖時，第2腳有足夠時間回應(yīng)電容的充放電過程。但是測試結(jié)果報告該腳輸出有電平錯誤，對此可進一步降低測試速度，再測一次。結(jié)果表明：當(dāng)測試時基調(diào)整到51

32、2微秒脈沖時，所有的輸出腳都能測試通過。放大波形當(dāng)測試時基為256微秒脈沖時，第6腳測試通過。六、功能學(xué)習(xí)和比較錯誤下圖顯示了器件功能比較測試后的結(jié)果，管腳2在學(xué)習(xí)和比較測試結(jié)果中都是對地短路，對此用戶可不作考慮。然而，如果比較測試結(jié)果中顯示第2腳懸空（FLT），則表示該腳處于開路狀態(tài)，這時使用者應(yīng)檢查該腳焊點及對外的連接線是否正常。在夾具狀態(tài)視窗中靠外邊的陰影部分顯示的是學(xué)習(xí)結(jié)果，里邊顯示的是當(dāng)前測試的結(jié)果。圖中顯示出第1,4腳比較結(jié)果不同，學(xué)習(xí)結(jié)果中是懸空狀態(tài)，而當(dāng)前狀態(tài)是正常的邏輯電位。對于總線器件，這種情況時常發(fā)生，因為在線功能測試中，電路板上總線器件的使能端常常受到未知且不固定的邏輯

33、電平的觸發(fā)而使其輸出狀態(tài)也經(jīng)常發(fā)生隨機性的改變。出現(xiàn)這種情況時，使用者應(yīng)對該器件重新測試幾次，檢查其管腳狀態(tài)是否還有變化，如果幾次測試結(jié)果始終出現(xiàn)相同的比較錯誤，使用者應(yīng)檢查相應(yīng)管腳的阻抗。如果懸空腳在不斷變化，這一般也不是問題。如果器件測試通過而有些管腳始終為固定電平，建議用戶檢查比較管腳的阻抗；如果同一條總線上的管腳阻抗基本相等，那么可以確定該器件沒有問題。如果相同類型管腳的阻抗比較相差較大，則表示在器件的I/0端存在問題。七、計數(shù)器產(chǎn)生的時序問題在檢測計數(shù)器類器件（如7492）中也時常遇到與時序有關(guān)的問題，這是多數(shù)在線功能測試儀都不可避免的。出現(xiàn)這類問題的原因主要是：a,異步設(shè)計;b,由于反向驅(qū)動電流而產(chǎn)生的噪聲干擾;c,被測板上有自身的脈沖信號觸發(fā)了被測器件。圖中顯示以庫存時基測試時，出現(xiàn)測試失敗的結(jié)果。 第11腳的波形顯示該腳有輸出但與期望輸出的波形不一致。在此用戶應(yīng)明白：如果輸出腳內(nèi)部功能損壞，就不會有回應(yīng)波形輸出。因此通過對該芯片測試波形的分析， 就可確定該芯片是好的，出現(xiàn)測試失敗完全是時序問題。右圖說明當(dāng)調(diào)整測試時基為32微秒每時鐘