數(shù)字電子技術(shù)期末考試題_圖文_第1頁
數(shù)字電子技術(shù)期末考試題_圖文_第2頁
數(shù)字電子技術(shù)期末考試題_圖文_第3頁
數(shù)字電子技術(shù)期末考試題_圖文_第4頁
數(shù)字電子技術(shù)期末考試題_圖文_第5頁
已閱讀5頁,還剩6頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、系(部: 專業(yè): 年級: 學生姓名: 學號:密 封 線安康學院20072008學年第一學期期末考試試卷(A 卷課程名稱 數(shù)字電路基礎(chǔ) 課程編號 2801105 考試班級 計本(2006 任課教師 王慶春題型 選擇題 判斷題 填空題 作圖分析 總分 分值 20 10 30 10 30 100 得分一、選擇題(210=20分(答案填入下表 題號 1 2 3 4 5 6 7 8 9 10 答案1、十進制數(shù)100對應的二進制數(shù)為( 。A 、1011110B 、1100010C 、1100100D 、11000100 2、和邏輯式AB 表示不同邏輯關(guān)系的邏輯式是( 。A 、B A + B 、B A C

2、、B B A +D 、A B A +3、八輸入端的編碼器按二進制數(shù)編碼時,輸出端的個數(shù)是( 。A 、2個B 、3個C 、4個D 、8個 4、四個輸入的譯碼器,其輸出端最多為( 。A 、4個B 、8個C 、10個D 、16個5、一個兩輸入端的門電路,當輸入為1和0時,輸出不是1的門是( 。A 、與非門B 、或門C 、或非門D 、異或門 6、多余輸入端可以懸空使用的門是( 。A 、與門B 、TTL 與非門C 、或門D 、或非門7、由與非門組成的基本RS 觸發(fā)器不允許輸入的變量組合R S 為( 。A 、00B 、 01C 、 10D 、118、一個存儲器的存儲容量是1288;則關(guān)于該存儲器正確的說法

3、是( 。 A 、字數(shù)128,位數(shù)8,容量128比特; B 、字數(shù)128,位數(shù)8,容量128字節(jié); C 、字數(shù)8,位數(shù)128,容量128字節(jié); D 、字數(shù)128,位數(shù)4,容量128字節(jié);得分評卷人9、關(guān)于555定時器的輸出說法正確的是( 。A 、邏輯高電平“1” 或低電平“0” ;B 、 輸出0Vcc 之間的電壓;C 、輸出交流電壓信號;D 、 輸出穩(wěn)定的直流電壓信號;10、對于圖1所示的74LS161(同步四位二進制加法計數(shù)器應用電路,正確的說法是( 。(CLR 異步清零,LOAD 同步置數(shù),74LS00二輸入與非門 A 、10進制計數(shù)器,最大計數(shù)狀態(tài)是10(Q D Q A =1010; B

4、、11進制計數(shù)器,最大計數(shù)狀態(tài)是11(Q D Q A =1011; C 、11進制計數(shù)器,最大計數(shù)狀態(tài)是10(Q D Q A =1010;D 、12進制計數(shù)器,最大計數(shù)狀態(tài)是11(Q D Q A =1011;二、判斷題(110=10分(答案填入下表 題號 1 2 3 4 5 6 7 8 9 10 答案1、數(shù)字電路中的晶體管工作在線性放大區(qū)。 ( 2、使用3個觸發(fā)器構(gòu)成的計數(shù)器最多有6個有效狀態(tài)。 ( 3、DDL (二極管二極管邏輯門電路存在著電平轉(zhuǎn)移的缺陷。 ( 4、同步時序邏輯電路中各觸發(fā)器的時鐘脈沖CP 是同一個信號。 ( 5、多路選擇器(多路開關(guān)能夠通過模擬信號。 ( 6、計數(shù)器在任意初

5、始狀態(tài)下都能進入到有效循環(huán)狀態(tài)時,稱其能自啟動。 ( 7、用移位寄存器可以構(gòu)成8421BCD 碼計數(shù)器。 ( 8、共陰極型數(shù)碼管要和輸出低電平有效的顯示譯碼器連用。 ( 9、單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度與觸發(fā)脈沖寬度無關(guān)。 ( 10、利用3個D 觸發(fā)器可以組成12進制計數(shù)器。 ( 三、填空題(310=30分(請在試題上作答 1、化簡下列邏輯函數(shù)表達式(與-或形式得分評卷人得分評卷人U174LS161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10LOAD 9CLR 1CLK2VCC5VU2A 74LS00D圖1密封 線(1、C B C B B A

6、 F += ;(2、F (A,B,C,D=m (0,1,6,7,8,12,14,15= ; 2、寫出下列邏輯圖(圖2和3的函數(shù)表達式;(不需要化簡F= F= 3、寫出下列觸發(fā)器的狀態(tài)方程(圖4和5;Q n+1= ; Q n+1= ; 4、寫出下圖輸入變量與輸出變量之間的邏輯關(guān)系(圖6和7Y= ; Y=5、寫出下列電路所實現(xiàn)的邏輯關(guān)系(圖8和圖9;Y= ; Y= ; 四、做出以下電路的輸出波形圖(圖10,請在試題上作答,52=10分(圖10中的J ,K 端如果懸空認為接邏輯高電平“1”,S D 和R D 是高電平有效圖10VDD5VAB CDDABCY圖8圖 9(74LS253雙四選一IC ,1

7、G 和2G 是使能端;A ,B 是選擇器公用地址信號輸入端,B 是高位,A 是低位,輸出Y 是輸入A 、B 、C 的函數(shù);U474LS253N2Y2C02C12C22C3A B 1G 1Y1C01C11C21C32GVCC5VAB C Y系(部: 專業(yè): 年級: 學生姓名: 學號:密 封 線五、分析與設(shè)計題(30分;1、設(shè)計一個四表決邏輯電路(當輸入1的個數(shù)大于等于3時輸出為1(18分; 1.1、列出真值表、寫出邏輯函數(shù)并化簡;(5分; 1.2、畫出邏輯電路圖(3分(與非門實現(xiàn);得分評卷人mi D C B AF0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 151.3、上

8、述的邏輯電路如果用74LS154(4-16線譯碼器實現(xiàn),請寫出譯碼器實現(xiàn)的表達式;并且完成以下邏輯電路圖;(5分(O0O15譯碼輸出端;1.4、上述的邏輯電路如果用74LS151(8選1數(shù)據(jù)選擇器實現(xiàn),請寫出簡單的變換過程;并且完成以下邏輯電路圖(地址碼輸入端C 為最高位,A 為最低位;(可以使用適當?shù)倪壿嬮T(5分;(D 變量接在數(shù)據(jù)端U674154NO2O3O5O4O6O1O7O0O8O9O10O11O12O13O14O15A B C DG1G2U774LS151NWD0D1D2D3D4D5D6D7A C B Y G密封線2、時序邏輯電路分析與設(shè)計(12分;2.1、分析以下時序電路的功能;(

9、J 、K 輸入端懸空為高電平,J=J1J2J3,K=K1K2K3U17472NK1K3K2J1Q QJ2CLR PRJ3CLK U27472N K1K3K2J1Q QJ2CLR PRJ3CLK U37472NK1K3K2J1Q QJ2CLR PRJ3CLK U47472NK1K3K2J1Q QJ2CLRPRJ3CLK CPQ0Q1Q2Q3(1、寫出驅(qū)動方程、狀態(tài)方程、時鐘方程;(4分(2、列出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖,并分析該電路能否自啟動;(4分2.2、如果使用74LS161(同步四位二進制加法計數(shù)器,CLR 異步清零,LOAD 同步置數(shù)集成電路如何實現(xiàn)該邏輯功能;請完成以下電路圖(可以使用適當?shù)倪壿嬮T,反饋清零法和反饋置數(shù)法任選;(4分(完U674LS161DQA 1

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論