數(shù)字電子產(chǎn)品的分析與制作說明書

1、安徽水利水電職業(yè)技術(shù)學(xué)院電子信息工程系實(shí)驗(yàn)（實(shí)訓(xùn)）系列輔導(dǎo)教材(二)數(shù)字電子產(chǎn)品的分析與制作實(shí)驗(yàn)指導(dǎo)書電子信息工程系電子教研室編2008年8月編 寫 說 明 數(shù)字電子產(chǎn)品的分析與制作實(shí)驗(yàn)指導(dǎo)書是根據(jù)應(yīng)用電子專業(yè)教學(xué)計(jì)劃和數(shù)字電子產(chǎn)品的分析與制作課程大綱編寫的。本書緊扣高職培養(yǎng)目標(biāo)，淡化驗(yàn)證性實(shí)驗(yàn)，增強(qiáng)實(shí)踐，突出實(shí)訓(xùn)，注重對(duì)學(xué)生實(shí)際操作技能的培養(yǎng)。同時(shí)，本書對(duì)實(shí)驗(yàn)報(bào)告的格式進(jìn)行了統(tǒng)一設(shè)計(jì)，并在報(bào)告中增加了思考題，既保證了實(shí)驗(yàn)報(bào)告的規(guī)范化，又著眼于提高學(xué)生分析解決實(shí)際問題的能力。在編制中我們還查閱了一些圖書資料，博采眾長(zhǎng)，并充分利用現(xiàn)有實(shí)驗(yàn)設(shè)備，提高實(shí)驗(yàn)室利用率，確保實(shí)驗(yàn)開出率。本書由電子信息工程

2、系應(yīng)用電子教研室曾獻(xiàn)芳、錢鋒、李春楊合編，電子系主任丁亞明審稿，在編制過程中得到了系領(lǐng)導(dǎo)的指導(dǎo)和其他教師的支持，在此表示衷心地感謝。由于編者水平有限，書中有不妥之處，懇請(qǐng)讀者批評(píng)指正。 編者 2008年8月目 錄緒論實(shí)訓(xùn)一 用與非門組成或非門并測(cè)試邏輯功能 7實(shí)訓(xùn)二 組合邏輯電路（半加器、全加器及邏輯運(yùn)算） 9實(shí)訓(xùn)三 中規(guī)模集成譯碼器的設(shè)計(jì)與測(cè)試 13實(shí)訓(xùn)四 數(shù)據(jù)選擇器及其應(yīng)用 20實(shí)訓(xùn)五 觸發(fā)器及其應(yīng)用27實(shí)訓(xùn)六 計(jì)數(shù)器及其應(yīng)用32實(shí)訓(xùn)七 移位寄存器及其應(yīng)用36實(shí)訓(xùn)八 555時(shí)基電路及其應(yīng)用 41實(shí)訓(xùn)九 加法計(jì)數(shù)器D/A轉(zhuǎn)換顯示47實(shí)驗(yàn)十 VHDL編程實(shí)現(xiàn)計(jì)數(shù)器功能實(shí)訓(xùn)50實(shí)驗(yàn)十一 VHDL

3、編程實(shí)現(xiàn)編碼器功能實(shí)訓(xùn)53實(shí)訓(xùn)十二 VHDL編程實(shí)現(xiàn)寄存器功能實(shí)訓(xùn)55實(shí)訓(xùn)十三 Multisim的基本操作57緒 論實(shí)驗(yàn)是一種認(rèn)識(shí)世界或事物，校驗(yàn)理論正確與否的實(shí)踐工作。從事任何實(shí)驗(yàn)，均要求實(shí)驗(yàn)人員具備相應(yīng)的理論知識(shí)，實(shí)驗(yàn)技能以及歸納總結(jié)實(shí)驗(yàn)結(jié)果的能力。數(shù)字電子產(chǎn)品的分析與制作的有關(guān)實(shí)驗(yàn)，是應(yīng)用電子工程領(lǐng)域最基本的實(shí)驗(yàn)，內(nèi)容包括數(shù)字電子線路理論，數(shù)字電子產(chǎn)品的分析，基本電子測(cè)量?jī)x表的使用以及基本測(cè)量方法等，其基礎(chǔ)性，決定了它在高職?？茖I(yè)的教學(xué)進(jìn)程中起到提高學(xué)生的專業(yè)理論水平，培養(yǎng)學(xué)生基本實(shí)驗(yàn)技能的奠基作用。一個(gè)數(shù)字電子線路實(shí)驗(yàn)，從相關(guān)知識(shí)的預(yù)習(xí)開始，經(jīng)過電子線路連接，觀察測(cè)試到數(shù)據(jù)處理，直至

4、撰寫出完整的實(shí)驗(yàn)報(bào)告為止，其中各個(gè)環(huán)節(jié)完成的好壞，均影響實(shí)驗(yàn)的質(zhì)量。實(shí)驗(yàn)的預(yù)習(xí)設(shè)計(jì)任何電子線路實(shí)驗(yàn)都有一定的目的，并且為此而提出實(shí)驗(yàn)任務(wù)。預(yù)習(xí)時(shí)，要恰當(dāng)?shù)剡\(yùn)用基本理論闡述清楚實(shí)驗(yàn)原理：綜合考慮實(shí)驗(yàn)環(huán)境和實(shí)驗(yàn)條件，分析所設(shè)計(jì)的實(shí)驗(yàn)和所提出的任務(wù)的可行性，最后分析實(shí)驗(yàn)結(jié)果，并寫出預(yù)習(xí)報(bào)告。預(yù)習(xí)內(nèi)容包括：1.實(shí)驗(yàn)標(biāo)題實(shí)驗(yàn)標(biāo)題是對(duì)實(shí)驗(yàn)的最好概括。通過實(shí)驗(yàn)標(biāo)題，使實(shí)驗(yàn)者時(shí)刻明白自己在進(jìn)行什么實(shí)驗(yàn)，并圍繞這一中心內(nèi)容而開展一系列的工作。2.實(shí)驗(yàn)?zāi)康碾娮泳€路理論教學(xué)實(shí)驗(yàn)通過對(duì)學(xué)生基本實(shí)驗(yàn)技能的訓(xùn)練，培養(yǎng)其用基本理論知識(shí)分析問題、解決問題的能力和嚴(yán)肅認(rèn)真的科學(xué)態(tài)度，細(xì)致踏實(shí)的實(shí)驗(yàn)。通過實(shí)驗(yàn)培養(yǎng)連接數(shù)字電子線路

5、、電路測(cè)量、故障排除等方面的實(shí)驗(yàn)技巧，通過實(shí)驗(yàn)學(xué)習(xí)常用電子、電工儀表的基本原理和使用方法，通過實(shí)驗(yàn)學(xué)習(xí)數(shù)據(jù)的采集和處理，對(duì)各種現(xiàn)象的觀察和分析等。根據(jù)各個(gè)實(shí)驗(yàn)內(nèi)容的不同，實(shí)驗(yàn)?zāi)康牡膫?cè)重點(diǎn)也不同，在實(shí)驗(yàn)預(yù)習(xí)報(bào)告中要體現(xiàn)。3.實(shí)驗(yàn)原理實(shí)驗(yàn)原理包括基本理論的應(yīng)用，實(shí)驗(yàn)線路的設(shè)計(jì)，測(cè)量?jī)x表的選擇和實(shí)驗(yàn)測(cè)量的方案確定等。其中要注意實(shí)驗(yàn)室的電子線路與電子線路理論中的電子線路圖是不同的，需要包括測(cè)量電子線路在內(nèi)考慮測(cè)量?jī)x器怎樣接入電子線路等，完成這一部分內(nèi)容要求復(fù)習(xí)有關(guān)的理論，熟悉實(shí)驗(yàn)電子線路，了解所需的電子線路元件，儀器、儀表及其使用方法。4.明確任務(wù)，設(shè)計(jì)實(shí)驗(yàn)操作步驟實(shí)驗(yàn)任務(wù)必須保證達(dá)到實(shí)驗(yàn)?zāi)康摹橥瓿?/p>

6、實(shí)驗(yàn)任務(wù)所設(shè)計(jì)的實(shí)驗(yàn)操作步驟必須細(xì)致，充分考慮各種因素，如儀器設(shè)備和人身安全，多個(gè)數(shù)據(jù)測(cè)量的先后順序等。值得注意的是，在電子線路實(shí)驗(yàn)的初始階段，某些細(xì)致的實(shí)驗(yàn)操作步驟設(shè)計(jì)是對(duì)今后從事電氣工程工作良好習(xí)慣的培養(yǎng)。例如，考慮儀器設(shè)備的安全，應(yīng)用儀表測(cè)量之前量程的選擇；多功能儀表測(cè)量前旋鈕的定位；可調(diào)電源通電前一般的零設(shè)置等等。考慮人身安全，必須嚴(yán)格遵守先接線后通電，先斷電后拆線的操作順序等。5.確定觀察內(nèi)容，待測(cè)數(shù)據(jù)和記錄數(shù)據(jù)的表格實(shí)驗(yàn)中要測(cè)量的物理量包括由實(shí)驗(yàn)?zāi)康乃苯哟_定或?yàn)楂@得這些物理量而確定的間接物理量，反映實(shí)驗(yàn)條件的物理量及作為檢驗(yàn)用的物理量等，觀察內(nèi)容包括儀器指針的偏轉(zhuǎn)方向等。預(yù)習(xí)時(shí)必

7、須擬定好所有記錄數(shù)據(jù)和有關(guān)內(nèi)容的表格，對(duì)于要求首先進(jìn)行理論計(jì)算的內(nèi)容也要在此時(shí)完成，并且填入表格。實(shí)驗(yàn)操作 實(shí)驗(yàn)操作是在詳細(xì)的預(yù)習(xí)報(bào)告的指導(dǎo)下，在實(shí)驗(yàn)室進(jìn)行整個(gè)實(shí)驗(yàn)的過程，包括熟悉、檢查及使用實(shí)驗(yàn)儀器設(shè)備與實(shí)驗(yàn)器件，連接實(shí)驗(yàn)線路，實(shí)際測(cè)試與數(shù)據(jù)記錄和實(shí)驗(yàn)后的整理等工作。1.實(shí)驗(yàn)的儀器儀表與實(shí)驗(yàn)的器件實(shí)驗(yàn)器件不同于理想元件，同一性質(zhì)的器件會(huì)因型號(hào)、用途等不同而在外觀上有較大差異。在電子線路實(shí)驗(yàn)中，涉及到的實(shí)驗(yàn)器件包括電阻器、電感器、電容器、二極管、三極管、邏輯門、數(shù)字集成塊等，儀器儀表包括電壓源、電流源、信號(hào)發(fā)生器、電壓表、電流表、毫伏表、示波器等，這些都將在實(shí)驗(yàn)中認(rèn)識(shí)，了解和熟悉。2.接實(shí)驗(yàn)線

8、路這一環(huán)節(jié)為實(shí)驗(yàn)系統(tǒng)的關(guān)鍵，需要注意3個(gè)方面a)實(shí)驗(yàn)對(duì)象的擺放實(shí)驗(yàn)用電源、負(fù)載、測(cè)量?jī)x器儀表等應(yīng)該合理擺放。一般原則為：擺放后布局合理，即位置、距離、跨線要求短：便于操作，即調(diào)整和讀數(shù)方便；連線簡(jiǎn)單，即要求用線最少。b)連線順序連接的順序要根據(jù)電子線路的復(fù)雜程度和個(gè)人的操作熟練程度而定。對(duì)于初學(xué)的學(xué)生，要求能夠按照電子線路圖一一對(duì)應(yīng)連接。對(duì)于復(fù)雜的電子線路一般先接串聯(lián)支路，后接并聯(lián)支路，最好每個(gè)接線點(diǎn)不要多于兩根導(dǎo)線，最后接電源。同時(shí)，要考慮元件和儀表的極性，參考方向，公共接地端與電子線路圖的對(duì)應(yīng)位置等。c)接線檢查對(duì)照實(shí)驗(yàn)電子線路圖，由左到右或從電子線路有明顯標(biāo)記處開始，逐一檢查，不能漏掉任

9、何一根連線。對(duì)于初學(xué)者，這一項(xiàng)最困難，但它既是對(duì)電子線路連接的再次實(shí)踐，又是建立電子線路原理圖與實(shí)物安裝圖之間內(nèi)在聯(lián)系的訓(xùn)練機(jī)會(huì)。同時(shí)，對(duì)于連接好的線路的細(xì)致檢查，也是保證實(shí)驗(yàn)順利，防止事故發(fā)生和重要措施。因此，不能忽視電子線路的檢查工作。在正常情況下，利用檢查好的電子線路就可以進(jìn)行實(shí)驗(yàn)測(cè)試了。但是，有時(shí)也會(huì)出現(xiàn)意想不到的故障，必須排除故障，以保障實(shí)驗(yàn)的順利進(jìn)行，實(shí)驗(yàn)中的故障一般是線路故障，查找這些故障可以采用以下兩種方法：1)斷電檢查法當(dāng)線路接錯(cuò)線，出現(xiàn)電源短路，開路等錯(cuò)誤時(shí)，應(yīng)該立即關(guān)閉電源，然后使用萬(wàn)用表的歐姆檔，對(duì)照實(shí)驗(yàn)電子線路原理圖，對(duì)電子線路中的每個(gè)元件和接線逐一檢查，根據(jù)檢查點(diǎn)的

10、電阻大小找出故障。2)通電檢查法當(dāng)實(shí)驗(yàn)電子線路工作不正常，或出現(xiàn)明顯錯(cuò)誤的結(jié)果時(shí)，使用萬(wàn)用表的電壓檔，對(duì)照實(shí)驗(yàn)電子線路原理圖，逐一對(duì)每個(gè)元件和接線進(jìn)行檢查，根據(jù)電壓的大小找出故障點(diǎn)。一般的順序?yàn)椋簷z查接線是否有錯(cuò)。檢查電源是否正常工作包括有無(wú)輸出，輸出是否符合要求；檢查電子線路中的元件是否工作，元件與測(cè)量?jī)x表是否牢固，以及導(dǎo)線是否良好；檢查測(cè)量?jī)x表的連接是否正常工作，輸入輸出是否有，量程是否適當(dāng)，測(cè)試線是否良好，需要電源的是否通電等。1)實(shí)際測(cè)試和記錄數(shù)據(jù)這一環(huán)節(jié)為實(shí)驗(yàn)過程中最重要的環(huán)節(jié)。一般為了保證實(shí)驗(yàn)數(shù)據(jù)的可信度，需要在實(shí)際測(cè)量之前進(jìn)行一下預(yù)測(cè)，此時(shí)不必仔細(xì)讀數(shù)據(jù)和記錄，主要觀察各個(gè)被測(cè)量

11、的變化情況和出現(xiàn)的現(xiàn)象。其目的有兩個(gè)：a)可以通過預(yù)測(cè)發(fā)現(xiàn)可能出現(xiàn)的設(shè)備接線松動(dòng)，虛焊。連接導(dǎo)線的隱藏?cái)帱c(diǎn)，實(shí)驗(yàn)接線的錯(cuò)誤。碰線等故障，排除后可以確保實(shí)驗(yàn)的正常進(jìn)行。b)通過預(yù)測(cè)可以讓實(shí)驗(yàn)者有一個(gè)實(shí)驗(yàn)全過程的數(shù)量概念，了解被測(cè)量的變化范圍，選擇合適的儀表量程：了解被測(cè)量的變化趨勢(shì)，確定實(shí)際測(cè)量時(shí)合理選取數(shù)據(jù)的策略。預(yù)測(cè)結(jié)束，恢復(fù)實(shí)驗(yàn)系統(tǒng)后，就可以按照預(yù)習(xí)報(bào)告的實(shí)驗(yàn)步驟進(jìn)行實(shí)際實(shí)驗(yàn)操作，觀察現(xiàn)象，完成實(shí)驗(yàn)任務(wù)。實(shí)驗(yàn)數(shù)據(jù)應(yīng)該記錄在預(yù)習(xí)報(bào)告中擬定好的表格里，并注明名稱和單位。如果需要重新測(cè)量 ，則要在原來(lái)的表格邊重新記錄所得到的數(shù)據(jù)，不要輕易涂改原始數(shù)據(jù)，以便比較和分析。在測(cè)量過程中，應(yīng)該盡可能地及

12、時(shí)對(duì)數(shù)據(jù)作初步分析，以便及時(shí)發(fā)現(xiàn)問題，當(dāng)即采取措施，以提高實(shí)驗(yàn)的質(zhì)量。實(shí)驗(yàn)完成后，不要忙于拆除線路，應(yīng)該先關(guān)閉電源，待檢查實(shí)驗(yàn)所的數(shù)據(jù)沒有遺憾和明顯錯(cuò)誤后再拆線。一旦發(fā)現(xiàn)異常，需要在原有的實(shí)驗(yàn)線路下查找原因，并做出相應(yīng)的分析。2)實(shí)驗(yàn)報(bào)告后的整理工作全部實(shí)驗(yàn)結(jié)束后，應(yīng)該將所用的實(shí)驗(yàn)設(shè)備復(fù)歸原位，導(dǎo)線整理成束，清理實(shí)驗(yàn)臺(tái)桌，然后離開實(shí)驗(yàn)室。撰寫實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)報(bào)告是對(duì)于實(shí)驗(yàn)工作的全面總結(jié)，要對(duì)實(shí)驗(yàn)的目的，原理，任務(wù)，設(shè)備，實(shí)驗(yàn)過程和分析等主要方面有明確的敘述。撰寫實(shí)驗(yàn)報(bào)告的主要工作是實(shí)驗(yàn)數(shù)據(jù)的處理，此時(shí)要充分揮曲線和圖表的作用，其中的公式，圖表，曲線應(yīng)該有符號(hào)，編號(hào)，標(biāo)題，名稱等說明，保證敘述條理清

13、楚。為了保證實(shí)驗(yàn)的可信度，要求有實(shí)習(xí)指導(dǎo)老師簽字的原始記錄數(shù)據(jù)。此外，實(shí)驗(yàn)報(bào)告中還應(yīng)該有實(shí)驗(yàn)中發(fā)現(xiàn)的問題，現(xiàn)象及事故的分析，實(shí)驗(yàn)的收獲及心得體會(huì)等，并回答思考問題。實(shí)驗(yàn)報(bào)告的最重要部分是實(shí)驗(yàn)結(jié)論，它是實(shí)驗(yàn)成果。對(duì)此結(jié)論，必須有科學(xué)的根據(jù)和來(lái)自理論與實(shí)驗(yàn)的分析。總之，一個(gè)高質(zhì)量的實(shí)驗(yàn)，來(lái)自于充分的預(yù)習(xí)，認(rèn)真的操作和全面的實(shí)驗(yàn)總結(jié)。每個(gè)環(huán)節(jié)都必須認(rèn)真對(duì)待，才能達(dá)到預(yù)期的實(shí)驗(yàn)?zāi)康?。?shí)訓(xùn)一 用與非門組成或非門并測(cè)試邏輯功能1 實(shí)訓(xùn)目的（1）掌握邏輯功能轉(zhuǎn)換的方法。（2）掌握邏輯門邏輯功能的測(cè)試。2 實(shí)訓(xùn)設(shè)備（1）+5V直流電源。 （2）邏輯電平開關(guān)。（3）邏輯電平顯示器。 （4）74LS001。3 實(shí)

14、訓(xùn)內(nèi)容與步驟本案例使用的是二輸入四與非門74LS00，即在一塊集成塊內(nèi)含有4個(gè)互相獨(dú)立的與非門，每個(gè)與非門有2個(gè)輸入端。其符號(hào)及引腳排列如圖1.1（a）、（b）所示。YBAVCC（a） （b） 圖1.1 74LS00邏輯符號(hào)及引腳排列與非門74LS00的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上是低電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為高電平時(shí)，輸出端才是低電平（即有“0”得“1”，全“1”得“0”）。其邏輯表達(dá)式為。1表達(dá)式的轉(zhuǎn)換或非門的邏輯表達(dá)式為，與非門的邏輯表達(dá)式為，由題目要求，必須將或非門的邏輯表達(dá)式轉(zhuǎn)換成與非門的邏輯關(guān)系，即將或非門的邏輯表達(dá)式、轉(zhuǎn)換為。根據(jù)與非門的輸入輸出要求，最

15、后得到的邏輯表達(dá)式為。2畫電路圖根據(jù)前面轉(zhuǎn)換得到的邏輯表達(dá)式，利用二輸入與非門進(jìn)行連接得到或非門的邏輯電路圖，如圖1.2所示。YBA圖1.2 用與非門組成的或非邏輯電路圖3邏輯功能的測(cè)試將1片74LS00在合適的位置選取一個(gè)14P插座，按定位標(biāo)記插好集成塊。按圖1.2接線，電路的2個(gè)輸入端（A、B）接邏輯開關(guān)輸出插口，以提供“0”與“1”電平信號(hào)，設(shè)定開關(guān)向上，輸出邏輯“1”，向下為邏輯“0”。門的輸出端接由LED發(fā)光二極管組成的邏輯電平顯示器（又稱01指示器）的顯示插口，LED亮為邏輯“1”，不亮為邏輯“0”。此電路有2個(gè)輸入端，有4個(gè)最小項(xiàng)，在實(shí)際測(cè)試時(shí)，通過對(duì)輸入00、01、10、11四

16、項(xiàng)進(jìn)行檢測(cè)可判斷其邏輯功能是否正確。按表1.1的真值表測(cè)試得到設(shè)計(jì)的電路的邏輯功能。從真值表中可以得出設(shè)計(jì)的結(jié)論：此電路的邏輯功能符合題目要求得到的或非門的邏輯功能。表1.1 真值表輸入輸出ABY001010100110實(shí)訓(xùn)二 組合邏輯電路（半加器、全加器及邏輯運(yùn)算）1 實(shí)訓(xùn)目的（1）掌握組合邏輯電路的功能測(cè)試。（2）驗(yàn)證半加器和全加器的邏輯功能。（3）學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律。2 實(shí)訓(xùn)設(shè)備與器件（1）74LS003片（2）74LS861片（3）74LS541片。3 實(shí)訓(xùn)內(nèi)容1組合邏輯電路功能測(cè)試（1）用2片74LS00組成如圖2.1所示的邏輯電路。為便于接線和檢查，在圖中要注明芯片編號(hào)及各引腳

17、對(duì)應(yīng)的編號(hào)。AG3Y1G1G6BY2G2G4G7CG5圖2.1 用2片74LS00組成的邏輯電路（2）圖中A、B、C接電平開關(guān)，Y1、Y2接發(fā)光管電平顯示。（3）按表2.1要求，改變A、B、C的狀態(tài)填表并寫出Y1、Y2邏輯表達(dá)式。（4）將運(yùn)算結(jié)果與實(shí)訓(xùn)比較。表2.1 測(cè)試結(jié)果輸入輸出ABCY1Y20000010111111101001010102測(cè)試用異或門（74LS86）和與非門組成的半加器的邏輯功能根據(jù)半加器的邏輯表達(dá)式可知，半加器Y是A、B的異或，而進(jìn)位Z是A、B相與，故半加器可用一個(gè)集成異或門和兩個(gè)與非門組成，如圖2.2所示。（1）在實(shí)訓(xùn)設(shè)備上用異或門和與門接成以上電路。A、B接電平開

18、關(guān)S，Y、Z接電平顯示。（2）按表2.2要求改變A、B狀態(tài)，填表。ABYZ=1圖2.2 半加器表2.2 測(cè)試結(jié)果輸入端A0101B0011輸出端YZ3測(cè)試全加器的邏輯功能（1）寫出圖2.3電路的邏輯表達(dá)式。（2）根據(jù)邏輯表達(dá)式列真值表。（3）根據(jù)真值表畫邏輯函數(shù)Si、Ci的卡諾圖。（4）填寫表2.3各點(diǎn)狀態(tài)。（5）按原理圖選擇與非門并接線進(jìn)行測(cè)試，檢查測(cè)試結(jié)果，并與表2.3進(jìn)行比較看邏輯功能是否一致。AiBiCi-1X2X3SiCiX1圖2.3 全加器Y= Z= X1= X2= X3= Si= Ci=表2.3 全加器各點(diǎn)狀態(tài)表AiBiCi-1YZX1X2X3SiCi00001010011000

19、10111011114測(cè)試用異或、與或和非門組成的全加器的邏輯功能全加器可以用兩個(gè)半加器和兩個(gè)與門、一個(gè)或門組成，在實(shí)訓(xùn)中，常用一塊雙異或門、一個(gè)與或非門和一個(gè)與非門實(shí)現(xiàn)。（1）畫出用異或門、與或非門和非門實(shí)現(xiàn)全加器的邏輯電路圖，寫出邏輯表達(dá)式。（2）找出異或門、與或非門和與門器件，按自己畫出的圖接線。接線時(shí)注意與或非門中不用的與門輸入端接地。（3）當(dāng)輸入端Ai、Bi、Ci-1為下列情況時(shí)，用萬(wàn)用表測(cè)量Si和Ci的電位并將其轉(zhuǎn)為邏輯狀態(tài)填入表2.4中。表2.4 測(cè)試結(jié)果AiBiCiDiCi0000101001100010111011114 預(yù)習(xí)要求（1）預(yù)習(xí)組合邏輯電路的分析方法。（2）預(yù)習(xí)用

20、與非門和異或門構(gòu)成的半加器、全加器的工作原理。（3）預(yù)習(xí)二進(jìn)制數(shù)的運(yùn)算。5 實(shí)訓(xùn)報(bào)告要求（1）整理實(shí)訓(xùn)數(shù)據(jù)、圖表、并對(duì)實(shí)訓(xùn)結(jié)果進(jìn)行分析討論。（2）總結(jié)組合邏輯電路的分析方法。 實(shí)訓(xùn)三 中規(guī)模集成譯碼器的設(shè)計(jì)與測(cè)試1 實(shí)訓(xùn)目的（1）掌握中規(guī)模集成譯碼器的邏輯功能和使用方法。（2）熟悉數(shù)碼管的使用。2 實(shí)訓(xùn)原理譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存儲(chǔ)器尋址和組合控制信號(hào)等。不同的功能可選用不同種類的譯碼器。譯碼器可分為通用譯

21、碼器和顯示譯碼器兩大類。前者又分為變量譯碼器和代碼變換譯碼器。1變量譯碼器（又稱二進(jìn)制譯碼器）用以表示輸入變量的狀態(tài)，如2線4線、3線8線和4線16線譯碼器。若有n個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n個(gè)輸出端供其使用。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。 以3線8線譯碼器74LS138為例進(jìn)行分析，圖3.1（a）、圖3.1（b）分別為其邏輯圖及引腳排列。其中A2、A1、A0 為地址輸入端，為譯碼輸出端，S1、為使能端。表3.1為74LS138功能表。A0A1A2S1VCC（a） （b） 圖3.1 3線8線譯碼器74LS138邏輯圖及引腳排列表3.1 74LS138功能

22、表輸入輸出S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111111111111當(dāng)S11，0時(shí)，器件使能，地址碼所指定的輸出端有信號(hào)（為0）輸出，其它所有輸出端均無(wú)信號(hào)（全為1）輸出。當(dāng)S10，X時(shí)，或S1X，1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器。若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器(又稱多路分配器)，如圖3.2所示。若在S1輸入端

23、輸入數(shù)據(jù)信息，0，地址碼所對(duì)應(yīng)的輸出是S1數(shù)據(jù)信息的反碼；若從端輸入數(shù)據(jù)信息，令S11、 0，地址碼所對(duì)應(yīng)的輸出就是端數(shù)據(jù)信息的原碼。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。根據(jù)輸入地址的不同組合譯出唯一地址，故可用作地址譯碼器。接成多路分配器，可將一個(gè)信號(hào)源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c(diǎn)。Z圖3.2 作數(shù)據(jù)分配器 圖3.3 實(shí)現(xiàn)邏輯函數(shù)二進(jìn)制譯碼器還能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖3.3所示。實(shí)現(xiàn)的邏輯函數(shù)是Z 利用使能端能方便地將兩個(gè)3/8譯碼器組合成一個(gè)4/16譯碼器，如圖3.4所示。D2D3D1D0圖3.4 用兩片74LS138組合成4/16譯碼器2數(shù)碼顯示譯碼器（1）七段發(fā)光二

24、極管（LED）數(shù)碼管。LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖3.5（a）、圖3.5（b）為共陰管和共陽(yáng)管的電路，圖3.5（c）為兩種不同出線形式的引出腳功能圖。（a） 共陰連接（“1”電平驅(qū)動(dòng)） （b）共陽(yáng)連接（“0”電平驅(qū)動(dòng)）（c） 符號(hào)及引腳功能圖3.5 LED數(shù)碼管一個(gè)LED數(shù)碼管可用來(lái)顯示一位09十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。小型數(shù)碼管（0.5寸和0.36寸）每段發(fā)光二極管的正向壓降，隨顯示光（通常為紅、綠、黃、橙色）的顏色不同略有差別，通常約為22.5V，每個(gè)發(fā)光二極管的點(diǎn)亮電流在510mA。LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有一個(gè)專門的譯碼器，該譯碼器不但要完成譯碼功能，

25、還要有相當(dāng)?shù)尿?qū)動(dòng)能力。（2）BCD碼七段譯碼驅(qū)動(dòng)器。此類譯碼器型號(hào)有74LS47（共陽(yáng)），74LS48（共陰），CC4511（共陰）等，本書采用CC4511 BCD碼鎖存七段譯碼驅(qū)動(dòng)器。驅(qū)動(dòng)共陰極LED數(shù)碼管。CC4511引腳排列如圖3.6所示。VDDVSSLEADCB圖3.6 CC4511引腳排列 其中：A、B、C、DBCD碼輸入端。a、b、c、d、e、f、g 譯碼輸出端，輸出“1”有效，用來(lái)驅(qū)動(dòng)共陰極LED數(shù)碼管。測(cè)試輸入端，“0”時(shí)，譯碼輸出全為“1”。消隱輸入端，“0”時(shí)，譯碼輸出全為“0”LE鎖定端，LE“1”時(shí)譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在LE0時(shí)的數(shù)值，LE0為正常譯

26、碼。表3.2為CC4511功能表。CC4511內(nèi)接有上拉電阻，故只需在輸出端與數(shù)碼管筆段之間串入限流電阻即可工作。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過1001時(shí)，輸出全為“0”，數(shù)碼管熄滅。 表3.2 CC4511功能表輸 入輸 出LEDCBAabcdefg顯示字形01111111010000000消隱01100001111110011000101100000110010110110101100111111001011010001100110110101101101101101100011111011011111100000111000111111101110011110011011101000

27、00000消隱01110110000000消隱01111000000000消隱01111010000000消隱01111100000000消隱01111110000000消隱111鎖 存鎖存在數(shù)字電路實(shí)訓(xùn)裝置上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。實(shí)訓(xùn)時(shí)，只要接通+5V電源和將十進(jìn)制數(shù)的BCD碼接至譯碼器的相應(yīng)輸入端A、B、C、D即可顯示09的數(shù)字。四位數(shù)碼管可接受四組BCD碼輸入。CC4511與LED數(shù)碼管的連接，如圖3.7所示。VDDVCCVSSRBCD碼輸入VSSLEABCD圖3.7 CC4511驅(qū)動(dòng)一位LED數(shù)碼管3 實(shí)訓(xùn)設(shè)備與器件（1）5V直流電源。 （2）雙蹤示波

28、器。（3）連續(xù)脈沖源。 （4）邏輯電平開關(guān)。（5）邏輯電平顯示器。 （6）撥碼開關(guān)組。（7）譯碼顯示器。（8）74LS1382、CC4511。4 實(shí)訓(xùn)內(nèi)容1數(shù)據(jù)撥碼開關(guān)的使用將實(shí)訓(xùn)裝置上的4組撥碼開關(guān)的輸出Ai、Bi、Ci、Di分別接至4組顯示譯碼驅(qū)動(dòng)器CC4511的對(duì)應(yīng)輸入口，LE、接至3個(gè)邏輯開關(guān)的輸出插口，接上+5V顯示器的電源，然后按功能表2.8輸入的要求撳動(dòng)4個(gè)數(shù)碼的增減鍵（“”與“”鍵）和操作與LE、對(duì)應(yīng)的3個(gè)邏輯開關(guān)，觀測(cè)撥碼盤上的4位數(shù)與LED數(shù)碼管顯示的對(duì)應(yīng)數(shù)字是否一致，及譯碼顯示是否正常。274LS138譯碼器邏輯功能測(cè)試將譯碼器使能端S1、及地址端A2、A1、A0 分別接

29、至邏輯電平開關(guān)輸出口，8個(gè)輸出端依次連接在邏輯電平顯示器的8個(gè)輸入口上，撥動(dòng)邏輯電平開關(guān)，按表2.7逐項(xiàng)測(cè)試74LS138的邏輯功能。3用74LS138構(gòu)成時(shí)序脈沖分配器參照?qǐng)D2.7和實(shí)訓(xùn)原理說明，時(shí)鐘脈沖CP頻率約為10KHz，要求分配器輸出端的信號(hào)與CP輸入信號(hào)同相。畫出分配器的實(shí)訓(xùn)電路，用示波器觀察和記錄在地址端A2、A1、A0分別取0001118種不同狀態(tài)時(shí)端的輸出波形，注意輸出波形與CP輸入波形之間的相位關(guān)系。4用兩片74LS138組合成一個(gè)4線16線譯碼器，并進(jìn)行實(shí)訓(xùn) 思考題（1）對(duì)實(shí)訓(xùn)結(jié)果進(jìn)行分析、討論。（2）用5片74LS138組合成一個(gè)5線-32線譯碼器。6 注意事項(xiàng)（1）復(fù)

30、習(xí)有關(guān)譯碼器和分配器的原理。（2）根據(jù)實(shí)訓(xùn)任務(wù)，畫出所需的實(shí)訓(xùn)線路及記錄表格 實(shí)訓(xùn)四 數(shù)據(jù)選擇器及其應(yīng)用1 實(shí)訓(xùn)目的（1）掌握中規(guī)模集成數(shù)據(jù)選擇器的邏輯功能及使用方法。（2）學(xué)習(xí)用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路的方法。2 實(shí)訓(xùn)原理數(shù)據(jù)選擇器又叫“多路開關(guān)”。數(shù)據(jù)選擇器在地址碼（或叫選擇控制）電位的控制下，從幾個(gè)數(shù)據(jù)輸入中選擇一個(gè)并將其送到一個(gè)公共的輸出端。數(shù)據(jù)選擇器的功能類似一個(gè)多擲開關(guān)，如圖4.1所示。圖中有4路數(shù)據(jù)D0D3，通過選擇控制信號(hào)A1、A0（地址碼）從4路數(shù)據(jù)中選中某一路數(shù)據(jù)送至輸出端Q。 數(shù)據(jù)輸入D0D1D2D3A0A1Q輸出地址碼圖4.1 4選1數(shù)據(jù)選擇器示意圖數(shù)據(jù)選擇器為目前邏

31、輯設(shè)計(jì)中應(yīng)用十分廣泛的邏輯部件，它有2選1、4選1、8選1和16選1等類別。數(shù)據(jù)選擇器的電路結(jié)構(gòu)一般由與或門陣列組成，也有用傳輸門開關(guān)和門電路混合而成的。18選1數(shù)據(jù)選擇器74LS15174LS151為互補(bǔ)輸出的8選1數(shù)據(jù)選擇器，引腳排列如圖4.2所示，功能見表2.9。 VCCA2A0A1QD0D1D2D3D4D5D6D7S圖4.2 74LS151引腳排列表4.1 74LS151功能表輸 入輸 出A2A1A0Q1010000D00001D10010D20011D30100D40101D50110D60111D7選擇控制端（地址端）為A2A0，按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)D0D7中，選擇一個(gè)需要

32、的數(shù)據(jù)送到輸出端Q，為使能端，低電平有效。（1）使能端1時(shí)，不論A2A0狀態(tài)如何，均無(wú)輸出（Q0，1），多路開關(guān)被禁止。（2）使能端0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼A2、A1、A0的狀態(tài)選擇D0D7中某一個(gè)通道的數(shù)據(jù)輸送到輸出端Q。如：A2A1A0000，則選擇D0數(shù)據(jù)到輸出端，即QD0。如：A2A1A0001，則選擇D1數(shù)據(jù)到輸出端,即QD1，其余類推。2雙4選1數(shù)據(jù)選擇器74LS153所謂雙4選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)4選1數(shù)據(jù)選擇器。引腳排列如圖4.3，功能如表4.2。VCCA02D32D22D12D02QA11D31D21D11D01Q12 圖4.3 74LS153引腳

33、功能表4.2 74LS153功能表輸 入輸 出A1A0Q10000D0001D1010D2011D3、為兩個(gè)獨(dú)立的使能端；A1、A0為公用的地址輸入端；1D01D3和2D02D3分別為兩個(gè)4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；Q1、Q2為兩個(gè)輸出端。 當(dāng)使能端（）1時(shí)，多路開關(guān)被禁止，無(wú)輸出，Q0。 當(dāng)使能端（）0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0D3送到輸出端Q。如：A1A000 則選擇DO數(shù)據(jù)到輸出端，即QD0。 A1A001 則選擇D1數(shù)據(jù)到輸出端，即QD1，其余類推。數(shù)據(jù)選擇器的用途很多，例如多通道傳輸，數(shù)碼比較，并行碼變串行碼，以及實(shí)現(xiàn)邏輯函數(shù)等。3數(shù)據(jù)選擇器

34、的應(yīng)用實(shí)現(xiàn)邏輯函數(shù)例2.1 用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)。采用8選1數(shù)據(jù)選擇器74LS151可實(shí)現(xiàn)任意3輸入變量的組合邏輯函數(shù)。 作出函數(shù)F的功能表，如表4.3所示，將函數(shù)F功能表與8選1數(shù)據(jù)選擇器的功能表相比較，可知：（1）將輸入變量C、B、A作為8選1數(shù)據(jù)選擇器的地址碼A2、A1、A0。（2）使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入D0D7分別與函數(shù)F的輸出值一一相對(duì)應(yīng)。 即：A2A1A0CBA， D0D70 D1D2D3D4D5D61 則8選1數(shù)據(jù)選擇器的輸出Q便實(shí)現(xiàn)了函數(shù)。ABA0A1A2D0D1D2D3D4D5D6D7QCF接線圖如圖4.4所示。圖4.4 用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)表4

35、.3 函數(shù)的功能表輸 入輸 出CBAF00000011010101111001101111011110顯然，采用具有n個(gè)地址端的數(shù)據(jù)選擇實(shí)現(xiàn)n變量的邏輯函數(shù)時(shí), 應(yīng)將函數(shù)的輸入變量加到數(shù)據(jù)選擇器的地址端(A)，選擇器的數(shù)據(jù)輸入端（D）按次序以函數(shù)F輸出值來(lái)賦值。例2.2 用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù) （1） 列出函數(shù)F的功能表，見表4.4。表4.4 函數(shù)的功能表BAF000011101110（2）將A、B加到地址端A1、A0，而A2接地，由表4.4可見，將D1、D2接“1”及D0、D3接地，其余數(shù)據(jù)輸入端D4D7都接地,則8選1數(shù)據(jù)選擇器的輸出Q，便實(shí)現(xiàn)了函數(shù)。接線圖如圖4.5所示

36、。ABA0A1A2D0D1D2D3D4D5D6D7QF“1”圖4.5 8選1數(shù)據(jù)選擇器實(shí)現(xiàn)的接線圖顯然，當(dāng)函數(shù)輸入變量數(shù)小于數(shù)據(jù)選擇器的地址端（A）時(shí)，應(yīng)將不用的地址端及不用的數(shù)據(jù)輸入端（D）都接地。例2.3 用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)函數(shù)函數(shù)F的功能，見表4.5。表4.5 函數(shù)F的功能表 輸 入輸出ABCF00000010010001111000101111011111函數(shù)F有3個(gè)輸入變量A、B、C，而數(shù)據(jù)選擇器有兩個(gè)地址端A1、A0少于函數(shù)輸入變量個(gè)數(shù)，在設(shè)計(jì)時(shí)可任選A接A1，B接A0。將函數(shù)功能表改畫成表4.6形式，可見當(dāng)將輸入變量A、B、C中A、B接選擇器的地址端A1、A0，

37、由表4.6不難看出D00，D1D2C，D31。則4選1數(shù)據(jù)選擇器的輸出，便實(shí)現(xiàn)了函數(shù)表4.6 函數(shù)的功能表輸 入輸出中選數(shù)據(jù)端ABCF000100D00010101D1C100101D2C110111D31B2Q2D02D12D12D22D3VCCA01Q1D01D11D21D3A1圖4.6 用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)接線圖如圖4.6所示。當(dāng)函數(shù)輸入變量大于數(shù)據(jù)選擇器地址端（A）時(shí)，可能隨著選用函數(shù)輸入變量作地址的方案不同，而使其設(shè)計(jì)結(jié)果不同，需對(duì)幾種方案比較，以獲得最佳方案。3 實(shí)訓(xùn)設(shè)備與器件（1）5V直流電源。 （2）邏輯電平開關(guān)。 （3）邏輯電平顯示器。 （4）74LS151（或CC4512

38、）、74LS153（或CC4539）。4 實(shí)訓(xùn)內(nèi)容1測(cè)試數(shù)據(jù)選擇器74LS151的邏輯功能。按圖4.7接線，地址端A2、A1、A0、數(shù)據(jù)端D0D7、使能端接邏輯開關(guān)，輸出端Q接邏輯電平顯示器，按74LS151功能表逐項(xiàng)進(jìn)行測(cè)試，記錄測(cè)試結(jié)果。2測(cè)試74LS153的邏輯功能測(cè)試方法及步驟同上，記錄之。接邏輯開關(guān)輸出插口接邏輯電平顯示器圖4.7 74LS151邏輯功能測(cè)試3用8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)3輸入多數(shù)表決電路（1）寫出設(shè)計(jì)過程。（2）畫出接線圖。（3）驗(yàn)證邏輯功能。4用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)5用雙4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)全加器（1）寫出設(shè)計(jì)過程。（2）畫出接線圖。

39、（3）驗(yàn)證邏輯功能。5 思考題（1）數(shù)據(jù)選擇器的工作原理。（2）數(shù)據(jù)選擇器的級(jí)聯(lián)。6 注意事項(xiàng)（1）用數(shù)據(jù)選擇器對(duì)實(shí)訓(xùn)內(nèi)容進(jìn)行設(shè)計(jì)、寫出設(shè)計(jì)全過程、畫出接線圖、進(jìn)行邏輯功能測(cè)試；總結(jié)實(shí)訓(xùn)收獲、體會(huì)。（2）用數(shù)據(jù)選擇器對(duì)實(shí)訓(xùn)內(nèi)容中各函數(shù)式進(jìn)行預(yù)設(shè)計(jì)。 實(shí)訓(xùn)五 觸發(fā)器及其應(yīng)用1 實(shí)訓(xùn)目的（1）掌握基本RS、JK、D和T觸發(fā)器的邏輯功能。（2）掌握集成觸發(fā)器的邏輯功能及使用方法。（3）熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。2 實(shí)訓(xùn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成各種時(shí)序

40、電路的最基本邏輯單元。1基本RS觸發(fā)器圖5.1為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“1”和“保持”3種功能。通常稱為置“1”端，因?yàn)?（1）時(shí)觸發(fā)器被置“1”；為置“0”端，因?yàn)?（1）時(shí)觸發(fā)器被置“0”，當(dāng)1時(shí)狀態(tài)保持；0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表5.1為基本RS觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。圖5.1 基本RS觸發(fā)器Q表5.1 基本RS觸發(fā)器功能表輸入輸出Qn+10110100111Qn002JK觸發(fā)器在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、

41、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)訓(xùn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號(hào)，如圖5.2所示。JK觸發(fā)器的狀態(tài)方程為Qn+1 JnQnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q與 為兩個(gè)互補(bǔ)輸出端。通常把 Q0、1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q1，0定為“1”狀態(tài)。VCCD1K1CP1J1QCPKJ2CP2K2J2QDDD12GNDQD圖5.2 74LS112雙JK觸發(fā)器引腳排列及邏輯符號(hào)下降沿觸發(fā)JK觸發(fā)器的功能見表5.2。表5.2 JK觸發(fā)器功能表輸入2J輸出CPJK01101001001

42、100Qn 1110101101011111Qn 11Qn 注： 任意態(tài) 高到低電平跳變 低到高電平跳變Qn（n ） 現(xiàn)態(tài) Qn+1（n+1 ） 次態(tài) 不定態(tài)JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。3D觸發(fā)器在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為Qn+1Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號(hào)可供各種用途的需要而選用。如雙D 74LS74、四D 74LS175、六D 74LS174等。圖5.3為雙D

43、74LS74的引腳排列及邏輯符號(hào)。功能見表5.3。DDVCCDD121CP2CP2QDDGND1Q1D2DQDCP圖5.3 74LS74引腳排列及邏輯符號(hào)表5.3 74LS74功能表輸入輸出CPD01101001001111011001114T觸發(fā)器在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其他功能的觸發(fā)器。例如將JK觸發(fā)器的J、K兩端連在一起，并認(rèn)它為T端，就得到所需的T觸發(fā)器。如圖3.5（a）所示，其狀態(tài)方程為：=T n+T觸發(fā)器功能見表5.4，當(dāng)T=0時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng)T=1時(shí)，時(shí)鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸

44、發(fā)器的T端置“1”，如圖5.4（b）所示，即得T觸發(fā)器的CP端每來(lái)一個(gè)CP脈沖信號(hào)，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計(jì)數(shù)電路中。“1”（a） T觸發(fā)器 （b） T觸發(fā)器圖5.4 JK觸發(fā)器轉(zhuǎn)換為T、T觸發(fā)器表5.4 T觸發(fā)器功能表輸入輸出CPT0111001101114 實(shí)訓(xùn)內(nèi)容1測(cè)試基本RS觸發(fā)器的邏輯功能按圖5.1，用兩個(gè)與非門組成基本RS觸發(fā)器，輸入端、接邏輯開關(guān)的輸出插口，輸出端Q、接邏輯電平顯示輸入插口，按表5.5要求測(cè)試，記錄之。表5.5 測(cè)試結(jié)果Q1100110101002測(cè)試雙JK觸發(fā)器74LS112邏輯功能（1）測(cè)試、的復(fù)位、置位功能。任取一只JK觸發(fā)器，、J、K端接邏輯開