數(shù)據(jù)選擇器加法器教案

1、題目組合邏輯電路的分析與設(shè)計(jì)類型理論課第 講時(shí)間學(xué)時(shí)4教學(xué)目標(biāo)數(shù)據(jù)選擇器分析與設(shè)計(jì)加法器分析與設(shè)計(jì)重點(diǎn)難點(diǎn)組合邏輯電路的分析方法與設(shè)計(jì)方法教學(xué)手段與方法講、練結(jié)合教學(xué)內(nèi)容與時(shí)間分配一、數(shù)據(jù)選擇器與數(shù)據(jù)分配器1數(shù)據(jù)選擇器能根據(jù)選擇控制信號(hào)從多路數(shù)據(jù)中任意選出所需要的一路數(shù)據(jù)作為輸出的邏輯電路稱為數(shù)據(jù)選擇器。4選1數(shù)據(jù)選擇器有4個(gè)輸入數(shù)據(jù)D0、D1、D2、D3，兩個(gè)選擇控制信號(hào)A1和A0，一個(gè)輸出信號(hào)Y，真值表如表1示，邏輯表達(dá)式為：表1 4選1數(shù)據(jù)選擇器的真值表 D A1 A0 YD0 0 0D1 0 1D2 1 0D3 1 1D0D1D2D3邏輯圖如圖1示。圖1 4選1數(shù)據(jù)選擇器用數(shù)據(jù)選擇器實(shí)

2、現(xiàn)組合邏輯函數(shù)的方法是：列出邏輯函數(shù)的真值表后與數(shù)據(jù)選擇器的真值表對(duì)照，即可得出數(shù)據(jù)輸入端的邏輯表達(dá)式，然后根據(jù)表達(dá)式畫出接線圖。2數(shù)據(jù)分配器能根據(jù)選擇控制信號(hào)將一個(gè)輸入數(shù)據(jù)傳送到多個(gè)輸出端中的一個(gè)輸出端的邏輯電路稱為數(shù)據(jù)分配器。1路-4路數(shù)據(jù)分配器有一路輸入數(shù)據(jù)，2個(gè)輸入選擇控制信號(hào)A1、A0，4個(gè)數(shù)據(jù)輸出端Y0、Y1、Y2、Y3，真值表如表2示，邏輯表達(dá)式為：表2 1路-4路數(shù)據(jù)分配器的真值表A1 A0Y0 Y1 Y2 Y30 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D邏輯圖如圖2示。圖2 1路-4路數(shù)據(jù)分配器的邏輯圖二、加法器1加法器能實(shí)現(xiàn)二進(jìn)制加法運(yùn)算

3、的邏輯電路稱為加法器。（1）半加器：能對(duì)兩個(gè)1位二進(jìn)制數(shù)相加而求得和及進(jìn)位的邏輯電路稱為半加器。半加器的真值表如表3示，邏輯表達(dá)式為：表3 半加器的真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1邏輯圖和邏輯符號(hào)如圖3示。（a）半加器的邏輯圖 （b）半加器的邏輯符號(hào)圖3 半加器的邏輯圖和邏輯符號(hào)（2）全加器：能對(duì)兩個(gè)1位二進(jìn)制數(shù)相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。全加器的真值表如表4示，邏輯表達(dá)式為：表4 全加器的真值表 Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1邏輯圖和邏輯符號(hào)如圖4示。 （a）全加器的邏輯圖 （b）全加器的邏輯符號(hào)圖4 全加器的邏輯圖和