數(shù)字電子技術(shù)-實(shí)驗(yàn)指導(dǎo)書

1、數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)指導(dǎo)書電子信息工程學(xué)院實(shí)驗(yàn)一 組合邏輯電路的設(shè)計(jì)與測(cè)試一、實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的設(shè)計(jì)與測(cè)試方法 二、實(shí)驗(yàn)原理1、 使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合電路是最常見的邏輯電路。設(shè)計(jì)組合電路的一般步驟如圖11所示。圖11 組合邏輯電路設(shè)計(jì)流程圖根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡(jiǎn)法求出簡(jiǎn)化的邏輯表達(dá)式。并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。 根據(jù)簡(jiǎn)化后的邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。 2、 組合邏輯電路設(shè)計(jì)舉例用“與非”門設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí)，輸出端才

2、為“1”。設(shè)計(jì)步驟：根據(jù)題意列出真值表如表11所示，再填入卡諾圖表12中。表11表121由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式ZABCBCDACDABD ABCBCDACDABC根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成的邏輯電路如圖12所示。圖12 表決電路邏輯圖用實(shí)驗(yàn)驗(yàn)證邏輯功能在實(shí)驗(yàn)裝置適當(dāng)位置選定三個(gè)14P插座，按照集成塊定位標(biāo)記插好集成塊CC4012。 按圖12接線，輸入端A、B、C、D接至邏輯開關(guān)輸出插口，輸出端Z接邏輯電平顯示輸入插口，按真值表（自擬）要求，逐次改變輸入變量，測(cè)量相應(yīng)的輸出值，驗(yàn)證邏輯功能，與表11進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。三、實(shí)驗(yàn)設(shè)備與器件1、

3、 5V直流電源 2、 邏輯電平開關(guān)3、 邏輯電平顯示器 4、 直流數(shù)字電壓表5、 74LS00×2 74LS86×1 74LS02×1四、實(shí)驗(yàn)內(nèi)容1、設(shè)計(jì)用與非門及用異或門、與門組成的設(shè)計(jì)半加器電路。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測(cè)試電路邏輯功能符合設(shè)計(jì)要求為止。2、設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與非門、或非門組成。五、實(shí)驗(yàn)預(yù)習(xí)要求1、 根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。2、 如何用最簡(jiǎn)單的方法驗(yàn)證“與或非”門的邏輯功能是否完好？3、 “與或非”門中，當(dāng)某一組與端不用時(shí)，應(yīng)作如何處理？4、 如何用與或非門設(shè)計(jì)一位全加器？六、實(shí)驗(yàn)

4、報(bào)告1、列寫實(shí)驗(yàn)任務(wù)的設(shè)計(jì)過(guò)程，畫出設(shè)計(jì)的電路圖。2、對(duì)所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測(cè)試，記錄測(cè)試結(jié)果。3、組合電路設(shè)計(jì)體會(huì)。2芯片引腳圖74LS00 74LS023實(shí)驗(yàn)二 譯碼器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成譯碼器的邏輯功能和使用方法2、熟悉數(shù)碼管的使用二、實(shí)驗(yàn)原理譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號(hào)等。不同的功能可選用不同種類的譯碼器。譯碼器可分為通用譯碼器和顯示譯碼器兩大類。前者又分為變量譯

5、碼器和代碼變換譯碼器。1、變量譯碼器（又稱二進(jìn)制譯碼器），用以表示輸入變量的狀態(tài)，如2線4線、3線8線和4線16線譯碼器。若有n個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n 個(gè)輸出端供其使用。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。以3線8線譯碼器74LS138為例進(jìn)行分析，圖21(a)、(b)分別為其邏輯圖及引腳排列。其中 A2 、A1 、A0 為地址輸入端，Y0Y7為譯碼輸出端，S1S2、S3為使能端。表21為74LS138功能表當(dāng)S11，S2S30時(shí)，器件使能，地址碼所指定的輸出端有信號(hào)（為0）輸出，其它所有輸出端均無(wú)信號(hào)（全為1）輸出。當(dāng)S10，S2S3 X時(shí)，或 S1X

6、，S2S31時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。(a) (b)圖21 38線譯碼器74LS138邏輯圖及引腳排列1表21二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器。若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器(又稱多路分配器)，如圖22所示。若在S1輸入端輸入數(shù)據(jù)信息，S2S30，地址碼所對(duì)應(yīng)的輸出是S1數(shù)據(jù)信息的反碼；若從S2端輸入數(shù)據(jù)信息，令S11、S30，地址碼所對(duì)應(yīng)的輸出就是S2端數(shù)據(jù)信息的原碼。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。根據(jù)輸入地址的不同組合譯出唯一地址，故可用作地址譯碼器。接成多路分配器，可將一個(gè)信號(hào)源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c(diǎn)。

7、二進(jìn)制譯碼器還能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖23所示，實(shí)現(xiàn)的邏輯函數(shù)是 ZABC+ABC+ABCABC2圖22 作數(shù)據(jù)分配器 圖23 實(shí)現(xiàn)邏輯函數(shù)圖 24 用兩片74LS138組合成4/16譯碼器利用使能端能方便地將兩個(gè) 3/8譯碼器組合成一個(gè)4/16譯碼器，如圖24所示。2、數(shù)碼顯示譯碼器a、七段發(fā)光二極管(LED)數(shù)碼管LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖25(a)、(b)為共陰管和共陽(yáng)管的電路，(c)為兩種不同出線形式的引出腳功能圖。一個(gè)LED數(shù)碼管可用來(lái)顯示一位09十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。小型數(shù)碼管（0.5寸和0.36寸）每段發(fā)光二極管的正向壓降，隨顯示光（通常為紅、綠、黃、橙色）的顏色

8、不同略有差別，通常約為22.5V，每個(gè)發(fā)光二極管的點(diǎn)亮電流在510mA。LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有一個(gè)專門的譯碼器，該譯碼器不但要完成譯碼功能，還要有相當(dāng)?shù)尿?qū)動(dòng)能力。(a) 共陰連接（“1”電平驅(qū)動(dòng)） (b) 共陽(yáng)連接（“0”電平驅(qū)動(dòng)）(c) 符號(hào)及引腳功能圖 25 LED數(shù)碼管b、BCD碼七段譯碼驅(qū)動(dòng)器此類譯碼器型號(hào)有74LS47（共陽(yáng)），74LS48（共陰），CC4511（共陰）等，本實(shí)驗(yàn)系采用CC4511 BCD碼鎖存七段譯碼驅(qū)動(dòng)器。驅(qū)動(dòng)共陰極LED數(shù)碼管。圖26為CC4511引腳排列圖26 CC4511引腳排列3其中 A、B、C、D BCD碼輸入端a、b、c、

9、d、e、f、g 譯碼輸出端，輸出“1”有效，用來(lái)驅(qū)動(dòng)共陰極LED數(shù)碼管。 LT 測(cè)試輸入端，LT“0”時(shí)，譯碼輸出全為“1”消隱輸入端，BI“0”時(shí)，譯碼輸出全為“0” BI LE 鎖定端，LE“1”時(shí)譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在LE0時(shí)的數(shù)值，LE0為正常譯碼。表22為CC4511功能表。CC4511內(nèi)接有上拉電阻，故只需在輸出端與數(shù)碼管筆段之間串入限流電阻即可工作。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過(guò)1001時(shí)，輸出全為“0”，數(shù)碼管熄滅。表224在本數(shù)字電路實(shí)驗(yàn)裝置上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。實(shí)驗(yàn)時(shí)，只要接通+5V電源和將十進(jìn)制數(shù)的BCD碼接至譯

10、碼器的相應(yīng)輸入端A、B、C、D即可顯示09的數(shù)字。四位數(shù)碼管可接受四組BCD碼輸入。CC4511與LED數(shù)碼管的連接如圖27所示。圖27 CC4511驅(qū)動(dòng)一位LED數(shù)碼管三、實(shí)驗(yàn)設(shè)備與器件1、5V直流電源 2、雙蹤示波器 3、連續(xù)脈沖源4、邏輯電平開關(guān) 5、邏輯電平顯示器 6、撥碼開關(guān)組8、譯碼顯示器 9、 74LS138×2 CC4511四、實(shí)驗(yàn)內(nèi)容1、74LS138譯碼器邏輯功能測(cè)試將譯碼器使能端S1、S2、S3及地址端A2、A1、A0 分別接至邏輯電平開關(guān)輸出口，八個(gè)輸出端Y7Y0依次連接在邏輯電平顯示器的八個(gè)輸入口上，撥動(dòng)邏輯電平開關(guān)，按表21逐項(xiàng)測(cè)試74LS138的邏輯功能

11、。2、用74LS138構(gòu)成時(shí)序脈沖分配器參照?qǐng)D22和實(shí)驗(yàn)原理說(shuō)明，時(shí)鐘脈沖CP頻率約為10KHz，要求分配器輸出端Y0Y7的信號(hào)與CP輸入信號(hào)同相。畫出分配器的實(shí)驗(yàn)電路，用示波器觀察和記錄在地址端A2、A1、A0分別取000111 8種不同狀態(tài)時(shí)Y0Y7端的輸出波形，注意輸出波形與CP輸入波形之間的相位關(guān)系。3、用兩片74LS138組合成一個(gè)4線16線譯碼器，并進(jìn)行實(shí)驗(yàn)。五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)譯碼器和分配器的原理。2、根據(jù)實(shí)驗(yàn)任務(wù)，畫出所需的實(shí)驗(yàn)線路及記錄表格。六、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)線路，把觀察到的波形畫在坐標(biāo)紙上，并標(biāo)上對(duì)應(yīng)的地址碼。2、對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。5實(shí)驗(yàn)三 數(shù)據(jù)選擇器

12、及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成數(shù)據(jù)選擇器的邏輯功能及使用方法 2、學(xué)習(xí)用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路的方法 二、實(shí)驗(yàn)原理數(shù)據(jù)選擇器又叫“多路開關(guān)”。數(shù)據(jù)選擇器在地址碼（或叫選擇控制）電位的控制下，從幾個(gè)數(shù)據(jù)輸入中選擇一個(gè)并將其送到一個(gè)公共的輸出端。數(shù)據(jù)選擇器的功能類似一個(gè)多擲開關(guān)，如圖11所示，圖中有四路數(shù)據(jù)D0D3，通過(guò)選擇控制信號(hào) A1、A0（地址碼）從四路數(shù)據(jù)中選中某一路數(shù)據(jù)送至輸出端Q。數(shù)據(jù)選擇器為目前邏輯設(shè)計(jì)中應(yīng)用十分廣泛的邏輯部件，它有2選1、4選1、8選1、16選1等類別。數(shù)據(jù)選擇器的電路結(jié)構(gòu)一般由與或門陣列組成，也有用傳輸門開關(guān)和門電路混合而成的。 1、八選一數(shù)據(jù)選擇器7

13、4LS15174LS151為互補(bǔ)輸出的8選1數(shù)據(jù)選擇器，引腳排列如圖12，功能如表11。選擇控制端（地址端）為A2A0，按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)D0D7中，選擇一個(gè)需要的數(shù)據(jù)送到輸出端Q，S為使能端，低電平有效。圖11 4選1數(shù)據(jù)選擇器示意圖 圖 1 2 74LS151引腳排列 1） 使能端S1時(shí)，不論A2A0狀態(tài)如何，均無(wú)輸出（Q0，Q1），多 路開關(guān)被禁止。2） 使能端S0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼A2、A1、A0的狀態(tài)選 擇D0D7中某一個(gè)通道的數(shù)據(jù)輸送到輸出端Q。1如：A2A1A0000，則選擇D0數(shù)據(jù)到輸出端，即QD0。如：A2A1A0001，則選擇D1數(shù)據(jù)到輸出端,即QD

14、1，其余類推。 2、雙四選一數(shù)據(jù)選擇器 74LS153所謂雙4選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)4選1數(shù)據(jù)選擇器。引腳排列如圖13，功能如表12。表12圖13 74LS153引腳功能1S、2S為兩個(gè)獨(dú)立的使能端；A1、A0為公用的地址輸入端；1D01D3和2D02D3分別為兩個(gè)4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；Q1、Q2為兩個(gè)輸出端。1）當(dāng)使能端1S（2S）1時(shí)，多路開關(guān)被禁止，無(wú)輸出，Q0。2）當(dāng)使能端1S（2S）0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0D3送到輸出端Q。如：A1A000 則選擇DO數(shù)據(jù)到輸出端，即QD0。A1A001 則選擇D1數(shù)據(jù)到輸出端，即

15、QD1，其余類推。 3、數(shù)據(jù)選擇器的應(yīng)用實(shí)現(xiàn)邏輯函數(shù) 例1：用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)F=AB+AC+BC采用8選1數(shù)據(jù)選擇器74LS151可實(shí)現(xiàn)任意三輸入變量的組合邏輯函數(shù)。作出函數(shù)F的功能表，如表73所示，將函數(shù)F功能表與8選1數(shù)據(jù)選擇器的功能表相比較，可知（1）將輸入變量C、B、A作為8選1數(shù)據(jù)選擇器的地址碼A2、A1、A0。（2）使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入D0D7分別與函數(shù)F的輸出值一一相對(duì)應(yīng)。表132即：A2A1A0CBA， D0D70D1D2D3D4D5D61則8選1數(shù)據(jù)選擇器的輸出Q便實(shí)現(xiàn)了函F=AB+AC+BC數(shù)接線圖如圖14所示。圖14 用8選1數(shù)據(jù)選擇器實(shí)

16、現(xiàn)F=AB+AC+BC顯然，采用具有n個(gè)地址端的數(shù)據(jù)選擇實(shí)現(xiàn)n變量的邏輯函數(shù)時(shí), 應(yīng)將函數(shù)的輸入變量加到數(shù)據(jù)選擇器的地址端(A),選擇器的數(shù)據(jù)輸入端（D）按次序以函數(shù)F輸出值來(lái)賦值。 例2：用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)函數(shù)F=ABC+ABC+ABC+ABC函數(shù)F的功能如表14所示函數(shù)F有三個(gè)輸入變量A、B、C，而數(shù)據(jù)選擇器有兩個(gè)地址端A1、A0少于函數(shù)輸入變量個(gè)數(shù)，在設(shè)計(jì)時(shí)可任選A接A1，B接A0。將函數(shù)功能表改畫成15形式，可見當(dāng)將輸入變量A、B、C中 A、 B接選擇器的地址端A1、A0，由表15不難看出：D00， D1D2C， D31 則4選1數(shù)據(jù)選擇器的輸出，便 實(shí)現(xiàn)了函數(shù)F=A

17、BC+ABC+ABC+ABC3接線圖如圖16所示。圖16 用4選1數(shù)據(jù)選擇器實(shí)現(xiàn) F=ABC+ABC+ABC+ABC當(dāng)函數(shù)輸入變量大于數(shù)據(jù)選擇器地址端（A）時(shí)，可能隨著選用函數(shù)輸入變量作地址的方案不同，而使其設(shè)計(jì)結(jié)果不同，需對(duì)幾種方案比較，以獲得最佳方案。三、實(shí)驗(yàn)設(shè)備與器件1、5V直流電源 2、邏輯電平開關(guān) 3、邏輯電平顯示器4、74LS151 5、74LS153四、實(shí)驗(yàn)內(nèi)容1、測(cè)試數(shù)據(jù)選擇器74LS151的邏輯功能接圖17接線，地址端A2、A1、A0、數(shù)據(jù)端D0D7、使能端S接邏輯開關(guān)，輸出端Q接邏輯電平顯示器，按74LS151功能表逐項(xiàng)進(jìn)行測(cè)試，記錄測(cè)試結(jié)果。圖17 74LS151邏輯功能

18、測(cè)試2、測(cè)試74LS153的邏輯功能測(cè)試方法及步驟同上，記錄之。3、用8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)三輸入多數(shù)表決電路1）寫出設(shè)計(jì)過(guò)程 2）畫出接線圖 3）驗(yàn)證邏輯功能4、用雙4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)全加器1）寫出設(shè)計(jì)過(guò)程 2）畫出接線圖 3）驗(yàn)證邏輯功能五、預(yù)習(xí)內(nèi)容41、 復(fù)習(xí)數(shù)據(jù)選擇器的工作原理；2、 用數(shù)據(jù)選擇器對(duì)實(shí)驗(yàn)內(nèi)容中各函數(shù)式進(jìn)行預(yù)設(shè)計(jì)；六、實(shí)驗(yàn)報(bào)告用數(shù)據(jù)選擇器對(duì)實(shí)驗(yàn)內(nèi)容進(jìn)行設(shè)計(jì)、寫出設(shè)計(jì)全過(guò)程、畫出接線圖、進(jìn) 行邏輯功能測(cè)試；總結(jié)實(shí)驗(yàn)收獲、體會(huì)。5實(shí)驗(yàn)四 觸發(fā)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能 2、掌握集成觸發(fā)器的邏輯功能及使用方法

19、 3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法 二、實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1、基本RS觸發(fā)器圖41為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱S為置“1”端，因?yàn)镾0（R1）時(shí)觸發(fā)器被置“1”；R為置“0”端，因?yàn)镽0（S1）時(shí)觸發(fā)器被置“0”，當(dāng)SR1時(shí)狀態(tài)保持；SR0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表41為基本RS

20、觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。42、JK觸發(fā)器在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號(hào)如圖42所示。 JK觸發(fā)器的狀態(tài)方程為Qn+1 JQnKQnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q與Q 為兩個(gè)互補(bǔ)輸出端。通常把 Q0、Q1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q1，Q0定為“1”狀態(tài)。圖42 74LS112雙JK觸發(fā)器引腳排列及邏輯符號(hào)下降沿觸發(fā)JK觸發(fā)器的功能

21、如表426注：× Qn（Qn ） 現(xiàn)態(tài) Qn+1（Qn+1） 次態(tài) 不定態(tài) 3、D觸發(fā)器在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為QD，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號(hào)可供各種用途的需要而選用。如雙D 74LS74、四D 74LS175、六D 74LS174等。圖43 為雙D 74LS74的引腳排列及邏輯符號(hào)。功能如表43。圖43 74LS74引腳排列及邏輯符號(hào)表43 表44n+1n4、觸發(fā)器之間的相互

22、轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端連在一起，并認(rèn)它為T端，就得到所需的T觸發(fā)器。如圖44(a)所示，其狀態(tài)方程為： Qn+1 TQn TQn(a) T觸發(fā)器 (b) T'觸發(fā)器圖44 JK觸發(fā)器轉(zhuǎn)換為T、T'觸發(fā)器7T觸發(fā)器的功能如表44。由功能表可見，當(dāng)T0時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng)T1時(shí)，時(shí)鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸發(fā)器的T端置“1”，如圖44(b)所示，即得T'觸發(fā)器。在T'觸發(fā)器的CP端每來(lái)一個(gè)CP脈沖信號(hào)，觸發(fā)器的狀態(tài)就翻

23、轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計(jì)數(shù)電路中。 同樣，若將D觸發(fā)器 端與D端相連，便轉(zhuǎn)換成T'觸發(fā)器。如圖45所示。JK觸發(fā)器也可轉(zhuǎn)換為D觸發(fā)器，如圖46。圖45 D轉(zhuǎn)成T' 圖46 JK轉(zhuǎn)成D三、實(shí)驗(yàn)設(shè)備與器件1、5V直流電源 2、雙蹤示波器 3、連續(xù)脈沖源4、單次脈沖源 5、邏輯電平開關(guān) 6、邏輯電平顯示器7、74LS112 74LS00 74LS74四、實(shí)驗(yàn)內(nèi)容1、測(cè)試基本RS觸發(fā)器的邏輯功能按圖41，用兩個(gè)與非門組成基本RS觸發(fā)器，輸入端R、S接邏輯開關(guān)的輸出插口，輸出端 Q、Q接邏輯電平顯示輸入插口，按表45要求測(cè)試，記錄之。2、測(cè)試雙JK觸發(fā)器74LS112邏輯功

24、能(1) 測(cè)試RD 、SD的復(fù)位、置位功能任取一只JK觸發(fā)器，RD、SD、J、K端接邏輯開關(guān)輸出插口，CP端接單次脈沖源，Q、Q端接至邏輯電平顯示輸入插口。要求改變RD，SD（J、K、CP處于任意狀態(tài)），并在RD0（SD1）或SD0（RD1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、Q狀態(tài)。自擬表格并記錄之。(2) 測(cè)試JK觸發(fā)器的邏輯功能按表46的要求改變J、K、CP端狀態(tài)，觀察Q、Q狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的下降沿（即CP由10），記錄之。(3) 將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。在CP端輸入1HZ連續(xù)脈沖，觀察Q端的變化。在CP端輸入1KHZ連續(xù)脈沖，

25、用雙蹤示波器觀察CP、Q、Q端波形，注意相位關(guān)系，描繪之。 表4683、測(cè)試雙D觸發(fā)器74LS74的邏輯功能(1) 測(cè)試RD 、SD的復(fù)位、置位功能測(cè)試方法同實(shí)驗(yàn)內(nèi)容2、1)，自擬表格記錄。(2) 測(cè)試D觸發(fā)器的邏輯功能按表47要求進(jìn)行測(cè)試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上升沿（即由01），記錄之。(3) 將D觸發(fā)器的Q端與D端相連接，構(gòu)成T'觸發(fā)器。測(cè)試方法同實(shí)驗(yàn)內(nèi)容2、3），記錄之。4、雙相時(shí)鐘脈沖電路用JK觸發(fā)器及與非門構(gòu)成的雙相時(shí)鐘脈沖電路如圖47所示，此電路是用來(lái)將時(shí)鐘脈沖CP轉(zhuǎn)換成兩相時(shí)鐘脈沖CPA及CPB，其頻率相同、相位不同。分析電路工作原理，并按圖47接線，

26、用雙蹤示波器同時(shí)觀察CP、CPA；CP、CPB及CPA、CPB波形，并描繪之。圖47 雙相時(shí)鐘脈沖電路五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)觸發(fā)器內(nèi)容2、列出各觸發(fā)器功能測(cè)試表格3、按實(shí)驗(yàn)內(nèi)容的要求設(shè)計(jì)線路，擬定實(shí)驗(yàn)方案。六、實(shí)驗(yàn)報(bào)告1、列表整理各類觸發(fā)器的邏輯功能。2、總結(jié)觀察到的波形，說(shuō)明觸發(fā)器的觸發(fā)方式。3、體會(huì)觸發(fā)器的應(yīng)用。4、利用普通的機(jī)械開關(guān)組成的數(shù)據(jù)開關(guān)所產(chǎn)生的信號(hào)是否可作為觸發(fā)器的時(shí)鐘脈沖信號(hào)？為什么？是否可以用作觸發(fā)器的其它輸入端的信號(hào)？又是為什么？9實(shí)驗(yàn)五 移位寄存器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。2、熟悉移位寄存器的應(yīng)用 實(shí)現(xiàn)數(shù)據(jù)的串行、并行

27、轉(zhuǎn)換和構(gòu)成環(huán)形計(jì)數(shù)器。 二、實(shí)驗(yàn)原理1、移位寄存器是一個(gè)具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號(hào)為CC40194或74LS194，兩者功能相同，可互換使用，其邏輯符號(hào)及引腳排列如圖51所示。圖51 CC40194的邏輯符號(hào)及引腳功能其中 D0、D1 、D2 、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR 為右移串行輸入端，SL

28、為左移串行輸入端；S1、S0 為操作模式控制端；CR為直接無(wú)條件清零端；CP為時(shí)鐘脈沖輸入端。 CC40194有5種不同操作模式：即并行送數(shù)寄存，右移(方向由Q0Q3)，左移（方向由Q3Q0），保持及清零。S1、S0和CR端的控制作用如表51。 表51據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和數(shù)據(jù)的串、并行轉(zhuǎn)換。(1) 環(huán)形計(jì)數(shù)器把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖52所示，把輸出端 Q3 和右移串行輸入端SR 相連接，設(shè)初始狀態(tài)Q0Q1Q2Q31000，則在時(shí)10鐘脈沖作用下Q0Q1Q2Q3將依次變?yōu)?1

29、00001000011000，如表52所示，可見它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，這種類型的計(jì)數(shù)器通常稱為環(huán)形計(jì)數(shù)器。圖52 電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。表圖 52 環(huán)形計(jì)數(shù)器如果將輸出QO與左移串行輸入端SL相連接，即可達(dá)左移循環(huán)移位。(2)實(shí)現(xiàn)數(shù)據(jù)串、并行轉(zhuǎn)換 串行/并行轉(zhuǎn)換器串行/并行轉(zhuǎn)換是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出。圖53是用二片CC40194（74LS194）四位雙向移位寄存器組成的七位串/并行數(shù)據(jù)轉(zhuǎn)換電路。圖53 七位串行 / 并行轉(zhuǎn)換器電路中S0端接高電平1，S1受Q7控制，二片寄存器連接成串行輸入右移工作模式

30、。Q7是轉(zhuǎn)換結(jié)束標(biāo)志。當(dāng)Q71時(shí)，S1為0，使之成為S1S001的串入右移工作方式，當(dāng)Q70時(shí)，S11，有S1S010，則串行送數(shù)結(jié)束，標(biāo)志著串行輸入的數(shù)據(jù)已轉(zhuǎn)換成并行輸出了。串行/并行轉(zhuǎn)換的具體過(guò)程如下：轉(zhuǎn)換前，CR端加低電平，使1、2兩片寄存器的內(nèi)容清0，此時(shí)S1S011，寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)谝粋€(gè)CP脈沖到來(lái)后，寄存器的輸出狀態(tài)Q0Q7為01111111，與此同時(shí)S1S0變?yōu)?1，轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的SR端加入。隨著CP脈沖的依次加入，輸出狀態(tài)的變化可列成表5-3所示。由表53可見，右移操作七次之后，Q7變?yōu)?，S1S0又變?yōu)?1，說(shuō)明串行輸入

31、結(jié)束。這時(shí)，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。當(dāng)再來(lái)一個(gè)CP脈沖時(shí)，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉(zhuǎn)換作好了準(zhǔn)備。 表5311中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位時(shí)，可把幾片移位寄存器用級(jí)連的方法來(lái)擴(kuò)展位數(shù)。三、實(shí)驗(yàn)設(shè)備及器件1、 5V直流電源 2、 單次脈沖源 3、 邏輯電平開關(guān) 4、 邏輯電平顯示器5、74LS194×2 74LS00 74LS30四、實(shí)驗(yàn)內(nèi)容1 、測(cè)試CC40194（或74LS194）的邏輯功能 按圖54接線，CR、S1、S0、SL、 SR、D0、D1、D2、D3分別接至邏輯開關(guān)的 輸出插口；Q0、Q1、Q2、Q3接

32、至邏輯電平 顯示輸入插口。CP端接單次脈沖源。按 表54所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測(cè) 試。圖54 CC40194邏輯功能測(cè)試(1) 清除：令CR0，其它輸入均為任意態(tài)，這時(shí)寄存器輸出Q0、Q1、Q2、 Q3應(yīng)均為0。清除后，置CR1 。(2) 送數(shù)：令CRS1S01 ，送入任意4位二進(jìn)制數(shù)，如D0D1D2D3abcd，加CP脈沖，觀察CP0 、CP由01、CP由10三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖的上升沿。(3) 右移：清零后，令CR1，S10，S01，由右移輸入端SR 送入二進(jìn) 制數(shù)碼如0100，由CP端連續(xù)加4個(gè)脈沖，觀察輸出情況，記錄之。(4) 左

33、移：先清零或予置，再令CR1，S11，S00，由左移輸入端SL 送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個(gè)CP脈沖，觀察輸出端情況，記錄之。(5) 保持：寄存器予置任意4位二進(jìn)制數(shù)碼abcd，令CR1，S1S00，加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。 2、環(huán)形計(jì)數(shù)器自擬實(shí)驗(yàn)線路用并行送數(shù)法予置寄存器為某二進(jìn)制數(shù)碼（如0100），然后進(jìn)行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表55中。 表5412表553、 實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換 (1) 串行輸入、并行輸出按圖53接線，進(jìn)行右移串入、并出實(shí)驗(yàn)，串入數(shù)碼自定；改接線路用左移方式實(shí)現(xiàn)并行輸出。自擬表格，記錄之。五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)寄存器及

34、串行、并行轉(zhuǎn)換器有關(guān)內(nèi)容。2、查閱74LS194邏輯線路。熟悉其邏輯功能及引腳排列。3、在對(duì)CC40194進(jìn)行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零？ 4、使寄存器清零，除采用CR輸入低電平外，可否采用右移或左移的方法？可否使用并行送數(shù)法？若可行，如何進(jìn)行操作？5、畫出用兩片CC40194構(gòu)成的七位左移串 / 并行轉(zhuǎn)換器線路。 六、實(shí)驗(yàn)報(bào)告1、分析表54的實(shí)驗(yàn)結(jié)果，總結(jié)移位寄存器CC40194的邏輯功能并寫入表格功能總結(jié)一欄中。1、 根據(jù)實(shí)驗(yàn)內(nèi)容2 的結(jié)果，畫出4位環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖及波形圖。 2、 分析串 / 并、并 / 串轉(zhuǎn)換器所得結(jié)果的正確性。13實(shí)驗(yàn)六 計(jì)數(shù)器及

35、其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法2、掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測(cè)試方法 3、運(yùn)用集成計(jì)數(shù)計(jì)構(gòu)成1/N分頻器 二、實(shí)驗(yàn)原理計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來(lái)計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。計(jì)數(shù)器種類很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。目前，無(wú)論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計(jì)數(shù)器。使

36、用者只要借助于器件手冊(cè)提供的功能表和工作波形圖以及引出端的排列，就能正確地運(yùn)用這些器件。 1、用D觸發(fā)器構(gòu)成異步二進(jìn)制加減計(jì)數(shù)器圖61是用四只D觸發(fā)器構(gòu)成的四位二進(jìn)制異步加法計(jì)數(shù)器，它的連接特點(diǎn)是將每只D觸發(fā)器接成T'觸發(fā)器，再由低位觸發(fā)器的Q端和高一位的CP端相連接。圖61 四位二進(jìn)制異步加法計(jì)數(shù)器若將圖61稍加改動(dòng)，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個(gè)4位二進(jìn)制減法計(jì)數(shù)器。2、中規(guī)模十進(jìn)制計(jì)數(shù)器CC40192輯符號(hào)如圖62所示。圖62 CC40192引腳排列及邏輯符號(hào) 圖中 LD置數(shù)端 CPU加計(jì)數(shù)端 CPD 減計(jì)數(shù)端 CO非同步進(jìn)位輸出端 BO非同步借位輸出端

37、 D0、D1、D2、D3 計(jì)數(shù)器輸入端 Q0、Q1、Q2、Q3 數(shù)據(jù)輸出端 CR清除端CC40192（同74LS192，二者可互換使用）的功能如表61，說(shuō)明如下： 表14當(dāng)清除端CR為高電平“1”時(shí)，計(jì)數(shù)器直接清零；CR置低電平則執(zhí)行其它功能。當(dāng)CR為低電平，置數(shù)端LD也為低電平時(shí)，數(shù)據(jù)直接從置數(shù)端D0、D1、D2、D3 置入計(jì)數(shù)器。當(dāng)CR為低電平，LD為高電平時(shí)，執(zhí)行計(jì)數(shù)功能。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端CPD 接高電平，計(jì)數(shù)脈沖由CPU 輸入；在計(jì)數(shù)脈沖上升沿進(jìn)行 8421 碼十進(jìn)制加法計(jì)數(shù)。執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端CPU接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端CPD 輸入，表62為8421碼十進(jìn)制加、減計(jì)數(shù)

38、器的狀態(tài)轉(zhuǎn)換表。加法計(jì)數(shù)表62減計(jì)數(shù)3、計(jì)數(shù)器的級(jí)聯(lián)使用一個(gè)十進(jìn)制計(jì)數(shù)器只能表示09十個(gè)數(shù)，為了擴(kuò)大計(jì)數(shù)器范圍，常用多個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)使用。同步計(jì)數(shù)器往往設(shè)有進(jìn)位（或借位）輸出端，故可選用其進(jìn)位（或借位）輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器。圖63是由CC40192利用進(jìn)位輸出CO控制高一位的CPU端構(gòu)成的加數(shù)級(jí)聯(lián)圖。圖63 CC40192級(jí)聯(lián)電路4、實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)(1) 用復(fù)位法獲得任意進(jìn)制計(jì)數(shù)器假定已有N進(jìn)制計(jì)數(shù)器，而需要得到一個(gè)M進(jìn)制計(jì)數(shù)器時(shí)，只要MN，用復(fù)位法使計(jì)數(shù)器計(jì)數(shù)到M時(shí)置“0”，即獲得M進(jìn)制計(jì)數(shù)器。如圖64所示為一個(gè)由CC40192十進(jìn)制計(jì)數(shù)器接成的6進(jìn)制計(jì)數(shù)器。(2) 利用預(yù)置功能獲

39、M進(jìn)制計(jì)數(shù)器圖65是一個(gè)特殊12進(jìn)制的計(jì)數(shù)器電路方案。在數(shù)字鐘里，對(duì)時(shí)位的計(jì)數(shù)序列是1、2、11，12、1、是12進(jìn)制的，且無(wú)0數(shù)。如圖所示，當(dāng)計(jì)數(shù)到13時(shí)，通過(guò)與非門產(chǎn)生一個(gè)復(fù)位信號(hào)，使CC40192(2)時(shí)十位直接置成0000，而CC40192(1)，即時(shí)的個(gè)位直接置成0001，從而實(shí)現(xiàn)了112計(jì)數(shù)。圖64 六進(jìn)制計(jì)數(shù)器 圖65 特殊12進(jìn)制計(jì)數(shù)器15三、實(shí)驗(yàn)設(shè)備與器件1、 5V直流電源 2、 雙蹤示波器 3、 連續(xù)脈沖源4、 單次脈沖源 5、 邏輯電平開關(guān) 6、 邏輯電平顯示器7、 譯碼顯示器8、 74LS74×2 74LS192×3 74LS00 74LS20四、實(shí)

40、驗(yàn)內(nèi)容1、用74LS74 D觸發(fā)器構(gòu)成4位二進(jìn)制異步加法計(jì)數(shù)器。(1) 按圖61接線，RD 接至邏輯開關(guān)輸出插口，將低位CP0 端接單次脈沖源，輸出端Q3、Q2、Q3、Q0 接邏輯電平顯示輸入插口，各SD接高電平“1”。(2) 清零后，逐個(gè)送入單次脈沖，觀察并列表記錄 Q3Q0 狀態(tài)。(3) 將單次脈沖改為1HZ的連續(xù)脈沖，觀察Q3Q0的狀態(tài)。(4) 將1Hz的連續(xù)脈沖改為1KHz，用雙蹤示波器觀察CP、Q3、Q2、Q1、Q0 端波形，描繪之。2、測(cè)試74LS192同步十進(jìn)制可逆計(jì)數(shù)器的邏輯功能計(jì)數(shù)脈沖由單次脈沖源提供，清除端CR、置數(shù)端LD、數(shù)據(jù)輸入端D3 、D2、D1、D0 分別接邏輯開關(guān)

41、，輸出端 Q3、Q2、Q1、Q0接實(shí)驗(yàn)設(shè)備的一個(gè)譯碼顯示輸入相應(yīng)插口A、B、C、D；CO和BO接邏輯電平顯示插口。按表61逐項(xiàng)測(cè)試并判斷該集成塊的功能是否正常。(1) 清除令CR=1，其它輸入為任意態(tài)，這時(shí)Q3Q2Q1Q00000，譯碼數(shù)字顯示為0。清除功能完成后，置CR0(2) 置數(shù)CR0，CPU，CPD 任意，數(shù)據(jù)輸入端輸入任意一組二進(jìn)制數(shù)，令LD= 0，觀察計(jì)數(shù)譯碼顯示輸出，予置功能是否完成，此后置LD1。(3) 加計(jì)數(shù)CR0，LDCPD 1，CPU 接單次脈沖源。清零后送入10個(gè)單次脈沖，觀察譯碼數(shù)字顯示是否按8421碼十進(jìn)制狀態(tài)轉(zhuǎn)換表進(jìn)行；輸出狀態(tài)變化是否發(fā)生在CPU 的上升沿。(4

42、) 減計(jì)數(shù)CR0，LDCPU 1，CPD 接單次脈沖源。參照3)進(jìn)行實(shí)驗(yàn)。3、圖63所示，用兩片CC40192組成兩位十進(jìn)制加法計(jì)數(shù)器，輸入1Hz連續(xù)計(jì)數(shù)脈沖，進(jìn)行由0099累加計(jì)數(shù)，記錄之。4、按圖64電路進(jìn)行實(shí)驗(yàn)，記錄之。5、按圖65進(jìn)行實(shí)驗(yàn)，記錄之。五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)計(jì)數(shù)器部分內(nèi)容2、繪出各實(shí)驗(yàn)內(nèi)容的詳細(xì)線路圖3、擬出各實(shí)驗(yàn)內(nèi)容所需的測(cè)試記錄表格4、查手冊(cè)，給出并熟悉實(shí)驗(yàn)所用各集成塊的引腳排列圖六、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)線路圖，記錄、整理實(shí)驗(yàn)現(xiàn)象及實(shí)驗(yàn)所得的有關(guān)波形。對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析。2、總結(jié)使用集成計(jì)數(shù)器的體會(huì)。16實(shí)驗(yàn)七 脈沖分配器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉集成時(shí)序脈沖分

43、配器的使用方法及其應(yīng)用 2、學(xué)習(xí)步進(jìn)電動(dòng)機(jī)的環(huán)形脈沖分配器的組成方法 二、實(shí)驗(yàn)原理1、脈沖分配器的作用是產(chǎn)生多路順序脈沖 信號(hào)，它可以由計(jì)數(shù)器和譯碼器組成，也可以 由環(huán)形計(jì)數(shù)器構(gòu)成，圖71中CP端上的系列 脈沖經(jīng)N位二進(jìn)制計(jì)數(shù)器和相應(yīng)的譯碼器，可 以轉(zhuǎn)變?yōu)?N 路順序輸出脈沖。2、集成時(shí)序脈沖分配器CC4017 圖71 脈沖分配器的組成 CC4017是按BCD計(jì)數(shù)時(shí)序譯碼器組成的分配器。 其邏輯符號(hào)及引腳功能如圖72所示。功能如表71表71圖72 CC4017的邏輯符號(hào)CO 進(jìn)位脈沖輸出端 CP 時(shí)鐘輸入端 CR 清除端 INH 禁止端 Q0Q9 計(jì)數(shù)脈沖輸出端 CC4017的輸出波形如圖73

44、。17圖73 CC4017的波形圖CC4017應(yīng)用十分廣泛，可用于十進(jìn)制計(jì)數(shù)，分頻，1/N 計(jì)數(shù)（N210只需用一塊，N10可用多塊器件級(jí)連）。圖74所示為由兩片CC4017組成的70分頻的電路。圖74 60分頻電路三、實(shí)驗(yàn)設(shè)備與器件1、 5V直流電源 2、 雙蹤示波器 3、 連續(xù)脈沖源4、 單次脈沖源 4、 邏輯電平開關(guān) 6、 邏輯電平顯示器7、 CC4017×2 CC4013×2 CC4011×2四、實(shí)驗(yàn)內(nèi)容1、CC4017邏輯功能測(cè)試(1) 參照?qǐng)D72(a)， EN、CR接邏輯開關(guān)的輸出插口。CP接單次脈沖源，09十個(gè)輸出端接至邏輯電平顯示輸入插口，按功能表

45、要求操作各邏輯開關(guān)。清零后，連續(xù)送出10個(gè)脈沖信號(hào)，觀察十個(gè)發(fā)光二極管的顯示狀態(tài)，并列表記錄。(2)CP改接為1Hz連續(xù)脈沖，觀察記錄輸出狀態(tài)。182、按圖74線路接線，自擬實(shí)驗(yàn)方案驗(yàn)證70分頻電路的正確性。五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)脈沖分配器的原理2、按實(shí)驗(yàn)任務(wù)要求，設(shè)計(jì)實(shí)驗(yàn)線路，并擬定實(shí)驗(yàn)方案及步驟。六、實(shí)驗(yàn)報(bào)告1、畫出完整的實(shí)驗(yàn)線路2、總結(jié)分析實(shí)驗(yàn)結(jié)果19實(shí)驗(yàn)八 555時(shí)基電路及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉555型集成時(shí)基電路結(jié)構(gòu)、工作原理及其特點(diǎn)2、掌握555型集成時(shí)基電路的基本應(yīng)用二、實(shí)驗(yàn)原理集成時(shí)基電路又稱為集成定時(shí)器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應(yīng)用十分廣

46、泛。它是一種產(chǎn)生時(shí)間延遲和多種脈沖信號(hào)的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5K電阻，故取名555電路。其電路類型有雙極型和CMOS型兩大類，二者的結(jié)構(gòu)與工作原理類似。幾乎所有的雙極型產(chǎn)品型號(hào)最后的三位數(shù)碼都是555或556；所有的CMOS產(chǎn)品型號(hào)最后四位數(shù)碼都是7555或7556，二者的邏輯功能和引腳排列完全相同，易于互換。555和7555是單定時(shí)器。556和7556是雙定時(shí)器。雙極型的電源電壓VCC+5V+15V，輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為+3+18V。1、555電路的工作原理555電路的內(nèi)部電路方框圖如圖81所示。它含有兩個(gè)電壓比較器，一個(gè)基本RS觸發(fā)器，一個(gè)放電開關(guān)管T，比較器的參考電壓由三只 5K的電阻器構(gòu)成的分壓器提供。它們分別使高電平比較器A1 的同相輸入端和低電平比較器A2的反相輸入端的參考電平為和13VCC23VCC。A1與A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當(dāng)輸入信號(hào)自6腳，即23VCC高電平觸發(fā)輸入并超過(guò)參考電平時(shí)，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同13VCC時(shí)放電開關(guān)管導(dǎo)通；當(dāng)輸入信號(hào)自2腳輸