arm9s440處理器的定時器原理

1、一、定時器的工作原理在前面實驗中，程序需要延時，我們是利用空循環(huán)語句來實現(xiàn)。這種方法的延時簡單，但不是很精確。當需要精確延時時，就不能采用這種方法了。一般是利用定時器來實現(xiàn)。定時器的工作原理是在輸入時鐘MCLK勺作用下，采用倒計時方式對減1計數(shù)器預先編程設置的計數(shù)初始值不斷減1,減到0時一次定時過程結束。所產(chǎn)生的定時時間等于計數(shù)初值乘以MCLK寸鐘周期。二、S3c2440的時鐘源在講解之前，先介紹一下s3c2440時鐘系統(tǒng)。一般來說，MCU的主時鐘源主要是外部品振或外部時鐘，而用的最多的是外部品振。在正確情況下，系統(tǒng)內所使用的時鐘都是外部時鐘源經(jīng)過一定的處理得到的。由于外部時鐘源的頻率一般不能

2、滿足系統(tǒng)所需要的高頻條件，所以往往需要PLL（鎖相環(huán)）進行倍頻處理。在s3c2440中，有2個不同的PLL,一個是MPLL另一個是UPLLUPLL是給US限供48MHz在這里，我們主要介紹MPLL外部時鐘源經(jīng)過MPLL處理后能夠得到三個不同的系統(tǒng)時鐘：FCLKHCLQ口PCLK?FCLK主頻日鐘，400MHz，用于ARM920吶核；?HCLKffi于AHB總線設備，100MHz如ARM920T內存控制，中斷控制，LCD空制，DMAa及USB主模塊；?PCLKffl于APB總線設備，50MHz，如外圍設備的看門狗，IIS,I2C,PWMMMd口，ADCUARTGPIQRTC以及SPI。這三個系統(tǒng)

3、時鐘(FCLKHCL標口PCLK是有一定的比例關系，這種關系是通過寄存器CLKDIVN中的HDIVN位和PDIVN位來控制的，因此我們只要知道了FCLK再通過這兩位的控制，就能確定HCLK口PCLK而FCLe如何得到的呢？它是通過輸入時鐘(即外部時鐘源)的頻率，經(jīng)過一個計算公式得到的，這個計算公式還需要三個參數(shù)(MDIVPDIV、SDIV),而這三個參數(shù)是經(jīng)過寄存器MPLLCON配置得到的。MPLLWmSMpll=(2xmxFin)/(px2s)m=(MDIV+8),p=(PDIV+2),s=SDIV假如我們想讓FCLK=400MHz那么這三個參數(shù)該如何取值呢？MDIV=92PDIV=1SDI

4、V=1經(jīng)過下面的計算得出：m=(MDIV+8)=92+8=100p=(PDIV+2)=1+2=3s=SDIV=1FCLK=(2*m*Fin)/(p*2s)=(2*100*12)/(3*2)=400MPLLfiSISffS(MPLLCON和UPLLCON)R/W提位值MPLLCON0x4C000004RM/MPLL配置寄存器0x00090030UPLLCON0x4G000008R/WUPLL配宜寄存器0x0004d030PLLCON位初始狀態(tài)MDIV19:12主領梅湖0x96i0x4dPDIV區(qū)4預分頻器控制0x03/0x03SDIV10后分頻器控制0x0/0x0從上面這個圖我們可以發(fā)現(xiàn)，MDI

5、V、PDIV、SDIV這三個倍頻因子，分別位于MPLLCON寄存器的19:12,9:4,1:0,配合上面的經(jīng)典值。rMPLLCON=(92<<12)|(1<<4)(1<<0);/92的十六進制是5cPLL值蝌表輸入脾輸出頻率MDIVPDIVSDIV12,0000MHz48.00MHz,注爾56(0x38)2212.0000MHz96.00MHz'注目56(0x38)211Z0000MHz271.50MHz173(0xAD)2212.0000MHz304.00MH268(0x44)1112.0000MHz405.00MHz127(0x7f)211200

6、00MHz532.00MHzl25(0x7d)1116,9344MHz47.98MH小注制S0(0x3C)4216.9344MH295.96MHz，注詞6D(Ox3C)4116.9344MHz266.72MHl110(0x76)2216.9344MHz296.35MHz97(0x61)1216,9344MHz399.65MHz110(0x6E)3116.9344MHz530.61MHz86(0x56)1116.9344MH2533.43MH/118(Qx76)11注釋：48.00MHz和96.00MHz輸出是用于UPLLCQN寄存著.從上面這個圖上我們可以發(fā)現(xiàn)，三星公司建議的一些經(jīng)典的參數(shù)值，

7、我們看至U當InputFrequency取12MHz的時候，OutputFrequency輸出405MHz(接近400MHz),止匕時MDIV取0X7F,PDIV取0X02,SDIV取0x1。即rMPLLCON=(0x7f<<12)|(2<<4)(1<<0);這樣FCLK=405MHz就設置好啦。除了FCLK我們還經(jīng)常用到HCLK、PCLK這二個時鐘，我們該如何由FCLK獲得這二個時鐘頻率呢，那就是通過CLKDIVN和CAMDIVN分頻寄存器的設置啦。(CLKDIVN)mtR/W描述位值CLKDIVN0X4C000014R/W時鐘分頻控制寄存器禽000000

8、04CLKDIVN位初始狀忠DIVNUPLL冏UCLK選擇寄存器（UCLK必須為48MHzUSB）0：UCLK=UPLL1：UCLK=UPLL12當UPLL時鐘被設置為48MHz時，設置為0當UPLL時鐘被設置為96MHz時r設置為10HDIVN2100:HCLK=FCLK/101：HCLK=FCLK/210:HCLK=FCLK/4當CAMDIVN9=0時HCLK=FCLK/8當CAMDIVN9=1時11:HCLK=FCLK/3當CAMOIVN8=0時HCLK=FCLK/6當CAMDIVN8=1時00PDIVN00:PCLK是和HCLK/1相同的時神1：PCLK是和HCLK/2相同的時鐘。睢a

9、«映時鐘分刪（CAMDIVN）寄存器witR/WIrT8,mACAMDIVN0x4C0M01SR/W攝像頭時鐘分賴寄存器0x00000000CAMDIVN位3DVSEN0:£5DVSARM內轅將正常運行在FCLK（MPLL輸出）1：開啟DVSARM內核將運行在與系統(tǒng)時坪的時鐘fHCLK）0保留nn保留0P保苗1O保留0HCLKJ|_HALF網(wǎng)當CLKDIVN2:1=l0b時HDIVN分頻率改變位0:HCLK-FCLK/4H二HCLK=FCLK/8參考CLKDIV寄存器0HCLK3_HALFB當CLKDlVN(2:1)=11b時H口卬附分.煩率改變位0：HCLK»F

10、CLK/31：HCLK-R；|,K?8參考CLKDIV寄存器0CAMCLK_SEL(4|0二簸UPLL輸出作為CAMCLK(CAMCLK=UPLL輸出)1:CAMCLKD卬的值分頻得到CRMCLK0CAMCLK_DIV口切CAMCLK分頻因子設置寄存器10至15）攝像頭硼=UPLL/KCAMCLK_DIV*1）ot2此位在CAWCLK_SEL=1時有/0從上面二個圖中我們可以發(fā)現(xiàn)，如果我們想要FCLK:HCLK:PCLK=1:4:8的話，若主頻FCLK是400MHz,如果按照1:4:8的設置，可以先設置CLKDIVN為0101,然后設置CAMDIVN的第9位為0（不設置的時候該位默認為0）,此

11、時HCLK是100MHz,PCLK是50MHz。FCLKHCLKPCLK設置比例HDIVNPDIVNHCLK3_HALF/HCLK4_HALFFLCKHCLKPCLK分頻比00-FLCKFLCKFLCK1:1:101.FLCKFflckFLCK/2Fl:1:210.FLCKFLCK/2FLCK/21:2:2r11FLCKFLCK/2FLCK/4F1:2:4300/0FLCKFLCK/3FLCK/31:3:3310/0FLCKFLCK/3FLCK/61:3:6301/0FLCKFFLCK/6FLCK/61:6:613LvoFLCKFLCK/6FLCK/121:6:1220/0FLCKFFLCK/

12、4FLCK/41:4:421I0/0FLCKFLCK/4FLCK/81:4:8200/1FLCKFLCK/8FLCK/81:8:8210/1FLCKFLCK/8FLCK/161:8:16最后，我們用最清晰的線路來繪制一下時鐘的產(chǎn)生過程：外部時鐘源通過寄存器MPLLCON到FCLQ再通過寄存器CLKDIVN導至UHCLKF口PCLK三、S3c2440定時器S3c2440處理器內部集成了定時器0-定時器4共5個16位的定時器，每個可選擇中斷或DMAT式工作。5個定時器的主要區(qū)別在于：定時器03有脈寬調制功能（PWM;定時器4是一個內部定時器，沒有輸出引腳；定時器0和定時器1有一個用于大電流設備的死

13、區(qū)（DEADZONE產(chǎn)生器，用于電機等感性負載。其它功能是相同的?？删幊潭〞r器的主要作用是對頻率高的輸入時鐘進行分頻來獲得頻率較低的輸出信號，弁且利用輸出信號每個周期的邊界觸發(fā)中斷，實現(xiàn)處理器的定時事件處理功能。S3c2440的各定時器通過三級分頻結構實現(xiàn)對輸入時鐘的分頻。TCMPB0東統(tǒng)平臺時鐘輸入定時器0和定時黯1共用的預分第iDMSer定時/正1共用的時鐘分頰耨的時鐘分頊噩一oun2比較輾存寄存器3和計器羲存寄存器34ToeT2TCffTEJ定時器3計數(shù)提存寄存據(jù)4“CHTB4定時器4*tlQPr(1)首先經(jīng)過的是一個8位的預分頻器，可設置的最大分頻值為28,通過定時器配置寄存器TCFG

14、0a行設置。但定時系統(tǒng)只有兩個預分頻器，其中定時器0和1共享一個8位的預分頻器,定時器2、3、4共享另一個8位預分頻器。經(jīng)過該分頻器后的輸出信號將作為第二級分頻器的輸入時鐘信號。R/W描述warnTCFGOOxSiWOCMXJRAW配制兩個$位至分頻器0x00000000TCFGO位械初始狀有保留31:240x0。死區(qū)氏度(23d0諳H位決定了死區(qū)段.死區(qū)段特坎為1的時間蜉于定時弱。持摸為士的時間.0x00Prescaler1i麗塘B位決定了定時器2,3和4的碩分蜘H0比0。Pr&sealar。70濠B位決定了定時源。和1的預分施值0x00(2)第二級分頻器是一個進行粗粒度分頻的電路，

15、稱為粗分頻器，同樣是每2組或3組共用一個，具有1/2、1/4、1/8、1/164個可選的分頻值，具體可通過對定時器配置寄存器1進行選擇設置。該級的輸出信號作為第三級的輸入時鐘。此級的TCLK0和TCLK1為外部輸入時鐘，當選擇是外部時鐘時，8位的預分頻器和粗分頻器失效。定時船配制由TSS1(TCFG1)R/WTCFG1CIXS1OOMO4RAV5踏/®ffiWW和口MA牖甑逃耀得存胖OxOOOOOOOOTCFG1描建加帕狀態(tài)保留i31:24OODOOOOODMAfflia：23:20選擇DMAiW求通道0000-Xi£»(布，中環(huán))OQOl度時醵0W10運時“10

16、011厘時I，2。應時“劣G1O1-4011。保防OQOCMUX4|W:1S選攆PWM定時的4的選通幡入00001/3CM3011/40010*1/000111/10O1XX-外幽TCLK，ooooMUX3ns：12)選擇PWM定時«|3的選通蛹入qga=igpogi=i/4gm=nQm=izitiOlKXTCLK10OQ0MUX21i1=8)選擇PWM定時附2的通輸人ooacncradi-i/4O0id'aiamiivi6Ipw*TCLK1CHMOMUX1p:-t選捍PWM理時m1的造通輸入0000-1/200Q1.1/40G101/89011=1/lflOlKX»

17、;外部TGLKlOTOOMUX013:0】選擇PWM延時00的選8W=1/3中g=V40G10m1/0白tMT-1/1601Hx-5f3CTCLX10000(3)第三級的分頻器是由每個定時器都具有的細粒度16位計數(shù)緩沖寄存器TCNTBn(也稱為分頻初值寄存器)以及一個具體完成分頻操作的16位減1計數(shù)器TCNT中勾成。計數(shù)緩沖寄存器TCNTBn放的是用戶設置的分頻初值(也就是倒計時值),在定時器開始工作時需要將用戶設置的分頻初值傳送到減1計數(shù)器TCNTn粗分頻器產(chǎn)生的每個輸出時鐘周期會使其減1。當其值減到0時，將完成一次定時過程并產(chǎn)生定時器中斷請求，以通過CPUS時時間到。計數(shù)緩沖寄存器TCNT

18、Bn?放的是計數(shù)初值,在定時器開始工作時需要將計數(shù)初值傳送到減1計數(shù)器TCNTn此時必須是手動更新方式向TCNTri專車TCNTBrU勺內容，具體操作是利用程序將定時器控制寄存器TCOMJ對應的位設置為1。當減1計數(shù)器TCNT咕勺內容減到0后，一次定時過程結束，如果不再進行新的定時計數(shù)過程，稱為單觸發(fā)定時模式；一次定時過程結束后，允許繼續(xù)進行新一輪的定時計數(shù)過程而且周而復始，這種方式成為周期定時模式。對于周期定時模式，可以通過設置自動重載方式使得計數(shù)緩沖寄存器TCNTBrU動將其初始值傳送到減1計數(shù)器TCNT吶，以實現(xiàn)連續(xù)不斷的循環(huán)定時器計數(shù)操作。通過設置定時器控制寄存器TCOMJ對應白勺位為

19、1即可選擇周期模式（自動重載模式），為0即可選擇單觸發(fā)模式。如果在定時器計數(shù)工作過程中，定時器控制寄存器TCON的的定時器工作允許位設置為1即正常工作，但通過清除定時器控制寄存器TCON仙的定時器工作允許位使定時器停止工作后，計數(shù)緩沖寄存器TCNTBn各會停止將其初始值拷貝到減1計數(shù)器TCNTn的操作。(RWaWW*»1(TC0N)咄RJWMaiTCONDx5100000SFVWOxODOOCXXX)TCON粒0mtw審海自談皂Jf.,美22J決定定時器4的自動堂裁開后或關閉Q,事修芯.咖慢式直考程）0釗手就史嗇/，(211決定定時器4的手動更新0-刑怦1-更新TCMTB40釗*山如

20、亭止20決定定時器4的啟動戰(zhàn)停止”1-序幄陽重”Q尚惺3縣選篇JT美19決定定時器3的自動重載開啟或關閉0*1同*慢武1臺汕端）0畝!偈3吟之愛g關網(wǎng)決定定時器3的蒙出變相開啟或關閉0:關迸變相l(xiāng)-TOuTlSgWrfe0SUS3手動變的巾17決定定時器3的手動更新口對怦一堂旁TCMTB：!扣TCRB30公握3總珈停It16決定定時簿3的啟動或停止0*停止申1器31*SS版時區(qū)3Q自碇防'美口5】決定蜜時第2的自動正載開啟業(yè)關閉0-舞鼻芭1-l»«X1臺惹技»0哥金晞比更福加共(14|法定定時耦2的看出變相開后或關閉，0>關瑚tfB1TOUT2變愛班

21、性0去動克花巾決定定時器2的手動更新0制K1更新TCMTB2和TCIUPB2Q瑟演2一事止口引決定定時第2的啟動或停止口母止定時盤？，居丈審擢2Q這時中目動網(wǎng)防關11J決定定時噩T的自動型篇開后或共閉Q*靦1*>D的工曜比堂相并'關(10|決定定時8S1的看曲蜜唱開啟BE矢閉0-美前相1-TDUT1受揍頓性0手動更新冏決定定時器1的手就更新0-無慢性1*克新TCMTB1NTCW*B10事情M官的“止8決定定時露1的啟動或停止0-停止定能HIT1-10以此可以看出，定時器最初的輸入時鐘來自處理器的內部時鐘PCLK經(jīng)過8位的預分頻器后，再經(jīng)過1/N的粗分頻，然后送到16位減1計數(shù)器T

22、CNTniS行最大可達216的細分頻，最終產(chǎn)生輸出時鐘頻率。公式：定時器輸出時鐘頻率=PCLK+（8位的預分頻器的值+1）*粗分頻的值+16位計數(shù)緩沖寄存器其中8位的預分頻器的值由TCFG缺定，粗分頻的值由TCFG缺定，16位計數(shù)緩沖寄存器是由TCNTB快定。比如已知PCLK為50MHz可以使8位的預分頻器的值等于249,粗分頻的值等于1/8,例如我們想要得到1秒鐘的延時，可以使TCNTBM25000即可。50000000+(249+1)*1/8-25000=1HZ定時器采用雙緩沖機制，在周期定時模式中，不修改計數(shù)初值，定時器輸出將產(chǎn)生等周期的輸出信號，若在周期定時模式中修改了計數(shù)初值，則要在

23、本次定時計數(shù)結束后按新的定時計數(shù)初值計數(shù)。WriteWntftTChlTBn-100TCNTBn-200lEerrupt本實驗通過定時器4實現(xiàn)每隔2秒，跑馬燈輪流點亮，弁在數(shù)碼管上輸出數(shù)據(jù)。編程過程：1、在原先的外部中斷3修改為定時器4中斷2 、設置定時器配置寄存器TCFGd已置8位的預分頻值;3、設置定時器配置寄存器TCFGim分頻的值4 、設置計數(shù)緩沖寄存器TCNTB4勺初始值5 、設置TCONT存器，設置為手工方式加載；6、啟動定時器，并設置為自動裝載。四、脈寬調制PWM通過設置預分頻值、粗分頻值及計數(shù)初值等三級分頻值可以產(chǎn)生具有不同周期（頻率）的輸出信號Fcnt，但無論輸出信號的周期時

24、間如何變化，變化的部分僅僅在于低電平部分，其中高電平都只有一個輸入時鐘周期的寬度，即得到的是一個窄脈沖信號。為了得到具有不同占空比（占空比是指高電平在一個周期之內所占的時間比率）的輸出信號，S3c2440定時器還設置了脈寬調制PWMS輯部分。PW就是一個占空比可以根據(jù)設置值自動調整的功能單元，具有通過調整一個周期中高電平的寬度就可以向被控對象提供不同的功率的特點。最典型的應用就是控制電機的運轉方式，一個輸出信號周期內高電平越寬，電機旋轉越快。為了實現(xiàn)PWM勺功能，每個定時器單元內部除了用于分頻的邏輯部件外，還設置了PW睡路、一個定時比較緩存寄存器TCMPB和一個定時比較寄存器TCMPn定時比較

25、緩存寄存器TCMPBiffl于設置一個一個小于計數(shù)緩沖寄存器TCNTBn勺初始設置值，該值被自動拷貝到定時比較寄存器TCMP亦J,并用于和減1計數(shù)器TCNTnW內容進行比較，當減1計數(shù)器TCNTnW值減少到與定時比較寄存器TCMPrrt的值相同時，PW嘛寬調制電路立刻將輸出由低電平變?yōu)楦唠娖剑⒕S持到減1計數(shù)器TCNTnW值減少到0,從而獲得不同占空比的輸出信號。1/2 IM 1/8 1/16 1/32PWM定時器 控制邏輯定時隅輸入頻率TOUTn=MCLK/預分頻值/隱數(shù)器除數(shù)TCNTBnTCMPBn路轉換器/肘仲除法整TimerO(/部邏輯佟ITCMPB0TCSTOOTCNTr為觀察寄存器

26、，作用是當需要讀取減1計數(shù)器TCNTn的當前值時緩存其當前值。因為減1計數(shù)器TCNTn的值是隨輸入時鐘不斷變化的，所以不能直接對其進行讀操作，而需要先將某時刻采樣到TCNTrnW值鎖存在觀察寄存器TCNTn中再讀取。五、PWhfe平反轉原理定時器啟動后，輸出引腳輸出低電平，TCNTrW始減一計數(shù)，當TCNTn的值和TCMPn勺值相同時，定時器n有一個反轉，將輸出一個高電平，然后TCNTrffi續(xù)減1,直至為0,再發(fā)生一次反轉，將輸出一個低電平，這樣就實現(xiàn)了高低電平的反轉，減為0時會觸發(fā)中斷。若TCONS為自動加載，TNCTn/TCMPNn勺值被重裝。（變相器開關決定了起始輸出為高電平還是低電平

27、）WriteWnteWrtt«TCMPBn-MTCMPBn=3。TCMPSnNextPWMValue當由TCNTBn選定的頻率值保持不變時，PW喻出信號的占空比可以通過設置TCMPBn調節(jié)，為了得到較窄的高電平輸出（占空比較小），可減少TCMPB的值，反之要得到較寬的高電平輸出（占空比較大）就應增加TCMPBn勺值。雙緩沖功能允許對于下個PWM周期在當前PW的期任意時間點由ISR或其他程序改寫TCMPBn.六、PW棉制蜂鳴器本實驗通過PW臃制器控制蜂口$器的發(fā)聲，JXARM9-241徵學實驗系統(tǒng)的蜂鳴器脈沖輸入端口連接到S3c2440的TOUT淵口，即定時器0的脈沖輸出端口，S3C2

28、440的TOUT淵口在B組控制寄存器里1:0。PBCONBit推逑GPB1021;2000=Input01=CutpuL10=nXDRECMJ11=便例GPB919:1同00=Input01=Output10=nXDACK0二保跑GPB817:16)00=Input01=Output10=nXDREQI11=保麗GPB715:1400-Input10=01=OutputnXDACKl11=保的GPB613:1200=Input10=01=OutputnXBREQ11;保留GPB511:1000=Input10=01=CutpuLnXBACK11=保例GPB49600=Input01=Outpu

29、t10-TCLK011=保留GPB317同00=Input01=Output10=TOUT311=保剛GPB25400=Input01-Output10=TOUT2111=保南GPB1(3200=Input01=Output10-TOUT111=保留GPB01刈00=Input01=OutpuL10=TOUTO11=保前在我們搭建好2440的硬件平臺后，我們在調試硬件的時候，通常需要將系統(tǒng)的時鐘測試引腳引出來測試，以確認系統(tǒng)是否達到設計的要求。若主頻FLC400MHz如果按照1:4:8的設置，可以先設置CLKDIVN101,然后設置CAMDIVN勺第9位為0（不設置的時候該位默認為0），此時H

30、LC曙100MHzPLCK50MHz2440提供了CLKOUT卸CLKOUT時鐘信號輸出，用于在H組控制寄存器里19:18和21:20進行配置,將PCLKM射到CLKOUT0引腳，對其測試驗證。GPHCONBit插逮GPH10(21:20OO=InpuL10=GLKOUT101=Output11-他留GPH919:1800=Input10=CLKOUTO01=Output11=保留GPH8(17:1即00=Inpul10=UEXTCLK01=Output11=保留GPH715:1400=Input10=RXD201=Output11=nCTSlGPH613:1200=Input10-TXD20

31、1=Output11=nRTS1GPH5(11:1000=Input10=RXD101=Output11=保留GPH49：S00=Input10=TXD101=Output11=保留GPH3【了劃00=Input10=RXD001=Output11=保留GPH25400-Input10-TXD001=Output11=保留GPH13閭00=Input10=nRTSO01=Output11=保留GPHO1。DO-Inpul10-nCTSO01=Output11=保留1、本實驗通過定時器0的PW臃制器控制蜂鳴器的發(fā)聲，編寫程序設置輸出頻率為8000Hz,占空比為2/3的數(shù)字信號；通過修改rTCNTB0和rTCMPB原設置初始值和占空比。rTCNTB0用于設置初始計數(shù)值，其值的計算公式如下：div=PCLK/prescalervalue+1/dividervalue/freqprescalervalue=0-255由rTCFG0設定divid