時(shí)序邏輯電路介紹

1、時(shí)序邏輯電路介紹220.什么是時(shí)序邏輯電路？答：在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來狀態(tài)有關(guān)者都叫時(shí)序邏輯電路。時(shí)序邏輯電路結(jié)構(gòu)示意圖如圖2-41所示。時(shí)序邏輯電路的狀態(tài)是靠具有存儲(chǔ)功能的觸發(fā)器所組成的存儲(chǔ)電路來記憶和表征的。LiLi2S2-41時(shí)序愛輯電路結(jié)構(gòu)示意圖221.時(shí)序邏輯電路分為哪兩大類？答：時(shí)序邏輯電路可分為同步時(shí)序電路和異步時(shí)序電路兩大類。在同步時(shí)序邏輯電路中，存儲(chǔ)電路內(nèi)所有觸發(fā)器的時(shí)鐘輸入端都接于同一個(gè)時(shí)鐘脈沖源，因而，所有觸發(fā)器的狀態(tài)（即時(shí)序邏輯電路的狀態(tài)）的變化都與所加的時(shí)鐘脈沖信號(hào)同步。在異步時(shí)序邏輯電路中，沒有統(tǒng)一的時(shí)鐘脈沖，有

2、些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，只有這些觸發(fā)器的狀態(tài)變化才與時(shí)鐘脈沖同步，而其他觸發(fā)器狀態(tài)的變化并不與時(shí)鐘脈沖同步。222 .基本RS觸發(fā)器的組成及工作原理是怎樣的？答：兩個(gè)與非門電路或兩個(gè)或非門電路可以組成基本RS觸發(fā)器，與非門基本RS觸發(fā)器如圖2-42所示。它以1或0的形式儲(chǔ)存數(shù)據(jù)。RS觸發(fā)器有兩個(gè)輸入端、分別稱為R端和S端，和兩個(gè)互補(bǔ)輸出端，Q和Q當(dāng)在與非門RS觸發(fā)器的輸入饋入負(fù)脈沖時(shí)它就改變狀態(tài)。通常兩個(gè)輸入相異或都是1、不能同時(shí)為0。在sQ變成端加上零脈沖會(huì)導(dǎo)致輸出端Q變?yōu)楦唠娖?、同時(shí)Q會(huì)變?yōu)榈碗娖健⒂|發(fā)器置位、個(gè)1。在R端上加上零脈沖.會(huì)導(dǎo)致輸出端Q變?yōu)榈碗娖角腋唠娖?，這時(shí)觸

3、發(fā)器復(fù)位，在輸出存儲(chǔ)一個(gè)0。223 .什么是帶時(shí)鐘信號(hào)的RS觸發(fā)器？答：帶時(shí)鐘信號(hào)的RS觸發(fā)器邏輯電路如圖2-43所示。在許多情況下需要控制觸發(fā)器同步運(yùn)行，用與非門基本RS觸發(fā)器外加兩個(gè)控制門和第3個(gè)輸人可以完成這個(gè)作用。第3個(gè)輸入通常稱做時(shí)鐘或觸發(fā)脈沖輸入端，用CP表示。要改變觸發(fā)器的狀態(tài)，連同外加時(shí)鐘輸入需要兩個(gè)輸入脈沖。為了使它動(dòng)作，即Q=1,S端和CP端必須同時(shí)都是高電平，假若S端變?yōu)榈碗娖?，而C琳仍保留高電平或者通以負(fù)脈沖，觸發(fā)器不會(huì)改變狀態(tài)，只是保持原態(tài)。把高電平脈沖同時(shí)加到R端和CP端可使觸發(fā)器復(fù)位，即Q=Q值得指出的是，在CP為1期間，如果R端、S端發(fā)生變化，觸發(fā)器的輸出可能也

4、會(huì)發(fā)生變化，即發(fā)生空翻現(xiàn)象。圖，43帶肘鐘信號(hào)的RS觸釐器224 .豐從RS觸發(fā)器是怎樣的？答：主從RS觸發(fā)器由兩個(gè)受時(shí)鐘脈沖控制的主觸發(fā)器和從觸發(fā)器組成。它們受互補(bǔ)時(shí)鐘脈沖的控制：如圖2-44所示。當(dāng)時(shí)鐘脈沖為高電平時(shí)從觸發(fā)器封鎖：主觸發(fā)器打開，R端和S端的狀態(tài)決定主觸發(fā)器的狀態(tài)。在時(shí)鐘脈沖為低電平時(shí)主觸發(fā)器封鎖，從觸發(fā)器打開，主觸發(fā)器的狀態(tài)決定從觸發(fā)器的狀態(tài)，從觸發(fā)器的狀態(tài)為輸出狀態(tài)。觸發(fā)翻轉(zhuǎn)只在時(shí)鐘脈沖的低電平進(jìn)行。由于采用主從電路結(jié)構(gòu)，觸發(fā)器狀態(tài)改變是在時(shí)鐘脈沖的下降沿，故不會(huì)出現(xiàn)空翻現(xiàn)象。圖244右從尺0觸發(fā)器及符號(hào)225.什么是主從JK觸發(fā)器？答：一種常見的主從JK觸發(fā)器邏輯電路見

5、圖2-45,它由輸出Q和Q被交叉耦合到主觸發(fā)器的RS主從觸發(fā)器構(gòu)成，相應(yīng)的輸入端為J、K。這種2g構(gòu)的JK觸發(fā)器從CP信號(hào)的上升沿開始及整個(gè)高電平期間、主觸發(fā)器接收J(rèn)K信號(hào)、而在CP信號(hào)的下降沿將主觸發(fā)器所存的信息傳送到從觸發(fā)器。主從JK觸發(fā)器也不會(huì)出現(xiàn)空翻現(xiàn)象。由于主從JK觸發(fā)器在時(shí)鐘脈沖的高電平期間主觸發(fā)器接收輸入信號(hào)、并且電路有兩條從輸出反饋到輸人的連線，故主從JK觸發(fā)器在CP=1期間，控制端輸入信號(hào)不允許變化、否則就可能發(fā)生邏輯功能錯(cuò)誤、即存在“一次變化”問題。“一次變化”問題限制了主從JK觸發(fā)器的使用。226.什么是D觸發(fā)器？答：D觸發(fā)器的D代表延遲或數(shù)據(jù)，它的輸出是發(fā)生在早于一個(gè)時(shí)

6、鐘脈沖之前的D輸入的函數(shù)。維持阻塞D觸發(fā)器如圖2-46所示。在時(shí)鐘月沖期間，在D輸入提供“1”會(huì)導(dǎo)致輸出變?yōu)?,否則輸出變?yōu)?。其真值表（表2-18）表明這種關(guān)系，其中Qn+1是時(shí)鐘脈沖以后的Q輸出，它取決于D的輸入狀態(tài)。用JK觸發(fā)器構(gòu)成的D觸發(fā)器，如圖2-47所示。246IJ觸發(fā)需及符號(hào)2-47JK觸發(fā)粹構(gòu)成“觸發(fā)需227.什么是邊沿觸發(fā)器？答：這種類型的觸發(fā)器僅在時(shí)鐘脈沖的上升沿（或下降沿）才接收輸入的數(shù)據(jù)以改變觸發(fā)器的狀態(tài)，邊沿觸發(fā)器只對(duì)時(shí)鐘脈沖的邊沿敏感，故具有很強(qiáng)的抗干擾能力、不僅解決了電平觸發(fā)器的“空翻”現(xiàn)象、又解決了主從JK觸發(fā)器的“一次變化”問題。邊沿概念通常體現(xiàn)在邏輯符號(hào)上，

7、在CP端加一小三角，如圖2-48所示。IIrnKCP圖2制JK邊椎觸發(fā)器常見的邊沿觸發(fā)器有三種結(jié)構(gòu)：一是TTL維特阻塞結(jié)構(gòu)：它是利用電路內(nèi)部的維持和阻塞線完成邊沿觸發(fā)；二是TTL邊沿式結(jié)構(gòu)，它是采用具有傳輸時(shí)間差的邏輯門完成邊沿觸發(fā)；三是CMO在從結(jié)構(gòu)利用傳輸門完成邊沿觸發(fā)。228.什么是T'和T觸發(fā)器？答：T'觸發(fā)器的功能是每來一個(gè)CP脈沖翻轉(zhuǎn)一次，即為計(jì)數(shù)工作狀態(tài)。只要把D觸發(fā)器的Q端與D端相連，D觸發(fā)器就變成T'觸發(fā)器，如圖2-49a所示。把主從JK觸發(fā)器的J、K端連接起來便構(gòu)成T觸發(fā)器，如圖2-49b所示，其邏輯功能是T=1時(shí)每來一個(gè)時(shí)鐘脈沖，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次

8、，即為T'觸發(fā)器。T=0時(shí)保持原狀態(tài)不變即具有可控計(jì)數(shù)功能。圖349T'、T觸發(fā)器229.什么是寄存器？答：在數(shù)字系統(tǒng)中經(jīng)常需要一種邏輯部件把參與運(yùn)算的數(shù)碼和運(yùn)算結(jié)果暫時(shí)存放起來，然后根據(jù)需要取出來進(jìn)行必要的處理和運(yùn)算，這種用來暫存的邏輯部件稱為寄存器。230 .什么是移位寄存器？答：移位寄存器不僅能存儲(chǔ)數(shù)碼，而且還具有移位的功能。所謂移位，就是寄存器所存數(shù)據(jù)可以在移位脈沖的作用下逐次左移或右移，這是進(jìn)行算術(shù)運(yùn)算所必須的。移位寄存器按移位方式分為單向移位和雙向移位兩種。所謂單向移位寄存器.就是數(shù)碼只能向一個(gè)方向移動(dòng)的寄存器。數(shù)碼自左向右移動(dòng)，稱為右向移位寄存器；數(shù)碼自右向左移動(dòng)

9、稱為左向移位寄存器。所謂雙向移位寄存器，就是數(shù)碼既可以左移又可以右移的寄存器。231 .74LS1944位雙向移位寄存器是怎樣工作的？移位寄存器74LS194由4個(gè)觸發(fā)器和它們的輸入控制電路組成。圖2-50所示為它的引腳圖。圖中的DSRJ數(shù)據(jù)右移串行輸入端，DSL為數(shù)據(jù)左移串行輸入端，AD為數(shù)據(jù)并行輸入端，QA-QD為數(shù)據(jù)并行輸出端，RD為異步清零輸入端，S1、So為工作狀態(tài)控制端。74LSl94的功能表見表2-19。圖25074131g4的引腳分布圖即$1生CP工作狀態(tài)0XX置等1X四1或。原態(tài)10041保持10右移11IJ左移并打輸人的功能表表2-19雙向移位寄存器74IJS19J2-51

10、所示為由兩片用74LS194構(gòu)成多位雙向移位寄存器的接法十分簡(jiǎn)單。圖74LS194構(gòu)成8位雙向移位寄存器的連接圖。只要將其中一片的Q訓(xùn)接至另一片DS醐，而將另一片的QA端接至這一片的DSL并同時(shí)把兩片74LS194的S1、S0、R口CP分別并聯(lián)就可以了。lift.*ff»ASi74LS144阮.史%-立9口-J74LSIWQaQb&QoFlMrWA圖2518位雙向防位寄存器232.什么是計(jì)數(shù)器？答：計(jì)數(shù)器是一種累計(jì)脈沖個(gè)數(shù)的邏輯部件。計(jì)數(shù)器不僅用于計(jì)數(shù)，而且還用于定時(shí)、分頻和程序控制等、用途極為廣泛、幾乎所有數(shù)字系統(tǒng)中都有計(jì)數(shù)計(jì)數(shù)器可按多種方式來進(jìn)行分類。按計(jì)數(shù)過程數(shù)字增減趨

11、勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器以及加減均可的可逆計(jì)數(shù)器器、十進(jìn)制計(jì)數(shù)器以及任意進(jìn)制計(jì)數(shù)器按照講制方式不同、可分為二進(jìn)制計(jì)數(shù)根據(jù)各個(gè)計(jì)數(shù)單元?jiǎng)幼鞯拇涡颍蓪⒂?jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩大類。在數(shù)字系統(tǒng)中，任何一種進(jìn)制都是以二進(jìn)制數(shù)為基礎(chǔ),因此二進(jìn)制計(jì)數(shù)器是組成各種講制計(jì)數(shù)器的某礎(chǔ)。233.741614位同步二進(jìn)制計(jì)數(shù)器的功能是怎樣的？答：圖2-52所示為741614位同步二進(jìn)制計(jì)數(shù)器的引腳圖。其中RD為異步清零端，LD為預(yù)置數(shù)據(jù)控制端，A、B、C、D為數(shù)據(jù)輸入端，RCO(RCO=ETQAQBQCQD)為進(jìn)位輸出端，EP和ET為工作狀態(tài)控制藍(lán)一Q叵叵區(qū)叵。CPAHCDS5NDGO“健QQQQ

12、芯L2-52741W的引腳分布圖由表2-20可知，74161除了具有二進(jìn)制加法計(jì)數(shù)功能外，還有同步并行預(yù)置數(shù)、保持和清零等附加功能。覆21074161的功能裳清早Rd琢”LD使能EPET時(shí)忡?罐出15Q50XXXL量等:匚<1_XX如胃敢1i0X保持1x0L保裨SCO"111t計(jì)傲234.怎樣用反饋清零法使74161構(gòu)成十二進(jìn)制計(jì)數(shù)器？答：反饋清零法適用于有清零輸入端的集成計(jì)數(shù)器，其基本原理是利用計(jì)數(shù)器的直接置零端的清零功能，截取計(jì)數(shù)過程中的某一中間狀態(tài)來控制清零端，使計(jì)數(shù)器從該狀態(tài)返回到零而重新開始計(jì)數(shù)，此方法可以構(gòu)成任意進(jìn)制計(jì)數(shù)器。74161具有異步清零功能.在其計(jì)數(shù)過程中

13、.不管它的輸出處于哪一種狀態(tài).只要在異步清零輸入端加一低電平電壓，使RD=074161的輸出會(huì)立即從那個(gè)狀態(tài)回到0000狀態(tài)。清零信號(hào)消失后.74161又從0000狀態(tài)開始計(jì)數(shù)。圖2-53所示的十二進(jìn)制計(jì)數(shù)器，就是借助74161的異步清零功能實(shí)現(xiàn)的。235 .怎樣用反饋置數(shù)法使74161構(gòu)成九進(jìn)制計(jì)數(shù)器？答：反饋置數(shù)法適用于具有預(yù)置數(shù)功能的集成計(jì)數(shù)器。對(duì)于具有同步預(yù)置數(shù)功能的計(jì)數(shù)器而言，在其計(jì)數(shù)過程中，可以將它輸出的任何一個(gè)狀態(tài)通過譯碼，產(chǎn)生一個(gè)預(yù)置數(shù)控制信號(hào)反饋至預(yù)置數(shù)控制端，在下一個(gè)CP脈沖作用后計(jì)數(shù)器就會(huì)把預(yù)置數(shù)輸入端A、RGD的狀態(tài)置入輸出端。預(yù)置數(shù)控制信號(hào)消失后，計(jì)數(shù)器就從被置入的狀

14、態(tài)開始重新計(jì)數(shù)。圖2-54a的接法是把輸出QQCQBQA=10OQS譯碼產(chǎn)生預(yù)置數(shù)控制信號(hào)0,反饋至LD端，在下一個(gè)CP脈沖的上升沿到達(dá)時(shí)置人0000狀態(tài)。圖2-54所示為采用74161計(jì)數(shù)到1111狀態(tài)時(shí)產(chǎn)生的進(jìn)位信號(hào)預(yù)置起始值的方法來構(gòu)成九進(jìn)制計(jì)數(shù)器。首先把預(yù)置數(shù)據(jù)輸入端置成O111狀態(tài)，然后使該電路從0111狀態(tài)開始加l計(jì)數(shù)，輸入第8個(gè)CP脈沖后到達(dá)1111狀態(tài)，此時(shí)RC0=ETQAQBQCQD=D=0,在第9個(gè)CP脈沖作用后，QDQCQB則成0111狀態(tài)，同時(shí)使RCO=0LD=1,新的計(jì)數(shù)周期又從0111開始。用類似的方法可以得到其他進(jìn)制的計(jì)數(shù)器。236 .什么是順序脈沖發(fā)生器？答：順

15、序脈沖是指在每個(gè)循環(huán)周期內(nèi)、在時(shí)間上按一定先后順序排列的脈沖信號(hào)。產(chǎn)生順序脈沖信號(hào)的電路稱為順序脈沖發(fā)生器。在數(shù)字系統(tǒng)中，常用以控制某些設(shè)備按照事先規(guī)定的順序進(jìn)行運(yùn)算和操作。順序脈沖發(fā)牛器可以用移位寄存器構(gòu)成。當(dāng)環(huán)形計(jì)數(shù)器工作在每個(gè)狀態(tài)中只有一個(gè)1的循環(huán)狀態(tài)時(shí)，它就是一個(gè)順序脈沖發(fā)生器。237 .怎樣由74161和74LS138構(gòu)成順序脈沖發(fā)牛器？答：圖2-55所示電品&是用4位同步二進(jìn)制計(jì)數(shù)器74161和3線-8線譯碼器74LSl38構(gòu)成順序脈沖發(fā)生器電路。圖中以74161的低3位輸出QAQRQC（乍為74LSl38的3位輸入信號(hào)。為使電路工作在計(jì)數(shù)狀態(tài)，74161的訕）、【，、鐘和

16、ET均應(yīng)接高電平。由于它的低3位觸發(fā)器是按八進(jìn)制計(jì)數(shù)器連接的、所以在連接卒入CP信號(hào)的tf況下，QCQBQA狀態(tài)將按000一直到111的順序反復(fù)循環(huán)，并在譯碼器輸出端依次輸出&T的順序脈沖。雖然74161中的觸發(fā)器是同一時(shí)鐘信號(hào)操作下工作的，但由于各個(gè)觸發(fā)器的傳輸延遲時(shí)間不可能完全相同，所以在將計(jì)數(shù)器的狀態(tài)譯碼時(shí)仍然存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。為消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象，可以在74LS138的G1端加入選通脈沖。選通脈沖的有效時(shí)間應(yīng)與觸發(fā)器的翻轉(zhuǎn)時(shí)間錯(cuò)開。例如圖中選取CP作為74LS138的選通脈沖，即得到如圖2-55所示的輸出電壓波形。Iti2-55用中規(guī)帙集成電葡梅威的地序脈沖發(fā)生器.電端圖sJLRRRFLRRRTLT“一0弓UVjU'U%U&U%LTW355用中訛嚶集膽電路構(gòu)成的物序麻沖發(fā)4.制238.什么是序列信號(hào)發(fā)生器？答：在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需要用到一組特定的串行數(shù)字信號(hào)，通常把這種串行數(shù)字信號(hào)叫做序列信號(hào)。產(chǎn)生序列信號(hào)的電路稱為序列信號(hào)發(fā)生器。239.怎樣由74161和74LS152構(gòu)成序列