數(shù)字邏輯歐陽(yáng)星明第四版第七章中規(guī)模集成電路的應(yīng)用

1、第第 七七 章章 中規(guī)模通用集成電路及其應(yīng)用中規(guī)模通用集成電路及其應(yīng)用 2本章知識(shí)要點(diǎn)：本章知識(shí)要點(diǎn)： 熟悉常用中規(guī)模通用集成電路的邏輯符號(hào)、基本熟悉常用中規(guī)模通用集成電路的邏輯符號(hào)、基本 邏輯功能、外部特性和使用方法；邏輯功能、外部特性和使用方法； 用常用中規(guī)模通用集成電路作為基本部件，恰當(dāng)用常用中規(guī)模通用集成電路作為基本部件，恰當(dāng) 地、靈活地、充分地利用它們完成各種邏輯電路地、靈活地、充分地利用它們完成各種邏輯電路 的設(shè)計(jì)，有效地實(shí)現(xiàn)各種邏輯功能。的設(shè)計(jì)，有效地實(shí)現(xiàn)各種邏輯功能。 3l中規(guī)模通用集成電路概述中規(guī)模通用集成電路概述l常用中規(guī)模組合邏輯電路常用中規(guī)模組合邏輯電路l常用中規(guī)模時(shí)序

2、邏輯電路常用中規(guī)模時(shí)序邏輯電路l常用中規(guī)模信號(hào)產(chǎn)生與變換電路常用中規(guī)模信號(hào)產(chǎn)生與變換電路41. 1. 集成電路分類集成電路分類SSISSI（Small Scale IntegrationSmall Scale Integration）MSIMSI（Medium Scale IntegrationMedium Scale Integration）LSILSI（Large Scale IntegrationLarge Scale Integration）VLSIVLSI（Very Very LargeLarge Scale IntegrationScale Integration）或或SLSISL

3、SI（Super Super LargeLarge Scale IntegrationScale Integration ）器件的集成邏輯部件的集成數(shù)字子系統(tǒng)或整個(gè)數(shù)字系統(tǒng)的集成52. MSI2. MSI、LSILSI與與SSISSI相比，具有以下優(yōu)點(diǎn)相比，具有以下優(yōu)點(diǎn)（1 1）體積縮?。w積縮?。? 2）功耗低、速度快）功耗低、速度快（3 3）可靠性高）可靠性高（4 4）抗干擾能力強(qiáng)）抗干擾能力強(qiáng)（5 5）易于設(shè)計(jì)、調(diào)試和維護(hù)）易于設(shè)計(jì)、調(diào)試和維護(hù)63. 3. 設(shè)計(jì)設(shè)計(jì)MSIMSI應(yīng)考慮的問(wèn)題應(yīng)考慮的問(wèn)題（1 1）通用性（可以實(shí)現(xiàn)多種功能）通用性（可以實(shí)現(xiàn)多種功能）（2 2）能自擴(kuò)展）能自擴(kuò)

4、展（3 3）具有兼容性）具有兼容性（4 4）封裝電路的功耗小）封裝電路的功耗?。? 5）向輸入信號(hào)索取電流要?。┫蜉斎胄盘?hào)索取電流要小（6 6）充分利用封裝的引線）充分利用封裝的引線7iiiiiiBACBAC1)( 使用最廣泛的中規(guī)模組合邏輯集成電路有二進(jìn)制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器等。 7.2.1 7.2.1 加法器加法器 全加：全加： 每位二進(jìn)制相加時(shí)，除了本位相加外，還每位二進(jìn)制相加時(shí)，除了本位相加外，還要考慮相要考慮相 鄰低位的進(jìn)位值，這種運(yùn)算稱鄰低位的進(jìn)位值，這種運(yùn)算稱之為之為“全加全加”。1iiiiCBAS8多位二進(jìn)制的加法器可以用多位二進(jìn)制的加法器可以用1

5、 1位二進(jìn)制的全加器實(shí)現(xiàn)位二進(jìn)制的全加器實(shí)現(xiàn)加法器的分類：加法器的分類：串行加法器串行加法器并行加法器并行加法器串行進(jìn)位（并行）加法器串行進(jìn)位（并行）加法器超前進(jìn)位（并行）加法器超前進(jìn)位（并行）加法器91. 1. 串行進(jìn)位（并行）加法器串行進(jìn)位（并行）加法器由全加器級(jí)聯(lián)構(gòu)成，高位的進(jìn)位輸入依賴于低位的進(jìn)位輸出。進(jìn)位信號(hào)逐級(jí)傳遞。缺點(diǎn)：缺點(diǎn)：運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。10如何提高加法器的運(yùn)算速度如何提高加法器的運(yùn)算速度? ? 必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花費(fèi)的時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來(lái)決定，而不需依賴低位進(jìn)位。根據(jù)這一

6、思想設(shè)計(jì)的加法器稱為超前進(jìn)位超前進(jìn)位( (又稱先行進(jìn)位又稱先行進(jìn)位) )二進(jìn)制并行加法器。二進(jìn)制并行加法器。 四位二進(jìn)制并行加法器的構(gòu)成思想如下：四位二進(jìn)制并行加法器的構(gòu)成思想如下： 2 2超前進(jìn)位二進(jìn)制并行加法器：超前進(jìn)位二進(jìn)制并行加法器：根據(jù)輸入信號(hào)同時(shí)形成各位向高位的進(jìn)位，然后同時(shí)產(chǎn)生各位的和。通常又稱為先先行進(jìn)位二進(jìn)制并行加法器行進(jìn)位二進(jìn)制并行加法器或者并行進(jìn)位二進(jìn)制并行加法器并行進(jìn)位二進(jìn)制并行加法器。典型芯片有四位二進(jìn)制并行加法器74283。 由全加器的結(jié)構(gòu)可知， 第i位全加器的進(jìn)位輸出函數(shù)表達(dá)式為 ii1iii1iii1iii1iii1iiiiBAC)BA(CBACBACBACBA

7、C當(dāng) i=1、2、3、4時(shí)，可得到4位并行加法器各位的進(jìn)位輸出函數(shù)表達(dá)式為：令（進(jìn)位傳遞函數(shù)）令（進(jìn)位傳遞函數(shù)）（進(jìn)位產(chǎn)生函數(shù)）（進(jìn)位產(chǎn)生函數(shù)）則有則有 iiiPBAiiiGBAiiiiGCPC11011GCPC2120122122GGPCPPGCPC32312301233233GGPGPPCPPPGCPC4342341234012344344GGPGPPGPPPCPPPPGCPC由于C1C4是Pi、Gi和C0的函數(shù)，即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0) ),而Pi、Gi又是 Ai、Bi的函數(shù)，所以，在提供輸入Ai、Bi和C0之后，可以同時(shí)產(chǎn)生C1C4。通常將根據(jù)

8、Pi、Gi和C0形成C1C4的邏輯電路稱為先行進(jìn)位發(fā)生器。先行進(jìn)位發(fā)生器。三、四位二進(jìn)制并行加法器的外部特性和邏輯符號(hào)三、四位二進(jìn)制并行加法器的外部特性和邏輯符號(hào) 圖中，A4、A3、A2、A1 - 二進(jìn)制被加數(shù)；B4、B3、 B2、B1 - 二進(jìn)制加數(shù)；F4、 F3、 F2、 F1 -相加產(chǎn)生的和數(shù)；C C0 0 -來(lái)自低位的進(jìn)位輸入；FCFC4 4 -向高位的進(jìn)位輸出。 二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外，二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外，還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。

9、四、應(yīng)用舉例四、應(yīng)用舉例 15例例7.1 7.1 用四位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將用四位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將8421BCD8421BCD碼轉(zhuǎn)碼轉(zhuǎn)換成余換成余3 3碼的代碼轉(zhuǎn)換器。碼的代碼轉(zhuǎn)換器。 解：根據(jù)余解：根據(jù)余3 3碼的定義，余碼的定義，余3 3碼是由碼是由8421BCD8421BCD碼加碼加3 3形成的。形成的。8421碼0 0 1 1余余3 3碼碼“0”例例7.2 7.2 用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)4位二進(jìn)制并行加法/減法器。 解解分析：分析：根據(jù)問(wèn)題要求，設(shè)減法采用補(bǔ)碼運(yùn)算，并令令A(yù) = a4a3a2a1 - 為被加數(shù)(或被減數(shù))；B = b4b3b2b1 - 為加數(shù)(或

10、減數(shù))；S = s4s3s2s1 - 為和數(shù)(或差數(shù))；M-為功能選擇變量.當(dāng)M=0時(shí)，執(zhí)行A+B； 當(dāng)M=1時(shí)，執(zhí)行A-B。 由運(yùn)算法則可歸納出電路功能為：當(dāng)M=0時(shí)，執(zhí)行 a4a3a2a1+b4b3b2b1+ 0(A+B) 當(dāng)M=1時(shí)，執(zhí)行 a4a3a2a1+ 1(A-B)1234bbbb 可用一片可用一片4 4位二進(jìn)制并行加法器和位二進(jìn)制并行加法器和4 4個(gè)異或門實(shí)現(xiàn)上述邏個(gè)異或門實(shí)現(xiàn)上述邏輯功能。輯功能。 具體實(shí)現(xiàn)：具體實(shí)現(xiàn)：將4位二進(jìn)制數(shù)a4a3a2a1直接加到并行加法器的A4A3A2A1輸入端，4位二進(jìn)制數(shù) b4b3b2b1 分別和M異或后加到并行加法器的 B4B3B2B1 輸入端

11、。并將M同時(shí)加到并行加法器的 C0 端。M=0: A=0: Ai i=a=ai i ,B,Bi i=b=bi i , C, C0 0=0=0實(shí)現(xiàn)實(shí)現(xiàn)a a4 4a a3 3a a2 2a a1 1 + b + b4 4b b3 3b b2 2b b1 1 + 0 (+ 0 (即即A+B)A+B)；M=1: A=1: Ai i=a=ai i,B,Bi i= , C= , C0 0=1=1，實(shí)現(xiàn)實(shí)現(xiàn) a a4 4a a3 3a a2 2a a1 1+ + 1+ 1（即（即A-BA-B）。）。ib1234bbbb實(shí)現(xiàn)給定功能的邏輯電路圖如下：實(shí)現(xiàn)給定功能的邏輯電路圖如下： 197.2.2 7.2.2

12、 譯碼器和編碼器譯碼器和編碼器 譯碼器(Decoder)和編碼器(Encoder)是數(shù)字系統(tǒng)中廣泛使用的多輸入多輸出組合邏輯部件。 對(duì)具有特定含義的輸入代碼進(jìn)行對(duì)具有特定含義的輸入代碼進(jìn)行“翻譯翻譯”，將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。 一、譯碼器一、譯碼器 功能功能譯碼器譯碼器類型類型碼制變換譯碼器碼制變換譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器數(shù)字顯示譯碼器數(shù)字顯示譯碼器201 1、碼制變換譯碼器、碼制變換譯碼器功能：將一種碼制變換成另一種碼制。功能：將一種碼制變換成另一種碼制。例如：將例如：將4 4位二進(jìn)制碼位二進(jìn)制碼B B3 3B B2 2B

13、B1 1B B0 0變換為變換為GrayGray碼碼G G3 3G G2 2G G1 1G G0 0。iiiBBG1211 1、二進(jìn)制譯碼器、二進(jìn)制譯碼器能將n個(gè)輸入變量變換成2n個(gè)輸出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系的一種多輸出組合邏輯電路。 特特點(diǎn)點(diǎn) 二進(jìn)制譯碼器一般具有二進(jìn)制譯碼器一般具有n n個(gè)輸入端、個(gè)輸入端、2 2n n個(gè)個(gè)輸出端和一個(gè)輸出端和一個(gè)( (或多個(gè)或多個(gè)) )使能輸入端；使能輸入端； 使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，僅一個(gè)輸出端為有效電平，其余輸出入代碼，僅一個(gè)輸出端為有效電平，其余輸出端為無(wú)效電平。端為

14、無(wú)效電平。 有效電平可以是高電平有效電平可以是高電平( (稱為高電平譯碼稱為高電平譯碼) )，也可以是低電平也可以是低電平( (稱為低電平譯碼稱為低電平譯碼) )。 22（1 1）2-42-4譯碼器設(shè)計(jì)原理譯碼器設(shè)計(jì)原理23（2 2）3-83-8譯碼器設(shè)計(jì)譯碼器設(shè)計(jì)方案方案1 1：用與非門實(shí)現(xiàn)：用與非門實(shí)現(xiàn)方案方案2 2：用：用2-42-4譯碼器擴(kuò)展譯碼器擴(kuò)展24 常見(jiàn)的常見(jiàn)的MSIMSI二進(jìn)制譯碼器有二進(jìn)制譯碼器有2-42-4線線(2(2輸入輸入4 4輸出輸出) )譯碼器、譯碼器、3-3-8 8線線(3(3輸入輸入8 8輸出輸出) )譯碼器和譯碼器和4-164-16線線(4(4輸入輸入161

15、6輸出輸出) )譯碼器等。譯碼器等。 圖圖(a)(a)、(b)(b)所示分別是所示分別是7413874138型型3-83-8線譯碼器的管腳排列圖線譯碼器的管腳排列圖和邏輯符號(hào)。和邏輯符號(hào)。 （3 3）典型芯片）典型芯片 圖中，圖中， A A2 2、A A1 1、A A0 0 - - 輸入端；輸入端； - - 輸出端；輸出端； - - 使能端。使能端。 70Y Y321S、S 、S257413874138譯碼器真值表譯碼器真值表0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1

16、1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 0 0 01 0 0 0 01 0 0 0 11 0 0 0 11 0 0 1 01 0 0 1 01 0 0 1 1 1 0

17、0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 d d d d 0 d d d d d 1 d d d d 1 d d d 輸輸 出出 輸輸 入入 S S1 1 A A2 2 A A1 1 A A0 0 32SS 0Y1Y2Y3Y4Y5Y6Y7Y 可見(jiàn)可見(jiàn)，當(dāng)，當(dāng) 時(shí)，無(wú)論時(shí)，無(wú)論A A2 2、A A1 1和和A A0 0取何值，輸出取何值，輸出 中有且僅有一個(gè)為中有且僅有一個(gè)為0(0(低電平有效低電平有效) )，其余都是，其余都是1 1。 0Y7Y0SS , 1S3

18、2126二進(jìn)制譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，計(jì)算機(jī)二進(jìn)制譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，計(jì)算機(jī)系統(tǒng)的典型應(yīng)用如實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中系統(tǒng)的典型應(yīng)用如實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中的指令譯碼。的指令譯碼。除此之外，在數(shù)字系統(tǒng)中還可以用譯碼器實(shí)現(xiàn)各種組除此之外，在數(shù)字系統(tǒng)中還可以用譯碼器實(shí)現(xiàn)各種組合邏輯電路。合邏輯電路。27例例7.57.5 用譯碼器用譯碼器7413874138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。全減器：全減器：能實(shí)現(xiàn)對(duì)被減數(shù)、減數(shù)及來(lái)自相鄰低位的借位進(jìn)能實(shí)現(xiàn)對(duì)被減數(shù)、減數(shù)及來(lái)自相鄰低位的借位進(jìn)行減法運(yùn)算，產(chǎn)生本位差及向高位借位的邏輯電路。

19、行減法運(yùn)算，產(chǎn)生本位差及向高位借位的邏輯電路。差差D Di i向高位向高位借位借位G Gi i全全 減減 器器被減數(shù)被減數(shù)A Ai i減數(shù)減數(shù)B Bi i低位借位低位借位G Gi-1i-1解：解：設(shè)被減數(shù)用設(shè)被減數(shù)用A Ai i表示、減數(shù)用表示、減數(shù)用B Bi i表示、來(lái)自低位的借位表示、來(lái)自低位的借位用用G Gi-1i-1表示、差用表示、差用D Di i表示、向相鄰高位的借位用表示、向相鄰高位的借位用G Gi i表示。表示。28全減器真值表全減器真值表 1 01 0 0 00 0 0 00 0 1 11 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1

20、1 0 00 0 1 11 1 1 11 1 0 10 1 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 輸輸 出出 D Di i G Gi i 輸輸 入入 A Ai i B Bi i G Gi-1i-1 輸輸 出出 D Di i G Gi i 輸輸 入入 A Ai i B Bi i G Gi-1i-1 由真值表可寫出差數(shù)由真值表可寫出差數(shù)D Di i和借位和借位G Gi i的邏輯表達(dá)式為：的邏輯表達(dá)式為：742174211iiiimmmmmmmm)G,B,A(D732173211iiiimmmmmmmm)G,B,A(G根據(jù)全減器的功能，可得到全減器的

21、真值表如下表根據(jù)全減器的功能，可得到全減器的真值表如下表所示。所示。 29例例7.6 7.6 用譯碼器和與非門實(shí)現(xiàn)邏輯函數(shù)用譯碼器和與非門實(shí)現(xiàn)邏輯函數(shù)( , ,)(2,4,6,8,10,12,14)F A B C Dm303 3二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器 功能：功能：將將4 4位位BCDBCD碼的碼的1010組代碼翻譯成組代碼翻譯成1010個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。 例如，常用芯片例如，常用芯片74427442是一個(gè)將是一個(gè)將84218421碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，芯碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，芯片引腳圖和邏輯符號(hào)如下。片引腳圖和邏輯符號(hào)如下。

22、 該譯碼器的輸出為低電平有效。其次，對(duì)于該譯碼器的輸出為低電平有效。其次，對(duì)于84218421碼中不允許出現(xiàn)的碼中不允許出現(xiàn)的6 6個(gè)個(gè)非法碼非法碼(1010(10101111)1111)，譯碼器輸出端，譯碼器輸出端 均無(wú)低電平信號(hào)產(chǎn)生，即均無(wú)低電平信號(hào)產(chǎn)生，即譯碼器對(duì)這譯碼器對(duì)這6 6個(gè)非法碼拒絕翻譯。個(gè)非法碼拒絕翻譯。 0Y9Y31 功能功能: :數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件( (如熒光數(shù)碼管、如熒光數(shù)碼管、液晶數(shù)碼管等液晶數(shù)碼管等) )的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)字，并在數(shù)碼管上顯示出來(lái)。字，并在數(shù)碼管上顯示

23、出來(lái)。 4 4數(shù)字顯示譯碼器數(shù)字顯示譯碼器 常用的數(shù)字顯示譯碼器有器七段數(shù)字顯示譯碼器和八段常用的數(shù)字顯示譯碼器有器七段數(shù)字顯示譯碼器和八段數(shù)字顯示譯碼器。數(shù)字顯示譯碼器。 例如，中規(guī)模集成電路例如，中規(guī)模集成電路74LS4774LS47，是一種常用的七段顯示，是一種常用的七段顯示譯碼器，該電路的輸出為低電平有效，即輸出為譯碼器，該電路的輸出為低電平有效，即輸出為0 0時(shí)，對(duì)應(yīng)字時(shí)，對(duì)應(yīng)字段點(diǎn)亮；輸出為段點(diǎn)亮；輸出為1 1時(shí)對(duì)應(yīng)字段熄滅。時(shí)對(duì)應(yīng)字段熄滅。該譯碼器能夠驅(qū)動(dòng)七段顯該譯碼器能夠驅(qū)動(dòng)七段顯示器顯示示器顯示0 01515共共1616個(gè)數(shù)字的字形。輸入個(gè)數(shù)字的字形。輸入A A3 3、A A

24、2 2、A A1 1和和A A0 0接收接收4 4位二進(jìn)制碼，輸出位二進(jìn)制碼，輸出Q Qa a、Q Qb b、Q Qc c、Q Qd d、Q Qe e、Q Qf f和和Q Qg g分別驅(qū)動(dòng)七段分別驅(qū)動(dòng)七段顯示器的顯示器的a a、b b、c c、d d、e e、f f和和g g段。段。 ( (教材中給出的教材中給出的74LS4874LS48的輸出為高電平有效。的輸出為高電平有效。) )32二、編碼器二、編碼器 功能：功能：編碼器的功能恰好與譯碼器相反，是對(duì)輸入信號(hào)按一定規(guī)律進(jìn)行編排，使每組輸出代碼具有其特定的含義。 類型類型二-十進(jìn)制編碼器(BCD碼編碼器)優(yōu)先編碼器1 1二二- -十進(jìn)制編碼器

25、十進(jìn)制編碼器 (1) (1) 功能：功能：將十進(jìn)制數(shù)字09分別編碼成4位BCD碼。 這種編碼器由10個(gè)輸入端代表10個(gè)不同數(shù)字，4個(gè)輸出端代表相應(yīng)BCD代碼。結(jié)構(gòu)框圖如下： (2)(2)結(jié)構(gòu)框圖結(jié)構(gòu)框圖二十進(jìn)制編碼器09BCD碼 注意：注意：二-十進(jìn)制編碼器的輸入信號(hào)是互斥的，即任何時(shí)候只允許一個(gè)輸入端為有效信號(hào)。 最常見(jiàn)的有8421碼編碼器，例如，按鍵式8421碼編碼器。 2 2優(yōu)先編碼器優(yōu)先編碼器(1) (1) 功能：功能：識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，選中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼，實(shí)現(xiàn)優(yōu)先權(quán)管理。 優(yōu)先編碼器是數(shù)字系統(tǒng)中實(shí)現(xiàn)優(yōu)先權(quán)管理的一個(gè)重要邏輯部件。它與上述二-十進(jìn)制編碼器的最大區(qū)別是，

26、優(yōu)先優(yōu)先編碼器的各個(gè)輸入不是互斥的，它允許多個(gè)輸入端同時(shí)為編碼器的各個(gè)輸入不是互斥的，它允許多個(gè)輸入端同時(shí)為有效信號(hào)。有效信號(hào)。優(yōu)先編碼器的每個(gè)輸入具有不同的優(yōu)先級(jí)別，當(dāng)多個(gè)輸入信號(hào)有效時(shí)，它能識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，并對(duì)其中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼，產(chǎn)生相應(yīng)的輸出代碼。 (2) (2)典型芯片：典型芯片：MSI優(yōu)先編碼器74LS148 。 多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、在公共傳輸線上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。此外，還可完在公共傳輸線

27、上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。此外，還可完成數(shù)據(jù)的并串轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí)成數(shù)據(jù)的并串轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí)現(xiàn)各種邏輯函數(shù)功能?，F(xiàn)各種邏輯函數(shù)功能。多路選擇器多路選擇器( (Multiplexer)又稱數(shù)據(jù)選擇器或多路開(kāi)關(guān)，常用MUX表示。它是一種多路輸入、單路輸出的組合邏輯電多路輸入、單路輸出的組合邏輯電路路。 一、多路選擇器一、多路選擇器 7.2.3 7.2.3 多路選擇器和多路分配器多路選擇器和多路分配器 1 1邏輯特性邏輯特性 (1) (1) 邏輯功能：邏輯功能：從多路輸入中選中某一路送至輸出端，輸出對(duì)輸入的選擇受選擇控制量控制。通常，一個(gè)具有2n路輸入和

28、一路輸出的多路選擇器有n個(gè)選擇控制變量，控制變量的每種取值組合對(duì)應(yīng)選中一路輸入送至輸出。 (2) (2) 構(gòu)成思想構(gòu)成思想 多路選擇器的構(gòu)成思想相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)，即輸入 輸出 D0D1Dn-1F37由選擇控制信號(hào)（或稱為地址）決定選擇哪路數(shù)據(jù)輸出。如四選一數(shù)據(jù)選擇器：D D0 0 D D1 1 D D2 2 D D3 3F FA AB BE E3210ABDEDBAEBDAEDBAEF0, 1)1 (FE3210, 0)2(ABDDBABDADBAFE38用四選一數(shù)據(jù)選擇器擴(kuò)展為八選一的數(shù)據(jù)選擇器D D0 0 D D1 1 D D2 2 D D3 3F FA AB BE ED D0 0

29、D D1 1 D D2 2 D D3 3F FA AB BE ED D0 0 D D1 1 D D2 2 D D3 3D D4 4 D D5 5 D D6 6 D D7 7A A2 21 111F FA A0 0A A1 1392 2典型芯片典型芯片 常見(jiàn)的常見(jiàn)的MSIMSI多路選擇器有多路選擇器有4 4路選擇器、路選擇器、8 8路選擇器和路選擇器和1616路選路選擇器。擇器。 (1) (1) 四路數(shù)據(jù)選擇器四路數(shù)據(jù)選擇器7415374153 圖圖(a)(a)、(b)(b)是型號(hào)為是型號(hào)為7415374153的雙的雙4 4路選擇器的管腳排列圖路選擇器的管腳排列圖和邏輯符號(hào)。該芯片中有兩個(gè)和邏輯

30、符號(hào)。該芯片中有兩個(gè)4 4路選擇器。其中，路選擇器。其中，D D0 0D D3 3為數(shù)為數(shù)據(jù)輸入端；據(jù)輸入端；A A1 1、A A0 0為選擇控制端；為選擇控制端；Y Y為輸出端；為輸出端；G G為使能端。為使能端。 40(2)(2)四路數(shù)據(jù)選擇器四路數(shù)據(jù)選擇器7415374153的功能表的功能表 7415374153的功能表的功能表 D0 D1 D2 D3 D0 d d dd D1 d d d d D2 d d d d D3 0 0 0 1 1 0 1 1 輸 出 Y 數(shù) 據(jù) 輸 入 D0 D1 D2 D3 選擇控制輸入 A1 A (3) 74153(3) 74153的輸出函數(shù)表達(dá)式的輸出函

31、數(shù)表達(dá)式 30301201101001YiiiDmDAADAADAADAA 式中，式中，m mi i為選擇變量為選擇變量A A1 1、A A0 0組成的最小項(xiàng)，組成的最小項(xiàng)，D Di i為為i i端的輸入數(shù)據(jù)，端的輸入數(shù)據(jù)，取值等于取值等于0 0或或1 1。 41 類似地，可以寫出類似地，可以寫出2 2n n路選擇器的輸出表達(dá)式為路選擇器的輸出表達(dá)式為 120YniiiDm 式中，式中，m mi i為選擇控制變量為選擇控制變量A An-1n-1，A An-2n-2，A A1 1，A A0 0組成的最組成的最小項(xiàng)；小項(xiàng)；D Di i為為2 2n n路輸入中的第路輸入中的第i i路數(shù)據(jù)輸入，取值路

32、數(shù)據(jù)輸入，取值0 0或或1 1。 3 3應(yīng)用舉例應(yīng)用舉例 多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外，多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外，在邏輯設(shè)計(jì)中主要用來(lái)實(shí)現(xiàn)各種邏輯函數(shù)功能。在邏輯設(shè)計(jì)中主要用來(lái)實(shí)現(xiàn)各種邏輯函數(shù)功能。 42例例 用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能：用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能： F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用8 8路數(shù)據(jù)選路數(shù)據(jù)選擇器實(shí)現(xiàn)其功能，假定采用擇器實(shí)現(xiàn)其功能，假定采用8 8路數(shù)據(jù)選擇器路數(shù)據(jù)選擇器741527415

33、2實(shí)現(xiàn)。實(shí)現(xiàn)。 方案：方案：將變量將變量A A、B B、C C依次作為依次作為8 8路數(shù)據(jù)選擇器的選擇變路數(shù)據(jù)選擇器的選擇變量，令量，令8 8路數(shù)據(jù)選擇器的路數(shù)據(jù)選擇器的 D D0 0=D=D1 1=D=D4 4=D=D7 7=0=0，而，而D D2 2=D=D3 3=D=D5 5=D=D6 6=1=1即即可。可。43用用8 8路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如下圖所示。路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如下圖所示。 上述方案給出了用具有上述方案給出了用具有n n個(gè)選擇控制變量的多路選擇器實(shí)個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)現(xiàn)n n個(gè)變量函數(shù)的一般方法。個(gè)變量函數(shù)的一般方法。 44 例例 假定采

34、用假定采用4 4路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 首先從函數(shù)的首先從函數(shù)的3 3個(gè)變量中任選個(gè)變量中任選2 2個(gè)作為選擇控制變量，個(gè)作為選擇控制變量，然后再確定選擇器的數(shù)據(jù)輸入。然后再確定選擇器的數(shù)據(jù)輸入。 假定選假定選A A、B B與選擇控制端與選擇控制端A A1 1、A A0 0相連，則可將函數(shù)相連，則可將函數(shù)F F的的表達(dá)式表示成如下形式：表達(dá)式表示成如下形式： CABCBABCACBA)C,B,A(FCABCBA)CC(BA0BACABCBA1BA0BA45 顯然，要使顯然，要使4 4

35、路選擇器的輸出路選擇器的輸出W W與函數(shù)與函數(shù)F F相等，只相等，只需需 、 、 、 。據(jù)此，可作出用。據(jù)此，可作出用4 4路選擇路選擇器器7415374153實(shí)現(xiàn)給定函數(shù)功能的邏輯電路圖。實(shí)現(xiàn)給定函數(shù)功能的邏輯電路圖。0D01D1CD2CD3 據(jù)此，可作出實(shí)現(xiàn)給定函數(shù)功能的邏輯電路如下圖所示。據(jù)此，可作出實(shí)現(xiàn)給定函數(shù)功能的邏輯電路如下圖所示。46 例例 用用4 4路選擇器實(shí)現(xiàn)路選擇器實(shí)現(xiàn)4 4變量邏輯函數(shù)變量邏輯函數(shù) F(A,B,C,D)=m(0,2,3,7,8,9,10,13)F(A,B,C,D)=m(0,2,3,7,8,9,10,13)的邏輯功能的邏輯功能。 解解 用用4 4路選擇器實(shí)現(xiàn)

36、該函數(shù)時(shí)，應(yīng)從函數(shù)的路選擇器實(shí)現(xiàn)該函數(shù)時(shí)，應(yīng)從函數(shù)的4 4個(gè)變量中個(gè)變量中選出選出2 2個(gè)作為個(gè)作為MUXMUX的選擇控制變量。原則上講，這種選擇是任的選擇控制變量。原則上講，這種選擇是任意的，但選擇合適時(shí)可使設(shè)計(jì)簡(jiǎn)化。意的，但選擇合適時(shí)可使設(shè)計(jì)簡(jiǎn)化。 47 選用變量選用變量A A和和B B作為選擇控制變量作為選擇控制變量 DCAB)DC(BACDBA)D(CBADCAB)DCDCDC(BACDBACD)DCDC(BADCABDCBADCBADCBABCDACDBADCBADCBA)13,10, 9 , 8 , 7 , 3 , 2 , 0(m)D,C,B,A(F48 選用變量選用變量C C和和

37、D D作為選擇控制變量作為選擇控制變量 ACDBDCADCBDCB)ABACD()BABA(DCAB)BD(AC)BABA(DCDCABDCBADCBADCBABCDACDBADCBADCBA)13,10, 9 , 8 , 7 , 3 , 2 , 0(m)D,C,B,A(F 由上述可見(jiàn)，用由上述可見(jiàn)，用n n個(gè)選擇控制變量的個(gè)選擇控制變量的MUXMUX實(shí)現(xiàn)實(shí)現(xiàn)n+2n+2個(gè)以上變量個(gè)以上變量的函數(shù)時(shí)，的函數(shù)時(shí)，MUXMUX的數(shù)據(jù)輸入函數(shù)的數(shù)據(jù)輸入函數(shù)D Di i一般是一般是2 2個(gè)或個(gè)或2 2個(gè)以上變量的函個(gè)以上變量的函數(shù)。函數(shù)數(shù)。函數(shù)D Di i的復(fù)雜程度與選擇控制變量的確定相關(guān)，只有通過(guò)的

38、復(fù)雜程度與選擇控制變量的確定相關(guān)，只有通過(guò)對(duì)各種方案的比較，才能從中得到最簡(jiǎn)單而且經(jīng)濟(jì)的方案。對(duì)各種方案的比較，才能從中得到最簡(jiǎn)單而且經(jīng)濟(jì)的方案。 C CD D49MUXMUXD D0 0. . . .D D7 7A A2 2 A A1 1 A A0 0F F例例7.117.11：用：用8 8路數(shù)據(jù)選擇器和路數(shù)據(jù)選擇器和3-83-8譯碼器構(gòu)造一個(gè)譯碼器構(gòu)造一個(gè)3 3位二進(jìn)位二進(jìn)制數(shù)等值比較器。制數(shù)等值比較器。A AB BC CX Y ZX Y Z1 01 0譯譯碼碼器器S S1 1 S S2 2 S S3 3A A2 2A A1 1A A0 0Y Y0 0. . . .Y Y7 7F F二、多

39、路分配器二、多路分配器 多路分配器(Demultiplexer)又稱數(shù)據(jù)分配器，常用DEMUX表示。 多路分配器的結(jié)構(gòu)與多路選擇器正好相反，它是一種單輸入、多輸出組合邏輯部件，由選擇控制變量決定輸入從哪一路輸出。如圖所示為4路分配器的邏輯符號(hào)。51圖中，D為數(shù)據(jù)輸入端，A1、A0為選擇控制輸入端，f0 f3為數(shù)據(jù)輸出端。輸入 輸出 F0F1Fn-1D 四路分配器的功能如下表所示。 四路分配器功能表 D 0 0 0D 0 0 0 0 D 0 00 D 0 0 0 0 D 00 0 D 0 0 0 0 D0 0 0 D 0 00 0 0 10 1 1 01 0 1 11 1 f f0 0 f f1

40、 1 f f2 2 f f3 3 A A1 1 A A0 0 由功能表可知，4路分配器的輸出表達(dá)式為 式中，mi(i=03)是選擇控制變量的4個(gè)最小項(xiàng)。 DmDAAf0010DmDAAf1011DmDAAf2012DmDAAf3013；53可以用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配的功能：可以用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配的功能： 例如用例如用2-42-4譯碼器實(shí)現(xiàn)四路數(shù)據(jù)分配器譯碼器實(shí)現(xiàn)四路數(shù)據(jù)分配器 A B EA B EY Y3 3 Y Y2 2 Y Y1 1 Y Y0 0A B A B D DF F3 3 F F2 2 F F1 1 F F0 0 54數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器的應(yīng)用 例如：數(shù)據(jù)分配器與數(shù)據(jù)選擇器聯(lián)

41、合使用，可以實(shí)現(xiàn)多路例如：數(shù)據(jù)分配器與數(shù)據(jù)選擇器聯(lián)合使用，可以實(shí)現(xiàn)多路數(shù)據(jù)分時(shí)傳送。數(shù)據(jù)分時(shí)傳送。 D D0 0. . . .D D7 7F F0 0. . . .F F7 7A B CA B CMUXMUXA A2 2 A A1 1 A A0 0F FD D0 0. . . .D D7 7DEMUXDEMUXA A2 2 A A1 1 A A0 0D DF F0 0. . . .F F7 7557.3 7.3 常用中規(guī)模時(shí)序邏輯電路常用中規(guī)模時(shí)序邏輯電路 數(shù)字系統(tǒng)中最典型的時(shí)序邏輯電路是計(jì)數(shù)器計(jì)數(shù)器和寄存器寄存器。7.3.1 7.3.1 計(jì)數(shù)器計(jì)數(shù)器廣義地說(shuō)，計(jì)數(shù)器是一種能在輸入信號(hào)作用下依

42、次通過(guò)預(yù)定狀態(tài)的時(shí)序邏輯電路。 1 1什么是計(jì)數(shù)器？什么是計(jì)數(shù)器？就常用的集成電路計(jì)數(shù)產(chǎn)品而言，可以對(duì)其定義如下：計(jì)數(shù)器計(jì)數(shù)器：是一種對(duì)輸入脈沖進(jìn)行計(jì)數(shù)的時(shí)序邏輯電路，被計(jì)數(shù)的脈沖信號(hào)稱作“計(jì)數(shù)脈沖”。 計(jì)數(shù)器在運(yùn)行時(shí)，所經(jīng)歷的狀態(tài)是周期性的，總是在有限個(gè)狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計(jì)數(shù)器的為計(jì)數(shù)器的“模模”。 2 2計(jì)數(shù)器的種類計(jì)數(shù)器的種類 計(jì)數(shù)器的種類很多，通常有不同的分類方法。同步計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器異步計(jì)數(shù)器工工作作方方式式（1 1）按按功功能能（3 3）按按進(jìn)進(jìn)位位制制（2 2）二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器任意進(jìn)

43、制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器可逆計(jì)數(shù)器57 3 3功能功能 一般具有計(jì)數(shù)、保存、清除、預(yù)置計(jì)數(shù)、保存、清除、預(yù)置等功能。 4 4常用集成同步計(jì)數(shù)器常用集成同步計(jì)數(shù)器 7416174161：四位二進(jìn)制同步加法計(jì)數(shù)器：四位二進(jìn)制同步加法計(jì)數(shù)器7419174191：?jiǎn)螘r(shí)鐘四位二進(jìn)制同步可逆計(jì)數(shù)器：?jiǎn)螘r(shí)鐘四位二進(jìn)制同步可逆計(jì)數(shù)器7419074190：?jiǎn)螘r(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器：?jiǎn)螘r(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器7419374193：雙時(shí)鐘四位二進(jìn)制可逆計(jì)數(shù)器：雙時(shí)鐘四位二進(jìn)制可逆計(jì)數(shù)器7419274192：雙時(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器：雙時(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器58（

44、1 1）7419374193的管腳排列圖及邏輯符號(hào)的管腳排列圖及邏輯符號(hào) 5. 5. 典型芯片典型芯片 -四位二進(jìn)制同步可逆計(jì)數(shù)器四位二進(jìn)制同步可逆計(jì)數(shù)器7419374193 74193 74193管腳排列圖及邏輯符號(hào)分別如圖管腳排列圖及邏輯符號(hào)分別如圖(a)(a)、(b)(b)所示。所示。 59 （2 2）引腳功能）引腳功能 60 （3 3）功能表）功能表 表中，表中，CLRCLR為高電平，計(jì)數(shù)器清為高電平，計(jì)數(shù)器清“0”0”； 為低電平，計(jì)為低電平，計(jì)數(shù)器預(yù)置數(shù)器預(yù)置D D、C C、B B、A A輸入值；計(jì)數(shù)脈沖由輸入值；計(jì)數(shù)脈沖由CPCPU U 端輸入時(shí)，累端輸入時(shí)，累加計(jì)數(shù)；計(jì)數(shù)脈沖由

45、加計(jì)數(shù)；計(jì)數(shù)脈沖由CPCPD D端輸入時(shí)，累減計(jì)數(shù)。端輸入時(shí)，累減計(jì)數(shù)。 LD61（4 4） 使用使用7419374193可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器例例7.12 7.12 使用使用7419374193構(gòu)成模構(gòu)成模1010的加法計(jì)數(shù)器。的加法計(jì)數(shù)器。00000000000100010010001000110011010001000101010101100110011101111000100010011001 當(dāng)當(dāng)10101010時(shí)，使時(shí)，使Q QD DQ QC CQ QB BQ QA A清零。清零。10101010 當(dāng)當(dāng)10101010時(shí)，使時(shí)，使Q QD DQ QC CQ

46、 QB BQ QA A置零。置零。621 1CPCP1 1& &CPCP1 10 00 0 0 00 0 0 0& &方案方案1 1：方案方案2 2：思考：模模1010減法計(jì)數(shù)器。減法計(jì)數(shù)器。63例例7.13 7.13 使用使用7419374193構(gòu)成模構(gòu)成模1212減法計(jì)數(shù)器。減法計(jì)數(shù)器。0000000000010001001000100011001101000100011101111000100010011001解：設(shè)計(jì)數(shù)器的初始狀態(tài)為解：設(shè)計(jì)數(shù)器的初始狀態(tài)為Q QD DQ QC CQ QB BQ QA A=0000=0000，變化序列如下：，變化序列如下：0110011001010101

47、101010101011101111111111641 0 1 11 0 1 1cpcp1 10 0& &65 使用計(jì)數(shù)器的進(jìn)位輸出或借位輸出脈沖作為計(jì)數(shù)脈沖，使用計(jì)數(shù)器的進(jìn)位輸出或借位輸出脈沖作為計(jì)數(shù)脈沖，將多個(gè)四位計(jì)數(shù)器進(jìn)行級(jí)聯(lián)，即可構(gòu)成模大于將多個(gè)四位計(jì)數(shù)器進(jìn)行級(jí)聯(lián)，即可構(gòu)成模大于1616的計(jì)數(shù)器。的計(jì)數(shù)器。 例如，將兩片例如，將兩片7419374193進(jìn)行級(jí)聯(lián)，即可構(gòu)成一個(gè)模為進(jìn)行級(jí)聯(lián)，即可構(gòu)成一個(gè)模為256256的減法計(jì)數(shù)器，亦可構(gòu)成模為的減法計(jì)數(shù)器，亦可構(gòu)成模為256256的加法計(jì)數(shù)器。的加法計(jì)數(shù)器。1 1CPCP1 1Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0Q Q7

48、 7 Q Q6 6 Q Q5 5 Q Q4 41 1CPCP1 11 11 1Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0Q Q7 7 Q Q6 6 Q Q5 5 Q Q4 466例例7.14 7.14 使用使用7419374193構(gòu)成模（構(gòu)成模（147147）1010加法計(jì)數(shù)器。加法計(jì)數(shù)器。解：計(jì)數(shù)規(guī)律解：計(jì)數(shù)規(guī)律0 01 12 2146146147=(1001 0011)147=(1001 0011)2 2 當(dāng)當(dāng)D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0=(10010011)=(10010011)2 2時(shí)，清時(shí)，清0 0。67

49、 當(dāng)當(dāng)D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0=(10010011)=(10010011)2 2時(shí)，置時(shí)，置0 0。1 1D D3 3 D D2 2 D D1 1 D D0 0D D7 7 D D6 6 D D5 5 D D4 41 1CPCP0 0 0 00 0 0 00 0 0 00 0 0 0& &CLR=0CLR=0686. 6. 集成異步計(jì)數(shù)器集成異步計(jì)數(shù)器7429074290：二：二- -五五- -十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法計(jì)數(shù)器7429374293：雙時(shí)鐘二進(jìn)制加法計(jì)數(shù)器：雙時(shí)鐘二進(jìn)制加法計(jì)數(shù)器74290芯片的引腳及邏輯符號(hào)

50、如下圖：69（1 1）7429074290的功能表的功能表輸輸 入入輸輸 出出R0AR0BR9AR9BCPQDQCQBQA110dd000011d0d0000dd11d1001d0d0計(jì)數(shù)計(jì)數(shù)0d0d計(jì)數(shù)計(jì)數(shù)0dd0計(jì)數(shù)計(jì)數(shù)d00d計(jì)數(shù)計(jì)數(shù) 異步清零異步清零 異步置異步置9 9 計(jì)數(shù)計(jì)數(shù)70計(jì)數(shù)功能計(jì)數(shù)功能模模2 2計(jì)數(shù)器計(jì)數(shù)器模模5 5計(jì)數(shù)器計(jì)數(shù)器模模1010計(jì)數(shù)器計(jì)數(shù)器71（2 2）使用）使用7429074290可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器例7.15 用集成異步計(jì)數(shù)器74290設(shè)計(jì)一個(gè)模8加法計(jì)數(shù)器。當(dāng)當(dāng)Q QD DQ QC CQ QB B=100=100時(shí)，使時(shí)，使Q

51、 QD DQ QC CQ QB BQ QA A清零。清零。000000010010001101110110010001011000寄存器：數(shù)字系統(tǒng)中用來(lái)存放數(shù)據(jù)或運(yùn)算結(jié)果的一種常用邏輯部件。 功能：中規(guī)模集成電路寄存器除了具有接收數(shù)據(jù)、保存數(shù)據(jù)和傳送數(shù)據(jù)等基本功能外，通常還具有左、右移位，串、并輸入，串、并輸出以及預(yù)置、清零等多種功能，屬于多功能寄存器。 7.3.2 7.3.2 寄存器寄存器 數(shù)碼寄存器（基本寄存器）數(shù)碼寄存器（基本寄存器）鎖存器鎖存器移位寄存器移位寄存器左移左移右移右移雙向移位寄存器雙向移位寄存器731.1.左移移位寄存器左移移位寄存器分析：分析：（Q QD DQ QC CQ

52、 QB BQ QA A)=1011)=1011需要在四個(gè)時(shí)鐘脈沖下將需要在四個(gè)時(shí)鐘脈沖下將10111011輸入。輸入。 Q QD D Q QC C Q QB B Q QA A D DSLSL CP CP 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 1 0 2 1 0 2 0 0 0 0 1 1 0 1 3 0 1 3 0 0 1 1 0 0 1 1 4 1 1 4 1 1 0 0 1 1 1 174同步時(shí)鐘方程同步時(shí)鐘方程CPCPD D=CP=CPC C=CP=CPB B=CP=CPA A=CP=CP激勵(lì)方程激勵(lì)方程D DA A=D=DSLSL，D DB B=Q=Q

53、A A ，D DC C=Q=QB B ，D DD D=Q=QC C設(shè)計(jì)：設(shè)計(jì)：Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QD D Q QC C Q QB B Q QA A cpDSLD2D3D4D1RDD2RDRDRDCr&A752.2.右移移位寄存器右移移位寄存器D DA A=Q=QB B ，D DB B=Q=QC C ，D DC C=Q=QD D ，D DD D=D=DSRSRQ QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C

54、1DSRQ QD D Q QC C Q QB B Q QA A cpD2D3D4D1&ARDRDRDCrRD763.3.雙向移位寄存器雙向移位寄存器將左移和右移結(jié)合在一起，用變量將左移和右移結(jié)合在一起，用變量x x進(jìn)行控制。進(jìn)行控制。當(dāng)x=0，左移D DA A=D=DSLSL，D DB B=Q=QA A ，D DC C=Q=QB B ，D DD D=Q=QC C當(dāng)x=1時(shí)，右移D DA A=Q=QB B，D DB B=Q=QC C ，D DC C=Q=QD D ，D DD D=D=DSRSR 次態(tài)方程可寫成：次態(tài)方程可寫成：SRCnDDBnCCAnBBSLnAxDQxQxQQxQxQQxQxQ

55、DxQ111177 （1 1）7419474194的管腳排列圖和邏輯符號(hào)的管腳排列圖和邏輯符號(hào) 74194 74194共有共有1010個(gè)輸入，個(gè)輸入，4 4個(gè)輸出。個(gè)輸出。 中規(guī)模集成電路寄存器的種類很多，例如，74194型是一種常用的4位雙向移位寄存器。 4 4、典型芯片典型芯片 78（2 2）引腳功能）引腳功能 79（3 3）功能表）功能表 從功能表可知，雙向移位寄存器在從功能表可知，雙向移位寄存器在S S1 1S S0 0和和 的控制下可完成數(shù)據(jù)的控制下可完成數(shù)據(jù)的并行輸入的并行輸入（ S S1 1S S0 0 =11=11）、右移串行輸入、右移串行輸入（ S S1 1S S0 0 =0

56、1=01），左移串行輸入，左移串行輸入（ S S1 1S S0 0 =10=10）、保持、保持（ S S1 1S S0 0 =00=00）和清除和清除（ =0=0）等五種功能。等五種功能。 CLRCLRCLR輸 入輸 出 CPS1 S0DR DLD C B AQD QC QB QA0 d1 01 1 1 1 1 1 d dd d1 10 10 11 01 00 0d dd dd d1 d0 dd 1d 0d dd d d dd d d dx0 x1 x2 x3d d d dd d d dd d d dd d d dd d d d0 0 0 0QDn QCn QBn QAnx0 x1 x2 x3

57、1 QDn QCn QBn 0 QDn QCn QBn QCn QBn QAn 1QCn QBn QAn 0QDn QCn QBn QAn805. 5. 移位寄存器的應(yīng)用移位寄存器的應(yīng)用（1 1）串并轉(zhuǎn)化）串并轉(zhuǎn)化D D3 3 D D2 2 D D1 1 D D0 0D D3 3 D D2 2 D D1 1 D D0 0+5+5cpcp0 01 1D D81（2 2）數(shù)字彩燈控制器）數(shù)字彩燈控制器振蕩器程控信號(hào)發(fā)生器驅(qū)動(dòng)電路數(shù)字彩燈振蕩器：產(chǎn)生移位脈沖，推動(dòng)程控信號(hào)發(fā)生器產(chǎn)生變化。振蕩器：產(chǎn)生移位脈沖，推動(dòng)程控信號(hào)發(fā)生器產(chǎn)生變化。程控信號(hào)發(fā)生器輸出的狀態(tài)信號(hào)通過(guò)驅(qū)動(dòng)電路控制彩燈閃程控信號(hào)發(fā)生器

58、輸出的狀態(tài)信號(hào)通過(guò)驅(qū)動(dòng)電路控制彩燈閃爍。爍。如，如，Q=1Q=1，彩燈亮；，彩燈亮；Q=0Q=0，彩燈滅。，彩燈滅。82 左移環(huán)形工作方式左移環(huán)形工作方式00100100100000000001（a a）S S1 1S S0 0=10=10（b b）（）（Q Q4 4Q Q3 3Q Q2 2Q Q1 1）n+1n+1= =（Q Q3 3Q Q2 2Q Q1 1D DSLSL）n n（d d）畫圖畫圖（c c）D DSLSL= = Q Q3 3+Q+Q2 2+Q+Q2 283 右右移環(huán)形工作方式移環(huán)形工作方式01000010000100001000（a a）S S1 1S S0 0=01=01（

59、b b）（）（Q Q4 4Q Q3 3Q Q2 2Q Q1 1）n+1n+1= =（D DSRSRQ Q4 4Q Q3 3Q Q2 2）n n（d d）畫圖畫圖（c c）D DSRSR= = Q Q4 4+Q+Q3 3+Q+Q2 284 左移扭環(huán)工作方式左移扭環(huán)工作方式001100000001（a a）S S1 1S S0 0=10=10（b b）（）（Q Q4 4Q Q3 3Q Q2 2Q Q1 1）n+1n+1= =（Q Q3 3Q Q2 2Q Q1 1D DSLSL）n n（c c）D DSLSL= =？（d d）畫圖畫圖0111111111101100100085 右右移扭環(huán)工作方式移

60、扭環(huán)工作方式110000001000（a a）S S1 1S S0 0=01=01（b b）（）（Q Q4 4Q Q3 3Q Q2 2Q Q1 1）n+1n+1= =（D DSRSRQ Q4 4Q Q3 3Q Q2 2）n n（c c）D DSRSR= =？（d d）畫圖畫圖1110111101110011000186單燈追逐工作方式單燈追逐工作方式0010001000000000000100010101010110101010左移左移0100010000000000100010001010101001010101右移右移87雙燈追逐工作方式雙燈追逐工作方式001100110000000000