第4章 智能儀器的輸入輸出通道

1、第第4 4章章 智能儀器模擬量輸入智能儀器模擬量輸入/輸出通道輸出通道 4.1 模擬量輸入通道模擬量輸入通道 4.1.1 AD轉(zhuǎn)換器概述轉(zhuǎn)換器概述 4.1.2 逐次比較式逐次比較式AD轉(zhuǎn)換器與微型計(jì)算機(jī)接口轉(zhuǎn)換器與微型計(jì)算機(jī)接口 4.1.3 積分式積分式AD轉(zhuǎn)換器與微型計(jì)算機(jī)接口轉(zhuǎn)換器與微型計(jì)算機(jī)接口4.2 高速模擬量輸入通道高速模擬量輸入通道4.3 模擬量輸出通道模擬量輸出通道4.4 數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)采集系統(tǒng)第第4 4章章 智能儀器模擬量輸入智能儀器模擬量輸入/輸出通道輸出通道 智能儀器所處理的對象大部分是模擬量。而智能儀器的智能儀器所處理的對象大部分是模擬量。而智能儀器的核心核心微處理器能

2、接受并處理的是數(shù)字量，因此被測模擬微處理器能接受并處理的是數(shù)字量，因此被測模擬量必須先通過量必須先通過AD轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字量，并通過適當(dāng)?shù)慕涌谵D(zhuǎn)換器轉(zhuǎn)換成數(shù)字量，并通過適當(dāng)?shù)慕涌谒腿胛⑻幚砥鳌Ｔ谶@里，我們把送入微處理器。在這里，我們把AD轉(zhuǎn)換器及其接口稱為模轉(zhuǎn)換器及其接口稱為模擬量輸入通道。擬量輸入通道。 同樣，微處理器處理后的數(shù)據(jù)往往又需要使用同樣，微處理器處理后的數(shù)據(jù)往往又需要使用DA轉(zhuǎn)換轉(zhuǎn)換器及相應(yīng)的接口將其變換成模擬量送出。在這里，我們把器及相應(yīng)的接口將其變換成模擬量送出。在這里，我們把DA轉(zhuǎn)換器及相應(yīng)的接口稱為模擬量輸出通道。轉(zhuǎn)換器及相應(yīng)的接口稱為模擬量輸出通道。4.1 模擬量輸入通

3、道模擬量輸入通道 4.1.1 AD轉(zhuǎn)換器概述轉(zhuǎn)換器概述 AD轉(zhuǎn)換器是將模擬量轉(zhuǎn)換為數(shù)字量的器件，這轉(zhuǎn)換器是將模擬量轉(zhuǎn)換為數(shù)字量的器件，這個模擬量泛指電壓、電阻、電流、時間等參量，但在個模擬量泛指電壓、電阻、電流、時間等參量，但在一般情況下，模擬量是指電壓而言的。一般情況下，模擬量是指電壓而言的。一、一、AD轉(zhuǎn)換器的定義轉(zhuǎn)換器的定義1. 分辨率與量化誤差分辨率與量化誤差2. 轉(zhuǎn)換精度轉(zhuǎn)換精度3. 轉(zhuǎn)換速率轉(zhuǎn)換速率 4. 滿刻度范圍滿刻度范圍 二、二、AD轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo) 二、二、A AD D轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo)1.分辨率與量化誤差分辨率與量化誤差 分辨率是衡量分辨率是

4、衡量A/D轉(zhuǎn)換器分辨輸入模擬量最小變化程度的技轉(zhuǎn)換器分辨輸入模擬量最小變化程度的技術(shù)指標(biāo)。例如：某術(shù)指標(biāo)。例如：某A/D轉(zhuǎn)換器為轉(zhuǎn)換器為12位，若用百分比表示，即表位，若用百分比表示，即表示該轉(zhuǎn)換器可以用示該轉(zhuǎn)換器可以用212個二進(jìn)制數(shù)對輸入模擬量進(jìn)行量化，其分個二進(jìn)制數(shù)對輸入模擬量進(jìn)行量化，其分辨力為辨力為1LSB。 若用百分比表示，其分辨率為（若用百分比表示，其分辨率為（1/212)100 =0.025，若允許最大輸入電壓為若允許最大輸入電壓為10V，則它能分辨輸入模擬電壓的最小，則它能分辨輸入模擬電壓的最小變化量為變化量為10V1/212 = 4.4mV。 A/D轉(zhuǎn)換器的分辨率取決于轉(zhuǎn)換

5、器的分辨率取決于A/D轉(zhuǎn)換器的位數(shù)，所以習(xí)慣上轉(zhuǎn)換器的位數(shù)，所以習(xí)慣上也以也以BCD 碼數(shù)的位數(shù)直接表示。碼數(shù)的位數(shù)直接表示。二、二、A AD D轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo)1.分辨率與量化誤差分辨率與量化誤差 量化誤差是由量化誤差是由A/D 轉(zhuǎn)換器有限字長數(shù)字量對輸入模擬量進(jìn)轉(zhuǎn)換器有限字長數(shù)字量對輸入模擬量進(jìn)行離散取樣（量化）引起的誤差，其大小在理論上為一個單位行離散取樣（量化）引起的誤差，其大小在理論上為一個單位（1LSB ）。將實(shí)際轉(zhuǎn)移曲線在零刻度處偏移）。將實(shí)際轉(zhuǎn)移曲線在零刻度處偏移1/2單位，可使得單位，可使得量化誤差為量化誤差為1/2LSB。 A/D轉(zhuǎn)換器的量化誤差轉(zhuǎn)換器的量化

6、誤差 4.1.1 AD轉(zhuǎn)換器概述轉(zhuǎn)換器概述二、二、A AD D轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo)1.分辨率與量化誤差分辨率與量化誤差 分辨率是衡量分辨率是衡量A/D轉(zhuǎn)換器分辨輸入模擬量最小變化程度的轉(zhuǎn)換器分辨輸入模擬量最小變化程度的技術(shù)指標(biāo)。技術(shù)指標(biāo)。A/D轉(zhuǎn)換器的分辨率取決于轉(zhuǎn)換器的分辨率取決于A/D轉(zhuǎn)換器的位數(shù)，所轉(zhuǎn)換器的位數(shù)，所以習(xí)慣上以輸出二進(jìn)制數(shù)或以習(xí)慣上以輸出二進(jìn)制數(shù)或BCD 碼數(shù)的位數(shù)來表示。碼數(shù)的位數(shù)來表示。 量化誤差是由于量化誤差是由于A/D 轉(zhuǎn)換器有限字長數(shù)字量對輸入模擬量轉(zhuǎn)換器有限字長數(shù)字量對輸入模擬量進(jìn)行離散取樣（量化）引起的誤差，其大小在理論上也為一個進(jìn)行離散取樣（量化

7、）引起的誤差，其大小在理論上也為一個單位（單位（1LSB ）。）。量化誤差和分辨率是統(tǒng)一的，即提高分辨率可以減小量化誤差。量化誤差和分辨率是統(tǒng)一的，即提高分辨率可以減小量化誤差。4.1.1 AD轉(zhuǎn)換器概述轉(zhuǎn)換器概述二、二、A AD D轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo)2、轉(zhuǎn)換精度、轉(zhuǎn)換精度 轉(zhuǎn)換精度反映了一個實(shí)際轉(zhuǎn)換精度反映了一個實(shí)際A/D轉(zhuǎn)換器與一個理想轉(zhuǎn)換器與一個理想A/D轉(zhuǎn)換器轉(zhuǎn)換器在量化值上的差值，用絕對誤差或相對誤差來表示。由于理想在量化值上的差值，用絕對誤差或相對誤差來表示。由于理想A/D轉(zhuǎn)換器也存在著量化誤差，因此，轉(zhuǎn)換器也存在著量化誤差，因此， 實(shí)際實(shí)際A/D轉(zhuǎn)換器轉(zhuǎn)換精轉(zhuǎn)換器轉(zhuǎn)

8、換精度所對應(yīng)的誤差指標(biāo)不包括量化誤差在內(nèi)。度所對應(yīng)的誤差指標(biāo)不包括量化誤差在內(nèi)。 轉(zhuǎn)換精度指標(biāo)通常由以下分項(xiàng)誤差有組成：轉(zhuǎn)換精度指標(biāo)通常由以下分項(xiàng)誤差有組成： 偏移誤差偏移誤差 滿刻度誤差滿刻度誤差 非線性誤差非線性誤差 微分非線性誤差微分非線性誤差轉(zhuǎn)換精度轉(zhuǎn)換精度 轉(zhuǎn)換精度指標(biāo)通常由以下分項(xiàng)轉(zhuǎn)換精度指標(biāo)通常由以下分項(xiàng)誤差組成誤差組成： 偏移誤差：是指輸出為零時，輸入不為零的值，所以有偏移誤差：是指輸出為零時，輸入不為零的值，所以有時又稱零點(diǎn)誤差。偏移誤差可以通過在時又稱零點(diǎn)誤差。偏移誤差可以通過在A/D轉(zhuǎn)換器的外部加接調(diào)轉(zhuǎn)換器的外部加接調(diào)節(jié)電位器，將偏移誤差調(diào)至最小。節(jié)電位器，將偏移誤差調(diào)至

9、最小。 滿刻度誤差：又稱增益誤差，它是指滿刻度誤差：又稱增益誤差，它是指A/D轉(zhuǎn)換器滿刻度轉(zhuǎn)換器滿刻度時輸出的代碼所對應(yīng)的實(shí)際輸入電壓值與理想輸入電壓值之差，時輸出的代碼所對應(yīng)的實(shí)際輸入電壓值與理想輸入電壓值之差，滿刻度誤差一般是由參考電壓、放大器放大倍數(shù)、電阻網(wǎng)絡(luò)誤差滿刻度誤差一般是由參考電壓、放大器放大倍數(shù)、電阻網(wǎng)絡(luò)誤差等引起。滿刻度誤差可以通過外部電路來修正。等引起。滿刻度誤差可以通過外部電路來修正。 非線性誤差：是指實(shí)際轉(zhuǎn)移函數(shù)與理想直線的最大偏移。非線性誤差：是指實(shí)際轉(zhuǎn)移函數(shù)與理想直線的最大偏移。非線性誤差不包括量化誤差，偏移誤差和滿刻度誤差。非線性誤差不包括量化誤差，偏移誤差和滿刻

10、度誤差。 微分非線性誤差：是指轉(zhuǎn)換器實(shí)際階梯電壓與理想階梯微分非線性誤差：是指轉(zhuǎn)換器實(shí)際階梯電壓與理想階梯電壓電壓(1LSB)之間的差值。為保證之間的差值。為保證A/D轉(zhuǎn)換器的單調(diào)性能，轉(zhuǎn)換器的單調(diào)性能，A/D轉(zhuǎn)轉(zhuǎn)換器的微分非線性誤差一般不大于換器的微分非線性誤差一般不大于1LSB。非線性誤差和微分非。非線性誤差和微分非線性誤差在使用中很難進(jìn)行調(diào)整。線性誤差在使用中很難進(jìn)行調(diào)整。 4.1.1 AD轉(zhuǎn)換器概述轉(zhuǎn)換器概述二、二、A AD D轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo)3、轉(zhuǎn)換速率、轉(zhuǎn)換速率 轉(zhuǎn)換速率是指轉(zhuǎn)換速率是指AD轉(zhuǎn)換器在每秒鐘內(nèi)所能完成的轉(zhuǎn)換次數(shù)。轉(zhuǎn)換器在每秒鐘內(nèi)所能完成的轉(zhuǎn)換次數(shù)。 轉(zhuǎn)

11、換速率也可表述為轉(zhuǎn)換時間，即轉(zhuǎn)換速率也可表述為轉(zhuǎn)換時間，即AD轉(zhuǎn)換從啟動到結(jié)束轉(zhuǎn)換從啟動到結(jié)束所需的時間，轉(zhuǎn)換速率與轉(zhuǎn)換時間互為倒數(shù)。所需的時間，轉(zhuǎn)換速率與轉(zhuǎn)換時間互為倒數(shù)。 例如，某例如，某AD轉(zhuǎn)換器的轉(zhuǎn)換速率為轉(zhuǎn)換器的轉(zhuǎn)換速率為5MHz，則其轉(zhuǎn)換時間是，則其轉(zhuǎn)換時間是200ns。4.1.1 AD轉(zhuǎn)換器概述轉(zhuǎn)換器概述二、二、A AD D轉(zhuǎn)換器的技術(shù)指標(biāo)轉(zhuǎn)換器的技術(shù)指標(biāo)4、滿刻度范圍、滿刻度范圍 滿刻度范圍是指滿刻度范圍是指AD轉(zhuǎn)換器所允許最大的輸入電壓范圍。轉(zhuǎn)換器所允許最大的輸入電壓范圍。如如(05)V，(010)V，(55)V等等 滿刻度值只是個名義值，實(shí)際的滿刻度值只是個名義值，實(shí)際的A

12、D轉(zhuǎn)換器的最大輸入轉(zhuǎn)換器的最大輸入電壓值總比滿刻度值小電壓值總比滿刻度值小12n（n為轉(zhuǎn)換器的位數(shù)）。這是因?yàn)檗D(zhuǎn)換器的位數(shù)）。這是因?yàn)闉?值也是值也是2n個轉(zhuǎn)換器狀態(tài)中的一個。個轉(zhuǎn)換器狀態(tài)中的一個。 例如例如12位的位的AD轉(zhuǎn)換器，其滿刻度值為轉(zhuǎn)換器，其滿刻度值為10V，而實(shí)際允，而實(shí)際允許的最大輸入電壓值為許的最大輸入電壓值為 109.9976V。40964095三、三、A AD D轉(zhuǎn)換器的分類轉(zhuǎn)換器的分類 逐次比較式逐次比較式AD轉(zhuǎn)換器：轉(zhuǎn)換時間一般在轉(zhuǎn)換器：轉(zhuǎn)換時間一般在s級，轉(zhuǎn)換精級，轉(zhuǎn)換精度一般在度一般在0.1上下，適用于一般場合。上下，適用于一般場合。 積分式積分式AD轉(zhuǎn)換器：其核

13、心部件是積分器，因此轉(zhuǎn)換時轉(zhuǎn)換器：其核心部件是積分器，因此轉(zhuǎn)換時間一般在間一般在ms級或更長，但抗干擾性能強(qiáng)，轉(zhuǎn)換精度可達(dá)級或更長，但抗干擾性能強(qiáng)，轉(zhuǎn)換精度可達(dá)0.01或更高。適于數(shù)字電壓表類儀器采用?；蚋摺＿m于數(shù)字電壓表類儀器采用。 并行比較式又稱閃爍式：采用并行比較，其轉(zhuǎn)換時間可并行比較式又稱閃爍式：采用并行比較，其轉(zhuǎn)換時間可達(dá)達(dá)ns級，但抗干擾性能較差，由于工藝限制，其分辨率一般不高級，但抗干擾性能較差，由于工藝限制，其分辨率一般不高于于8位?？捎糜跀?shù)字示波器等要求轉(zhuǎn)換速度較快的儀器中。位?？捎糜跀?shù)字示波器等要求轉(zhuǎn)換速度較快的儀器中。 改進(jìn)型是在上述某種形式改進(jìn)型是在上述某種形式AD轉(zhuǎn)

14、換器的基礎(chǔ)上，為滿足轉(zhuǎn)換器的基礎(chǔ)上，為滿足某項(xiàng)高性能指標(biāo)而改進(jìn)或復(fù)合而成的。例如余數(shù)比較式即是在逐某項(xiàng)高性能指標(biāo)而改進(jìn)或復(fù)合而成的。例如余數(shù)比較式即是在逐次比較式的基礎(chǔ)上加以改進(jìn)，使其在保持原有較高轉(zhuǎn)換速率的前次比較式的基礎(chǔ)上加以改進(jìn)，使其在保持原有較高轉(zhuǎn)換速率的前提下精度可達(dá)提下精度可達(dá)0.01以上。以上。4.1.2 逐次比較式逐次比較式AD轉(zhuǎn)換器與計(jì)算機(jī)接口轉(zhuǎn)換器與計(jì)算機(jī)接口 一、一、 逐次比較式逐次比較式A AD D轉(zhuǎn)換器原理轉(zhuǎn)換器原理 它由它由N位寄存器、位寄存器、N位位DA轉(zhuǎn)換器、比較器、邏輯控制電路、轉(zhuǎn)換器、比較器、邏輯控制電路、輸出緩沖器輸出緩沖器 五部分組成，五部分組成， 逐次

15、比較式逐次比較式AD轉(zhuǎn)轉(zhuǎn)換器大都做成單片集成換器大都做成單片集成電路形式，使用時只需電路形式，使用時只需發(fā)出發(fā)出AD轉(zhuǎn)換啟動信轉(zhuǎn)換啟動信號，然后在號，然后在EOC端查知端查知AD轉(zhuǎn)換過程結(jié)束后，轉(zhuǎn)換過程結(jié)束后，取出數(shù)據(jù)即可（實(shí)際取出數(shù)據(jù)即可（實(shí)際AD轉(zhuǎn)換過程已不是非轉(zhuǎn)換過程已不是非常重要）。常重要）。 二、二、 ADC0809ADC0809芯片及其接口芯片及其接口 二、二、 ADC0809ADC0809芯片及其接口芯片及其接口 ADC0809由三大部分組成：由三大部分組成： 1、8路輸入模擬量選擇電路：路輸入模擬量選擇電路：8路輸入模擬量信號分別接到路輸入模擬量信號分別接到IN0IN7端。端。

16、A，B，C為輸入地址選擇線，地址信息由為輸入地址選擇線，地址信息由ALE的上的上升沿打入地址鎖存器。升沿打入地址鎖存器。 2、逐次比較式、逐次比較式AD轉(zhuǎn)換器：轉(zhuǎn)換器：START為啟動信號，其上升為啟動信號，其上升沿復(fù)位內(nèi)部寄存器，下降沿啟動沿復(fù)位內(nèi)部寄存器，下降沿啟動AD轉(zhuǎn)換。轉(zhuǎn)換。EOC為轉(zhuǎn)換結(jié)束標(biāo)為轉(zhuǎn)換結(jié)束標(biāo)志位，志位，“0”表示正在轉(zhuǎn)換，表示正在轉(zhuǎn)換，“1”表示一次表示一次A/D轉(zhuǎn)換的結(jié)束。轉(zhuǎn)換的結(jié)束。CLOCK為外部時鐘輸入信號，當(dāng)時鐘頻率取為外部時鐘輸入信號，當(dāng)時鐘頻率取640kHz時，轉(zhuǎn)換一時，轉(zhuǎn)換一次約需次約需100s時間（時間（ADC0809所能容許的最短轉(zhuǎn)換時間）。所能容許

17、的最短轉(zhuǎn)換時間）。 3、三態(tài)輸出緩沖鎖存器：、三態(tài)輸出緩沖鎖存器：AD轉(zhuǎn)換的結(jié)果由轉(zhuǎn)換的結(jié)果由EOC信號上信號上升沿打入三態(tài)輸出緩沖鎖存器。升沿打入三態(tài)輸出緩沖鎖存器。OE為輸出允許信號，當(dāng)向?yàn)檩敵鲈试S信號，當(dāng)向OE端端輸入一個高電平時，三態(tài)門電路被選通，這時便可讀取結(jié)果。輸入一個高電平時，三態(tài)門電路被選通，這時便可讀取結(jié)果。否則緩沖鎖存器輸出為高阻態(tài)。否則緩沖鎖存器輸出為高阻態(tài)。 二、二、 ADC0809ADC0809芯片及其接口芯片及其接口 二、二、 ADC0809ADC0809芯片及其接口芯片及其接口 4.1.2 逐次比較式逐次比較式AD轉(zhuǎn)換器與計(jì)算機(jī)接口轉(zhuǎn)換器與計(jì)算機(jī)接口 AD轉(zhuǎn)換器與

18、微處理器連接方式以及智能儀器要求的轉(zhuǎn)換器與微處理器連接方式以及智能儀器要求的不同，實(shí)現(xiàn)不同，實(shí)現(xiàn)AD轉(zhuǎn)換軟件的控制方式就不同。目前常用的轉(zhuǎn)換軟件的控制方式就不同。目前常用的控制方式主要有：控制方式主要有： 1. 程序程序查詢方式：查詢方式： 2. 延時延時等待方式：等待方式： 3. 中斷中斷方式：方式： 結(jié)合下圖所示的結(jié)合下圖所示的ADC0809與與8031的接口電路，的接口電路， 給出查詢、給出查詢、等待定時和中斷這三種方式下的轉(zhuǎn)換程序。轉(zhuǎn)換程序的功能是等待定時和中斷這三種方式下的轉(zhuǎn)換程序。轉(zhuǎn)換程序的功能是將由將由IN0端輸入的模擬電壓轉(zhuǎn)換為對應(yīng)的數(shù)字量，端輸入的模擬電壓轉(zhuǎn)換為對應(yīng)的數(shù)字量，

19、 然后再存入然后再存入8031內(nèi)部內(nèi)部RAM的的30H單元中。單元中。 1 程序查詢方式程序查詢方式4. 延時等待方式延時等待方式3 中斷方式中斷方式a 查詢方式查詢方式 MOV DPTR， #0FEF8H ;指出指出IN0通道地址通道地址 MOV A， #00H MOVX DPTR，A ; 啟動啟動IN0通道轉(zhuǎn)換通道轉(zhuǎn)換 MOV R2， #20HDLY： DJNZ R2， DLY ；延時，等待；延時，等待EOC變低變低WAIT：JB P3.3，WAIT ；查詢，等待；查詢，等待EOC變高變高 MOVX A，DPTR MOV 30H， A ；結(jié)果存；結(jié)果存30H b 延時等待方式延時等待方式

20、MOV DPTR， #0FEF8H MOV A， #00H MOVX DPTR， A ；啟動；啟動IN0通道通道 MOVX R2， #48HWAIT：DJNZ R2， WAIT ；延時約；延時約140s MOVX A， DPTR MOV 30H， A ；轉(zhuǎn)換結(jié)果存；轉(zhuǎn)換結(jié)果存30H c 中斷方式中斷方式 （主程序）（主程序）MAIN：SETB IT1 ；選邊沿觸發(fā)；選邊沿觸發(fā) SETB EX1 ；允許中斷；允許中斷 SETB EA ；打開中斷；打開中斷 MOV DPTR，#0FEF8H MOV A， #00H ；啟動；啟動AD轉(zhuǎn)換轉(zhuǎn)換 MOVX DPTR，A ；執(zhí)行其他任務(wù)；執(zhí)行其他任務(wù) 中斷

21、服務(wù)程序：中斷服務(wù)程序：NTR1：PUSH DPL ；保護(hù)現(xiàn)場；保護(hù)現(xiàn)場 PUSH DPH PUSH A MOV DPTR，#0FEF8H MOVX A， DPTR ；讀結(jié)果；讀結(jié)果 MOV 30H， A ；結(jié)果存；結(jié)果存30H MOV A， #00H MOVX DPTR, A ；啟動下次轉(zhuǎn)；啟動下次轉(zhuǎn) POP A ；恢復(fù)現(xiàn)場；恢復(fù)現(xiàn)場 POP DPH POP DPL RETI ；返回；返回 三、三、 AD574芯片及其接口芯片及其接口 CS： 片選信號，低電平有效。CE： 片使能信號，高電平有效。R/C：讀/啟動轉(zhuǎn)換信號，高時讀A/D轉(zhuǎn)換結(jié)果，低時啟動A/D轉(zhuǎn)換。12/8：輸出數(shù)據(jù)長度控制信

22、號，高為12位，低為8位。A0： A0 有兩種含義：當(dāng)R/C為低時，A0為高，啟動8位A/D轉(zhuǎn)換； A0 為低，啟動12位A/D轉(zhuǎn)換。當(dāng)R/C為高時，A0為高，輸出低4位數(shù)據(jù)；A0 低，輸出高8位數(shù)據(jù)。 CE CS RC 128 A0 操 作 1 0 0 0 12位轉(zhuǎn)換 1 0 0 1 8位轉(zhuǎn)換 1 1 0 5V 0 12位并行輸出 1 0 1 接地 0 輸出高8位數(shù)據(jù) 1 0 1 接地 1 輸出低4位數(shù)據(jù)上述上述5 5個控制信號的組合如表所示個控制信號的組合如表所示AD574AD574共有共有5 5個控制引腳，定義如下：個控制引腳，定義如下： 三、三、 AD574芯片及其接口芯片及其接口 圖

23、中圖中STSSTS可有三種接法以對應(yīng)三種控制方式：如果可有三種接法以對應(yīng)三種控制方式：如果STSSTS空著，空著，單片機(jī)只能采取延時等待方式，在啟動轉(zhuǎn)換后，延時單片機(jī)只能采取延時等待方式，在啟動轉(zhuǎn)換后，延時25s25s以上以上時間，再讀入時間，再讀入A AD D轉(zhuǎn)換結(jié)果轉(zhuǎn)換結(jié)果, ,本例采用延時等待方式，其對應(yīng)控本例采用延時等待方式，其對應(yīng)控制程序清單如下：制程序清單如下： MOV R0， #1FH ；啟動 MOVX R0， A MOV R7， #10H ；延時 DJNZ R7， MOV R1， #7FH ；讀低四位 MOVX A， R1 MOV R2， A ； 存低四位 MOV R1， #3

24、FH ； 讀高八位 MOVX A， R1 MOV R3， A ； 存高四位 SJMP 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 雙積分式雙積分式AD轉(zhuǎn)換器又稱雙斜式轉(zhuǎn)換器又稱雙斜式A/D轉(zhuǎn)換器，其轉(zhuǎn)換過程轉(zhuǎn)換器，其轉(zhuǎn)換過程在邏輯控制電路的控制下按以下三個階段進(jìn)行。在邏輯控制電路的控制下按以下三個階段進(jìn)行。1. 預(yù)備預(yù)備階段階段2. 定時定時積分階段積分階段T1 3. 定定值積分階段值積分階段T2 積分式積分式A/D轉(zhuǎn)換器是一種間接式轉(zhuǎn)換器是一種間接式A/D轉(zhuǎn)換器，其工作原理是：轉(zhuǎn)換器，其工作原

25、理是：先用積分器把輸入模擬電壓轉(zhuǎn)換成中間量（時間先用積分器把輸入模擬電壓轉(zhuǎn)換成中間量（時間T 或頻率或頻率f），），然后再把中間量轉(zhuǎn)換成數(shù)字。然后再把中間量轉(zhuǎn)換成數(shù)字。 積分式積分式A/D轉(zhuǎn)換器又可進(jìn)一步分為許多類型，本節(jié)僅討論其轉(zhuǎn)換器又可進(jìn)一步分為許多類型，本節(jié)僅討論其中最基本的雙積分式中最基本的雙積分式A/D轉(zhuǎn)換器及接口技術(shù)。轉(zhuǎn)換器及接口技術(shù)。 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口一、一、 雙積分式雙

26、積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 1 預(yù)備階段：預(yù)備階段： 邏輯控制電路發(fā)出復(fù)位指令，計(jì)數(shù)器清零，同時使邏輯控制電路發(fā)出復(fù)位指令，計(jì)數(shù)器清零，同時使S4閉合，積閉合，積分器輸入分器輸入/輸出都為零。輸出都為零。2. 定時積分階段定時積分階段T1： 在在t1時刻，邏輯控制電路發(fā)出啟動指令，使時刻，邏輯控制電路發(fā)出啟動指令，使S4斷，斷，S1閉閉合，于是積分器開始對輸入電壓合，于是積分器開始對輸入電壓Ui積分，同時打開計(jì)數(shù)門計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)滿積分，同時打開計(jì)數(shù)門計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)滿N1時時(t2時刻時刻)，計(jì)數(shù)器的溢出脈沖使邏輯控制電路發(fā)出控制信號使，計(jì)數(shù)器的溢出脈沖使邏輯控制電路發(fā)出控制信號

27、使S1斷開。斷開。階段階段T1結(jié)束，積分器輸出結(jié)束，積分器輸出 （4.1）ittiURCTdtURCU1012113定值積分階段定值積分階段T2：在：在 t2 時刻令時刻令S1斷開的同時，使與斷開的同時，使與Ui極性相反的基準(zhǔn)電極性相反的基準(zhǔn)電壓接入積分器。本例設(shè)壓接入積分器。本例設(shè)Ui為正值，則令為正值，則令S3閉合，于是積分器開始對基準(zhǔn)電壓閉合，于是積分器開始對基準(zhǔn)電壓UR定值積分，積分器輸出從定值積分，積分器輸出從U01值向零電平斜變，同時，計(jì)數(shù)器也重新從零計(jì)數(shù)，值向零電平斜變，同時，計(jì)數(shù)器也重新從零計(jì)數(shù)，當(dāng)積分輸出達(dá)到零電平時刻（即當(dāng)積分輸出達(dá)到零電平時刻（即t3），比較器翻轉(zhuǎn)，此時控

28、制電路令計(jì)數(shù)器關(guān)門，），比較器翻轉(zhuǎn)，此時控制電路令計(jì)數(shù)器關(guān)門，計(jì)數(shù)器保留的計(jì)數(shù)值為計(jì)數(shù)器保留的計(jì)數(shù)值為N2。定值積分階段。定值積分階段T2結(jié)束時，積分器輸出電平為零，結(jié)束時，積分器輸出電平為零，則有則有 4.2）dtURCUttr)(103201數(shù)學(xué)推導(dǎo)數(shù)學(xué)推導(dǎo) ittiURCTdtURCU101211dtURCUttr)(103201riURCTURCT21t1t2t3U01 （4.1） （4.2） irUUTT12 （4.3） 將將4.1式式代入代入4.2式得式得設(shè)時鐘周期為設(shè)時鐘周期為T0，計(jì)數(shù)器容量為，計(jì)數(shù)器容量為N1，則，則T1=N1To、T2=N2To，4.3式可改寫為式可改寫為4

29、.3式所明：式所明：T2與輸入電壓的平均值與輸入電壓的平均值 成正比成正比iUirUUNN12 （4.4）4.4式所明：式所明：N2與輸入電壓的平均值與輸入電壓的平均值 成正比（成正比（ N2 ）iUiUN2T0N2 N2 UiUi關(guān)系的演示關(guān)系的演示積分器輸出電壓還是負(fù)向積分器輸出電壓還是負(fù)向積分，積分時間積分，積分時間不變，不變，但是，斜率將增加一倍。但是，斜率將增加一倍。（假定輸入電壓增加為（假定輸入電壓增加為2Ui）在在期間，積分器反向期間，積分器反向積分的斜率不變（因積分的斜率不變（因不不變），但是，返回到零點(diǎn)的變），但是，返回到零點(diǎn)的時間時間將增加一倍。將增加一倍。由于由于增加一倍

30、，因而增加一倍，因而在期間的計(jì)數(shù)值在期間的計(jì)數(shù)值也也將增加一倍。將增加一倍。 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 1.預(yù)備預(yù)備階段階段-復(fù)零，復(fù)零，S4接通接通2.定時定時積分階段積分階段-第一次積分，第一次積分，S1接通接通 特點(diǎn)：特點(diǎn)：定時積分定時積分T1固定，固定， UO1(正比于正比于) Ui3.定定值積分階段值積分階段-第二次積分，第二次積分，S3/S4接通接通 特點(diǎn)：特點(diǎn)：定值積分（反向），定值積分（反向），N2UO1Ui一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理

31、概述 （1） 抗干擾能力強(qiáng)抗干擾能力強(qiáng) 雙積分式雙積分式AD轉(zhuǎn)換器的結(jié)果轉(zhuǎn)換器的結(jié)果與輸入信號的平均值成正比，因與輸入信號的平均值成正比，因而對疊加在輸入信號上的交流干而對疊加在輸入信號上的交流干擾有良好的抑制作用，即串模干擾有良好的抑制作用，即串模干擾抑制能力比較大。擾抑制能力比較大。50Hz的工頻的工頻干擾是最主要的串模干擾成分，干擾是最主要的串模干擾成分，如果選定采樣時間如果選定采樣時間T1的時間為工的時間為工頻周期頻周期20ms的整數(shù)倍，則對稱的的整數(shù)倍，則對稱的工頻干擾在理想情況下可以完全工頻干擾在理想情況下可以完全消除消除雙積分式雙積分式AD轉(zhuǎn)換器的優(yōu)點(diǎn)：轉(zhuǎn)換器的優(yōu)點(diǎn)：一、一、 雙

32、積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 （1） 抗干擾能力強(qiáng)抗干擾能力強(qiáng) 雙積分式雙積分式AD轉(zhuǎn)換器的結(jié)果與輸入信號的平均值成正比，因轉(zhuǎn)換器的結(jié)果與輸入信號的平均值成正比，因而對疊加在輸入信號上的交流干擾有良好的抑制作用，即串模干而對疊加在輸入信號上的交流干擾有良好的抑制作用，即串模干擾抑制能力比較大。擾抑制能力比較大。50Hz的工頻干擾是最主要的串模干擾成分，的工頻干擾是最主要的串模干擾成分，如果選定采樣時間如果選定采樣時間T1的時間為工頻周期的時間為工頻周期20ms的整數(shù)倍，則對稱的整數(shù)倍，則對稱的工頻干擾在理想情況下可以完全消除的工頻干擾在理想情況下可以完全消除（2） 性能價格比

33、高性能價格比高 由于在轉(zhuǎn)換過程中的兩次積分中使用了同一積分器，又使用由于在轉(zhuǎn)換過程中的兩次積分中使用了同一積分器，又使用同一時鐘去測定同一時鐘去測定T1和和T2，因此對積分器的精度和時鐘的穩(wěn)定性因此對積分器的精度和時鐘的穩(wěn)定性等指標(biāo)都要求不高，使成本降低。等指標(biāo)都要求不高，使成本降低。雙積分式雙積分式AD轉(zhuǎn)換器的優(yōu)點(diǎn)：轉(zhuǎn)換器的優(yōu)點(diǎn)：1、速度較慢，一般情況下每秒轉(zhuǎn)換幾次，最快每秒、速度較慢，一般情況下每秒轉(zhuǎn)換幾次，最快每秒20余次。余次。2、積分器和比較器的失調(diào)偏移不能在兩次積分中抵消，會造、積分器和比較器的失調(diào)偏移不能在兩次積分中抵消，會造成較大的轉(zhuǎn)換誤差。成較大的轉(zhuǎn)換誤差。 為了將為了將A/

34、D轉(zhuǎn)換器中的運(yùn)算放大器和比較器的漂移電壓降轉(zhuǎn)換器中的運(yùn)算放大器和比較器的漂移電壓降低，常采用自動調(diào)零技術(shù)。低，常采用自動調(diào)零技術(shù)。 自動調(diào)零技術(shù)實(shí)際上是在雙積分式轉(zhuǎn)換過程中增加了兩個自動調(diào)零技術(shù)實(shí)際上是在雙積分式轉(zhuǎn)換過程中增加了兩個積分周期，分別測出積分周期，分別測出A/D轉(zhuǎn)換器中運(yùn)算放大器和比較器的失調(diào)轉(zhuǎn)換器中運(yùn)算放大器和比較器的失調(diào)電壓，并分別存儲在電容器或寄存器中。當(dāng)對模擬信號進(jìn)行轉(zhuǎn)電壓，并分別存儲在電容器或寄存器中。當(dāng)對模擬信號進(jìn)行轉(zhuǎn)換時，就可以扣除上述已存儲的失調(diào)電壓，實(shí)現(xiàn)精確換時，就可以扣除上述已存儲的失調(diào)電壓，實(shí)現(xiàn)精確A/D轉(zhuǎn)換。轉(zhuǎn)換。 自動調(diào)零技術(shù)可將失調(diào)電壓降低自動調(diào)零技術(shù)可

35、將失調(diào)電壓降低12個數(shù)量級。個數(shù)量級。一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 雙積分式雙積分式A/D轉(zhuǎn)換器的缺點(diǎn)：轉(zhuǎn)換器的缺點(diǎn)： 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 二、二、 微處理機(jī)控制雙積分式微處理機(jī)控制雙積分式AD轉(zhuǎn)換器轉(zhuǎn)換器 1、采用微處理器直接實(shí)現(xiàn)對雙積分式、采用微處理器直接實(shí)現(xiàn)對雙積分式AD轉(zhuǎn)換器全部轉(zhuǎn)換器全部轉(zhuǎn)換過程的控制；轉(zhuǎn)換過程的控制； 2、采用含有邏輯控制電路的單片式雙積分式、采用含有邏輯控制電路的單片式雙積分式AD轉(zhuǎn)換轉(zhuǎn)換器芯片，其接口的任務(wù)主要

36、是在雙積分器芯片，其接口的任務(wù)主要是在雙積分AD轉(zhuǎn)換結(jié)束之后轉(zhuǎn)換結(jié)束之后讀取結(jié)果。讀取結(jié)果。 雙積分式雙積分式AD轉(zhuǎn)換器與處理器系統(tǒng)的接口有兩種方法：轉(zhuǎn)換器與處理器系統(tǒng)的接口有兩種方法： 1、采用微處理器直接實(shí)現(xiàn)對雙積分、采用微處理器直接實(shí)現(xiàn)對雙積分式式AD轉(zhuǎn)換器全部轉(zhuǎn)換過程的控制；轉(zhuǎn)換器全部轉(zhuǎn)換過程的控制； 2、采用含有邏輯控制電路的單片式雙積分式、采用含有邏輯控制電路的單片式雙積分式AD轉(zhuǎn)換器芯片，轉(zhuǎn)換器芯片，其接口的任務(wù)主要是在雙積分其接口的任務(wù)主要是在雙積分AD轉(zhuǎn)換結(jié)束之后讀取結(jié)果。轉(zhuǎn)換結(jié)束之后讀取結(jié)果。 目前，雙積分式目前，雙積分式AD轉(zhuǎn)換器已能做成單片集成電路的形式。轉(zhuǎn)換器已能做成

37、單片集成電路的形式。這些集成芯片大都采用了自動調(diào)零技術(shù)，并且其數(shù)字輸出大都這些集成芯片大都采用了自動調(diào)零技術(shù)，并且其數(shù)字輸出大都采用位掃描的采用位掃描的BCD碼形式。碼形式。 本章以廣為使用的本章以廣為使用的C14433為例來討論。為例來討論。 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口二、二、 微處理機(jī)控制雙積分式微處理機(jī)控制雙積分式AD轉(zhuǎn)換器轉(zhuǎn)換器 4.1.3 4.1.3 積分式積分式A AD D轉(zhuǎn)換器與計(jì)算機(jī)接轉(zhuǎn)換器與計(jì)算機(jī)接口口一、一、 雙積分式雙積分式AD轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 二、二、 微處理機(jī)控制雙積分式微處理機(jī)控制雙積分式AD轉(zhuǎn)換

38、器轉(zhuǎn)換器三、三、MC14433AD芯片及其接口芯片及其接口 MC14433是采用是采用CMOS工藝且具有零漂補(bǔ)償?shù)墓に嚽揖哂辛闫a(bǔ)償?shù)? 位半位半（BCD碼）單片雙積分式碼）單片雙積分式AD轉(zhuǎn)換器芯片，只需外加二個電轉(zhuǎn)換器芯片，只需外加二個電容和二個電阻就能實(shí)現(xiàn)容和二個電阻就能實(shí)現(xiàn)AD轉(zhuǎn)換功能。主要技術(shù)指標(biāo)為：轉(zhuǎn)換功能。主要技術(shù)指標(biāo)為： 轉(zhuǎn)換速率轉(zhuǎn)換速率(310)Hz， 轉(zhuǎn)換精度轉(zhuǎn)換精度1LSB， 模擬輸入電壓范圍模擬輸入電壓范圍0V1.999V或或0V199.9mV， 輸入阻抗大于輸入阻抗大于100M。 三、三、MC14433AD芯片及其接口芯片及其接口 MC14433 MC14433轉(zhuǎn)換結(jié)

39、果以轉(zhuǎn)換結(jié)果以BCDBCD碼形式，分時按千、百、十、個位由碼形式，分時按千、百、十、個位由Q Q0 0Q Q3 3端送去，相應(yīng)的位選通信號由端送去，相應(yīng)的位選通信號由DS1DS1DS4DS4提供。每個選通脈沖提供。每個選通脈沖寬度為寬度為1818個時鐘周期，相鄰選通脈沖之間的間隔為個時鐘周期，相鄰選通脈沖之間的間隔為2 2個時鐘周期。個時鐘周期。 MC14433模擬部分電路如圖所示。緩沖器模擬部分電路如圖所示。緩沖器A1接成電壓跟隨器形式，以提接成電壓跟隨器形式，以提高高A/D轉(zhuǎn)換器輸入阻抗；轉(zhuǎn)換器輸入阻抗；A2與外接與外接R1和和C1構(gòu)成積分器；構(gòu)成積分器；A3為比較器，完成為比較器，完成“

40、0”電平檢出。由于運(yùn)放電平檢出。由于運(yùn)放A1，A2，A3工作時不可避免地存在輸入失調(diào)電壓，因此工作時不可避免地存在輸入失調(diào)電壓，因此在轉(zhuǎn)換過程中還要進(jìn)行自動調(diào)零。圖中的在轉(zhuǎn)換過程中還要進(jìn)行自動調(diào)零。圖中的C0為調(diào)零電容，需外接。為調(diào)零電容，需外接。 MC14433 完整的完整的AD轉(zhuǎn)換過程可分為轉(zhuǎn)換過程可分為6個階段，各階段個階段，各階段積分器輸出的波形如圖所示：積分器輸出的波形如圖所示： 三、三、MC14433AD芯片及其接口芯片及其接口 MC14433與與8031 接口電路如圖。要求編程將轉(zhuǎn)換結(jié)果存儲在接口電路如圖。要求編程將轉(zhuǎn)換結(jié)果存儲在2EH與與2FH單元中，存儲格式為：單元中，存儲格

41、式為： 轉(zhuǎn)換器的轉(zhuǎn)換器的EOC反相反相后，作為中斷申請信號后，作為中斷申請信號送送8031的的INT1端。由于端。由于EOC與與DU相連，所以每相連，所以每次轉(zhuǎn)換完畢都有相應(yīng)的次轉(zhuǎn)換完畢都有相應(yīng)的BCD碼及選通信號出現(xiàn)碼及選通信號出現(xiàn)在在Q0Q3及及DS1DS4端。端。 D7 D6 D5 D4 D3 D2 D1 D0 2EH符號符號 千位千位 百百 位位2FH 十十 位位 個個 位位 設(shè)要求外部中斷為邊沿觸發(fā)方式，設(shè)要求外部中斷為邊沿觸發(fā)方式， 主程序：主程序： INIT： SETB IT1 ；選擇；選擇INT1邊沿觸發(fā)方式邊沿觸發(fā)方式 MOVC IE，#10000100B ；打開中斷，；打開

42、中斷，INT1中斷允許中斷允許 中斷服務(wù)程序：中斷服務(wù)程序： SAP：MOV A，P1 JNB ACC.4， SAP ；等待；等待DS1選通信號選通信號 JB ACC.0， SER ；若超、欠量程，轉(zhuǎn)；若超、欠量程，轉(zhuǎn)SER JB ACC.2， SP1 ；若極性為正，轉(zhuǎn)；若極性為正，轉(zhuǎn)SP1 SETB 77H ；為負(fù)，；為負(fù)，2EH單元單元D7為為1 AJMP SP2SP1： CLR 77H ；為正，；為正，2EH單元單元 D7為為0SP2： JB ACC.3， SP3 ；查千位；查千位(12位位)SETB 74H ；千位數(shù)；千位數(shù)2EH單元單元D4為為1AJMP SP4SP3： CLR 74

43、H ；千位數(shù)；千位數(shù)2EH單元單元D4為為0SP4： MOV A， P1JNB ACC.5， SP4 ；等待；等待DS2選通信號選通信號MOV R0， #2EH ；XCHD A， R0 ；百位數(shù)送；百位數(shù)送2EH低低4位位 中斷服務(wù)程序：中斷服務(wù)程序： SAP：MOV A，P1 JNB ACC.4， SAP ；等待；等待DS1選通信號選通信號 JB ACC.0， SER ；若超、欠量程，轉(zhuǎn)；若超、欠量程，轉(zhuǎn)SER JB ACC.2， SP1 ；若極性為正，轉(zhuǎn)；若極性為正，轉(zhuǎn)SP1 SETB 77H ；為負(fù)，；為負(fù)，2EH單元單元D7為為1 AJMP SP2SP1： CLR 77H ；為正，；為

44、正，2EH單元單元 D7為為0SP2： JB ACC.3， SP3 ；查千位；查千位(12位位)SETB 74H ；千位數(shù)；千位數(shù)2EH單元單元D4為為1AJMP SP4SP3： CLR 74H ；千位數(shù)；千位數(shù)2EH單元單元D4為為0SP4： MOV A， P1JNB ACC.5， SP4 ；等待；等待DS2選通信號選通信號MOV R0， #2EH ；XCHD A， R0 ；百位數(shù)送；百位數(shù)送2EH低低4位位SP5： MOV A， P1JNB ACC.6， SP5 ；等待；等待DS3選通信號選通信號SWAP A ；高低；高低4位交換位交換INC R0 ；指針指向；指針指向2FHMOV R0，

45、 A ；十位數(shù)；十位數(shù)2FH高高4位位SP6： MOV A， P1JNB ACC.7， SP6 ；等待；等待DS4選通信號選通信號XCHD A， R0 ；個位數(shù)送；個位數(shù)送2FH低低4位位RETI ；中斷返回；中斷返回SER： SETB 10H ；置超、欠量程標(biāo)志；置超、欠量程標(biāo)志RETI ；中斷返回；中斷返回 4.2 高速模擬量輸入通道高速模擬量輸入通道 4.4.1 并行比較式并行比較式 AD 轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 高速模擬量輸入通道大都采用并行比較式高速模擬量輸入通道大都采用并行比較式AD轉(zhuǎn)換器，并轉(zhuǎn)換器，并行比較式即閃爍式行比較式即閃爍式AD轉(zhuǎn)換器是現(xiàn)行電子式轉(zhuǎn)換器是現(xiàn)行電子式A

46、D轉(zhuǎn)換器中轉(zhuǎn)轉(zhuǎn)換器中轉(zhuǎn)換速度最快的一種。換速度最快的一種。 并行比較式并行比較式AD轉(zhuǎn)換原理比較直觀。轉(zhuǎn)換原理比較直觀。 本章以一個三位并行比較式本章以一個三位并行比較式AD轉(zhuǎn)換器為例，討論并行轉(zhuǎn)換器為例，討論并行比較式比較式AD轉(zhuǎn)換器的原理轉(zhuǎn)換器的原理三位并行比較式三位并行比較式AD轉(zhuǎn)換器原理框圖及模數(shù)對照表轉(zhuǎn)換器原理框圖及模數(shù)對照表 4.4.1 并行比較式并行比較式 AD 轉(zhuǎn)換器原理概述轉(zhuǎn)換器原理概述 并行比較式并行比較式AD轉(zhuǎn)換器的轉(zhuǎn)換時間只有幾十納秒，可應(yīng)用轉(zhuǎn)換器的轉(zhuǎn)換時間只有幾十納秒，可應(yīng)用于高速采集的場合。例應(yīng)用于數(shù)字示波器中。于高速采集的場合。例應(yīng)用于數(shù)字示波器中。 但需要大量的

47、低漂移的比較器和高精度電阻，且位數(shù)每高但需要大量的低漂移的比較器和高精度電阻，且位數(shù)每高一位，一位， 其需要量加大一倍。例如其需要量加大一倍。例如8位轉(zhuǎn)換器就需要位轉(zhuǎn)換器就需要255個比較個比較器和器和256個精密電阻，價格較貴，個精密電阻，價格較貴， 因此并行比較式因此并行比較式AD轉(zhuǎn)換器的位數(shù)一般不高于轉(zhuǎn)換器的位數(shù)一般不高于8位，并且位，并且只有在高速采集時才被采用。只有在高速采集時才被采用。 本節(jié)以本節(jié)以CA3308集成芯片為例，介紹高速集成芯片為例，介紹高速A/D轉(zhuǎn)換的特點(diǎn)及轉(zhuǎn)換的特點(diǎn)及其接口技術(shù)。其接口技術(shù)。CA3308是美國是美國RCA公司的公司的8位位CMOS并行并行A/D轉(zhuǎn)轉(zhuǎn)換

48、器，最高轉(zhuǎn)換速率可達(dá)換器，最高轉(zhuǎn)換速率可達(dá)15MHz， 4.4.2 高速高速A轉(zhuǎn)換器及其接口技術(shù)轉(zhuǎn)換器及其接口技術(shù)VIN： 輸入信號端。輸入信號端。 VDD，VSS： 數(shù)字電源與數(shù)字地。數(shù)字電源與數(shù)字地。 VAA， AG：模擬電源與模擬地。：模擬電源與模擬地。 B1B8： 數(shù)字量輸出端。數(shù)字量輸出端。 OVF： 溢出標(biāo)志位溢出標(biāo)志位 CE 1，CE2：輸出數(shù)字量的三態(tài)：輸出數(shù)字量的三態(tài) 控制信號輸入端控制信號輸入端 ， 其真值表如其真值表如表表4.2CLK： 外部時鐘輸入端。外部時鐘輸入端。 PHASE： 工作方式控制端。工作方式控制端。 UR(+) ，UR(-)，14REF， 12REF，3

49、4REF： 參考電參考電 壓輸入端或校準(zhǔn)端壓輸入端或校準(zhǔn)端CA3308各腳定義如下： 當(dāng)采樣速率較高時，由于自身時鐘頻率的限制，微處理器無法控制數(shù)據(jù)采當(dāng)采樣速率較高時，由于自身時鐘頻率的限制，微處理器無法控制數(shù)據(jù)采集的全過程，而用高速邏輯器件控制集的全過程，而用高速邏輯器件控制AD轉(zhuǎn)換及轉(zhuǎn)換及RAM存儲。當(dāng)存儲完畢后，存儲。當(dāng)存儲完畢后，再由微處理器處理這些數(shù)據(jù)。一個由再由微處理器處理這些數(shù)據(jù)。一個由 8031控制的采用控制的采用CA3308構(gòu)成的高速數(shù)構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)如圖據(jù)采集系統(tǒng)如圖 高速數(shù)據(jù)采集工作時序圖高速數(shù)據(jù)采集工作時序圖 4.4.3 高速數(shù)據(jù)采集與數(shù)據(jù)傳輸高速數(shù)據(jù)采集與數(shù)據(jù)傳

50、輸 一、一、 程序控制的數(shù)據(jù)傳輸方式程序控制的數(shù)據(jù)傳輸方式 查詢方式、延時等待方式、中斷方式等均屬該方式。查詢方式、延時等待方式、中斷方式等均屬該方式。 每傳輸一個數(shù)據(jù)，每傳輸一個數(shù)據(jù)，CPU都要執(zhí)行若干條指令，不適于高速都要執(zhí)行若干條指令，不適于高速數(shù)據(jù)采集及成批交換數(shù)據(jù)的場合。數(shù)據(jù)采集及成批交換數(shù)據(jù)的場合。二、二、 DMA控制的數(shù)據(jù)傳輸方式控制的數(shù)據(jù)傳輸方式 即在即在DMA控制器控制下的直接存儲器存取方式?？刂破骺刂葡碌闹苯哟鎯ζ鞔嫒》绞健?在這種方式下，外設(shè)與內(nèi)存之間的數(shù)據(jù)傳輸過程不再由在這種方式下，外設(shè)與內(nèi)存之間的數(shù)據(jù)傳輸過程不再由CPU控制，而是在控制，而是在DMA控制器的控制和管理

51、下進(jìn)行直接傳輸，控制器的控制和管理下進(jìn)行直接傳輸，從而提高了傳輸速度。從而提高了傳輸速度。DMA傳輸傳輸示意圖示意圖 在在DMA傳輸過程中，傳輸數(shù)據(jù)的途徑是傳輸過程中，傳輸數(shù)據(jù)的途徑是I/O設(shè)備接口、總線設(shè)備接口、總線和存儲器接口，并不經(jīng)過和存儲器接口，并不經(jīng)過DMA控制器，因而速度很快?？刂破?，因而速度很快。DMA方方式傳輸一個字節(jié)一般只需要兩個時鐘周期的時間。式傳輸一個字節(jié)一般只需要兩個時鐘周期的時間。 除此之外，除此之外，CPU在現(xiàn)行指令的每個機(jī)器周期結(jié)束即可響應(yīng)在現(xiàn)行指令的每個機(jī)器周期結(jié)束即可響應(yīng)DMA，響應(yīng)，響應(yīng)DMA請求的最大延時不會超過一個機(jī)器周期。請求的最大延時不會超過一個機(jī)器

52、周期。 采用采用DMA傳輸方式后使數(shù)據(jù)傳輸?shù)乃俾视泻艽蟮奶岣?。但傳輸方式后使?shù)據(jù)傳輸?shù)乃俾视泻艽蟮奶岣摺５谠贒MA傳輸過程中，由于傳輸過程中，由于CPU“脫開脫開”系統(tǒng)總線不再工作，因系統(tǒng)總線不再工作，因而而CPU的工作效率較低。此外，傳輸速率還受到的工作效率較低。此外，傳輸速率還受到DMA控制器芯控制器芯片最高工作頻率的限制，例如片最高工作頻率的限制，例如DMA控制芯片控制芯片8237A的最大工作的最大工作頻率為頻率為3MHz。 為了提高為了提高CPU的工作效率，許多現(xiàn)代高性能的工作效率，許多現(xiàn)代高性能DSP芯片內(nèi)含芯片內(nèi)含有多個有多個on chip DMA控制器，并提供專門的控制器，并提

53、供專門的DMA傳輸總線，這傳輸總線，這樣，處理器核的運(yùn)行與樣，處理器核的運(yùn)行與DMA數(shù)據(jù)傳輸可并行工作，工作效率很數(shù)據(jù)傳輸可并行工作，工作效率很高。高。 4.4.3 高速數(shù)據(jù)采集與數(shù)據(jù)傳輸高速數(shù)據(jù)采集與數(shù)據(jù)傳輸 一、一、 程序控制的數(shù)據(jù)傳輸方式程序控制的數(shù)據(jù)傳輸方式 二、二、 DMA控制的數(shù)據(jù)傳輸方式控制的數(shù)據(jù)傳輸方式 4.4.3 高速數(shù)據(jù)采集與數(shù)據(jù)傳輸高速數(shù)據(jù)采集與數(shù)據(jù)傳輸 一、一、 程序控制的數(shù)據(jù)傳輸方式程序控制的數(shù)據(jù)傳輸方式 二、二、 DMA控制的數(shù)據(jù)傳輸方式控制的數(shù)據(jù)傳輸方式 三、三、 基于高速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式基于高速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式 1、基于雙口、基于雙口RAM的

54、高速數(shù)據(jù)緩存方式的高速數(shù)據(jù)緩存方式2、基于、基于FIFO的高速數(shù)據(jù)緩存方式的高速數(shù)據(jù)緩存方式 在高速數(shù)據(jù)采集系統(tǒng)中，微處理器控制的數(shù)據(jù)傳輸速率及在高速數(shù)據(jù)采集系統(tǒng)中，微處理器控制的數(shù)據(jù)傳輸速率及有關(guān)數(shù)據(jù)處理的速度與前端有關(guān)數(shù)據(jù)處理的速度與前端A/D轉(zhuǎn)換器的采集速度往往不一致的；轉(zhuǎn)換器的采集速度往往不一致的；另外，在多微處理器系統(tǒng)應(yīng)用場合，各微處理器系統(tǒng)的工作也另外，在多微處理器系統(tǒng)應(yīng)用場合，各微處理器系統(tǒng)的工作也不可能完全同步。當(dāng)它們之間需要高速傳輸數(shù)據(jù)時，可以在兩不可能完全同步。當(dāng)它們之間需要高速傳輸數(shù)據(jù)時，可以在兩者之間加入數(shù)據(jù)緩存器進(jìn)行緩沖。者之間加入數(shù)據(jù)緩存器進(jìn)行緩沖。三、三、 基于高

55、速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式基于高速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式 1、基于雙口、基于雙口RAM的高速數(shù)據(jù)緩存方式的高速數(shù)據(jù)緩存方式 雙口雙口RAM即雙端口存儲器，它具有兩套完全獨(dú)立的數(shù)據(jù)線、即雙端口存儲器，它具有兩套完全獨(dú)立的數(shù)據(jù)線、地址線、讀地址線、讀/寫控制線，允許兩個獨(dú)立的系統(tǒng)或模塊同時對雙口寫控制線，允許兩個獨(dú)立的系統(tǒng)或模塊同時對雙口RAM進(jìn)行讀進(jìn)行讀/寫操作。因此，不管是在流水方式下的高速數(shù)據(jù)傳寫操作。因此，不管是在流水方式下的高速數(shù)據(jù)傳輸，還是在多處理系統(tǒng)中的數(shù)據(jù)共享應(yīng)用中，雙口輸，還是在多處理系統(tǒng)中的數(shù)據(jù)共享應(yīng)用中，雙口RAM都在其都在其中發(fā)揮重要作用。中發(fā)揮重要作用。 以以IDT

56、7024為例介紹雙口為例介紹雙口RAM的組成原理及典型應(yīng)用。的組成原理及典型應(yīng)用。 IDT7024為為4K16位靜態(tài)雙口位靜態(tài)雙口RAM，其最快存取時間有，其最快存取時間有20/25/35/55/75 ns多個等級，可與大多數(shù)高速處理器配合使用，多個等級，可與大多數(shù)高速處理器配合使用，無需插入等待狀態(tài)。無需插入等待狀態(tài)。 三、三、 基于高速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式基于高速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式 1、基于雙口、基于雙口RAM的高速數(shù)據(jù)緩存方式的高速數(shù)據(jù)緩存方式雙口雙口RAM IDT7024的組成框圖的組成框圖 A/D轉(zhuǎn)換器采用轉(zhuǎn)換器采用14位位A/D轉(zhuǎn)換器轉(zhuǎn)換器LTC 1419，其最高轉(zhuǎn)換

57、速率為，其最高轉(zhuǎn)換速率為800kHz，能滿足實(shí)時采樣的要求。雙口能滿足實(shí)時采樣的要求。雙口RAM采用采用IDT 7024，其右端口作為采集數(shù)據(jù)輸，其右端口作為采集數(shù)據(jù)輸入端口，寫地址及控制信號由可編程邏輯器件入端口，寫地址及控制信號由可編程邏輯器件EPM 7064產(chǎn)生；其左端口作為產(chǎn)生；其左端口作為采集數(shù)據(jù)輸出端口，輸出數(shù)據(jù)線分高采集數(shù)據(jù)輸出端口，輸出數(shù)據(jù)線分高8位和低位和低8位分別與單片機(jī)的位分別與單片機(jī)的8位數(shù)據(jù)線相位數(shù)據(jù)線相連，讀地址及控制信號由單片機(jī)給出。連，讀地址及控制信號由單片機(jī)給出。2、基于、基于FIFO的高速數(shù)據(jù)緩存方式的高速數(shù)據(jù)緩存方式 FIFO（First In First

58、 Out）意思就是先進(jìn)先出。）意思就是先進(jìn)先出。 FIFO存儲器的特點(diǎn)是：同一存儲器配備有兩個數(shù)據(jù)端口，存儲器的特點(diǎn)是：同一存儲器配備有兩個數(shù)據(jù)端口，一個是輸入端口，只負(fù)責(zé)數(shù)據(jù)的寫入；另一個是輸出端口，只一個是輸入端口，只負(fù)責(zé)數(shù)據(jù)的寫入；另一個是輸出端口，只負(fù)責(zé)數(shù)據(jù)的輸出。對這種存儲器進(jìn)行讀負(fù)責(zé)數(shù)據(jù)的輸出。對這種存儲器進(jìn)行讀/寫操作時不需要地址線寫操作時不需要地址線參與尋址，數(shù)據(jù)的讀取遵從先進(jìn)先出的規(guī)則，并且讀取某個數(shù)參與尋址，數(shù)據(jù)的讀取遵從先進(jìn)先出的規(guī)則，并且讀取某個數(shù)據(jù)后，這個數(shù)據(jù)就不能再被讀取，就像永遠(yuǎn)消失了一樣。據(jù)后，這個數(shù)據(jù)就不能再被讀取，就像永遠(yuǎn)消失了一樣。 FIFO內(nèi)部的存儲單元

59、是一個雙口內(nèi)部的存儲單元是一個雙口RAM，內(nèi)部有兩個讀，內(nèi)部有兩個讀/寫地寫地址指針和一個標(biāo)志邏輯控制單元。讀址指針和一個標(biāo)志邏輯控制單元。讀/寫地址指針在讀寫地址指針在讀/寫時鐘控寫時鐘控制下順序地從存儲單元按照一種環(huán)形結(jié)構(gòu)依次讀制下順序地從存儲單元按照一種環(huán)形結(jié)構(gòu)依次讀/寫數(shù)據(jù)，從第寫數(shù)據(jù)，從第一個存儲單元開始到最后一個存儲單元，然后又回到第一個存一個存儲單元開始到最后一個存儲單元，然后又回到第一個存儲單元。標(biāo)志邏輯控制單元能根據(jù)讀、寫指針的狀態(tài)，給出儲單元。標(biāo)志邏輯控制單元能根據(jù)讀、寫指針的狀態(tài)，給出RAM的空、滿等內(nèi)部狀態(tài)的指示。的空、滿等內(nèi)部狀態(tài)的指示。 三、三、 基于高速數(shù)據(jù)緩存技

60、術(shù)的數(shù)據(jù)傳輸方式基于高速數(shù)據(jù)緩存技術(shù)的數(shù)據(jù)傳輸方式 2、基于、基于FIFO的高速數(shù)據(jù)緩存方式的高速數(shù)據(jù)緩存方式 該該FIFO數(shù)據(jù)采集系統(tǒng)沒使用數(shù)據(jù)采集系統(tǒng)沒使用PAE和和PAF標(biāo)志，采用先寫滿再讀數(shù)據(jù)的簡單方法標(biāo)志，采用先寫滿再讀數(shù)據(jù)的簡單方法 寫操作由加在寫操作由加在WCLK端的時鐘控制，對應(yīng)時鐘信號的上升沿，采集的數(shù)據(jù)從端的時鐘控制，對應(yīng)時鐘信號的上升沿，采集的數(shù)據(jù)從08端順序?qū)懭氲酱鎯ζ麝嚵兄?。?dāng)數(shù)據(jù)寫滿后，端順序?qū)懭氲酱鎯ζ麝嚵兄?。?dāng)數(shù)據(jù)寫滿后，F(xiàn)F變?yōu)榈碗娖剑優(yōu)榈碗娖?，F(xiàn)F的低的低電平信號通過單片機(jī)關(guān)閉時鐘門電平信號通過單片機(jī)關(guān)閉時鐘門74HC00而中止寫操作，爾后電路便可以進(jìn)入讀