CPU與存儲器的連接

1、第第4 4章章 存儲器存儲器1返回本章首頁返回本章首頁第第4 4章章 存儲器存儲器2A6 A5 A4 A3 A2 A1 A0 CS GND VCC A7 A8 A9 D1 D2 D3 D4 WE 1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10 引腳圖引腳圖引腳名字：第第4 4章章 存儲器存儲器3 A0 A1 A2 D1 A3 D2 A4 D3 A5 D4 A6 A7 A8 A9 WE CS 邏輯信號圖第第4 4章章 存儲器存儲器4第第4 4章章 存儲器存儲器5第第4 4章章 存儲器存儲器6第第4 4章章 存儲器存儲器7方法： 各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)

2、總線的各位上（黃線）； 各芯片的地址線并接在一起，連到相應(yīng)的地址總線各位（粉紅線）； 各芯片的控制線并接在一起，連到相應(yīng)的控制線上（紅線）。 位擴(kuò)展法路連接圖第第4 4章章 存儲器存儲器8第第4 4章章 存儲器存儲器9第第4 4章章 存儲器存儲器10第第4 4章章 存儲器存儲器11第第4 4章章 存儲器存儲器12返回本節(jié)返回本節(jié)第第4 4章章 存儲器存儲器13第第4 4章章 存儲器存儲器14圖4-17 用10241位的芯片組成1K RAM的方框圖 A0 A9 D0 D7 8 I/O 7 I/O 6 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 10241 I/O 地址線 數(shù)據(jù)線

3、第第4 4章章 存儲器存儲器15圖圖4-18 用用2564位的芯片組成位的芯片組成1K RAM的方框圖的方框圖A8A9A0A7D0D7地址線數(shù)據(jù)線A0 CE 4 I/OA0 CE 32564A7 I/OA0 CE 6 I/OA0 CE 52564A7 I/OA0 CE 8 I/OA0 CE 72564A7 I/OA0 CE 2 I/OA0 CE 12564A7 I/O譯碼器第第4 4章章 存儲器存儲器16第第4 4章章 存儲器存儲器17第第4 4章章 存儲器存儲器18第第4 4章章 存儲器存儲器19第第4 4章章 存儲器存儲器20第第4 4章章 存儲器存儲器21第第4 4章章 存儲器存儲器22

4、圖圖4-19 用用2114芯片組成芯片組成4K RAM線選控制譯碼結(jié)構(gòu)圖線選控制譯碼結(jié)構(gòu)圖 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A13 A12 A11 A10 A9A0 D7D0 WE RD 第第4 4章章 存儲器存儲器23圖圖4-20 4-20 用用21142114芯片組成芯片組成4K RAM4K RAM局部譯碼結(jié)構(gòu)圖局部譯碼結(jié)構(gòu)圖 A9A0 D7D0 A9A

5、0 CS 2114 WE D7D0 譯碼器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15 A12 A11 A10 A9A0 IO/M CPU WE D7D0 第第4 4章章 存儲器存儲器24圖圖4-21 用用2114芯片組成芯片組成4K RAM全局譯碼結(jié)構(gòu)圖全局譯碼結(jié)構(gòu)圖 A9A0 D7D0 A9A0 CS 2114 WE D7D0 6：64譯 碼 器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15A10 A9A0 IO/M CPU WE D7D0 返回本節(jié)返回本節(jié)第第4 4章章 存儲器存儲器25線選方式地址分布線選方式地址分布地址分布第一組：0000H03FFFFH第二組：0400H070