微原原理 常用芯片接口技術(shù)

1、第第7 7章章 常用芯片的接口技術(shù)常用芯片的接口技術(shù)本教案內(nèi)容本教案內(nèi)容 第第7 7章章 常用芯片的接口技術(shù)常用芯片的接口技術(shù)1. 1. 概述概述(I/O(I/O接口的基本概念接口的基本概念) )2. 2. 外設(shè)接口的編址方式外設(shè)接口的編址方式 3. 輸入輸入/輸出的基本方式及基本模式輸出的基本方式及基本模式 4. 常用芯片的接口技術(shù)常用芯片的接口技術(shù) 接口接口 接口指接口指CPUCPU和外設(shè)之間通過(guò)系統(tǒng)總線進(jìn)行和外設(shè)之間通過(guò)系統(tǒng)總線進(jìn)行連接的電路部分，是連接的電路部分，是CPUCPU與外界進(jìn)行信息交換與外界進(jìn)行信息交換的中轉(zhuǎn)站。的中轉(zhuǎn)站。7.1 概述1.I/O1.I/O接口的基本概念接口的基

2、本概念 接口技術(shù)接口技術(shù) 接口技術(shù)是研究接口技術(shù)是研究CPUCPU如何與外部世界進(jìn)行如何與外部世界進(jìn)行最佳耦合與匹配，實(shí)現(xiàn)雙方高效、可靠地交換最佳耦合與匹配，實(shí)現(xiàn)雙方高效、可靠地交換信息的一門技術(shù)，是軟件、硬件結(jié)合的體現(xiàn)，信息的一門技術(shù)，是軟件、硬件結(jié)合的體現(xiàn)，是微機(jī)應(yīng)用的關(guān)鍵。是微機(jī)應(yīng)用的關(guān)鍵。7.1 概述1.I/O1.I/O接口的基本概念接口的基本概念 為什么要用接口電路？為什么要用接口電路？ 外設(shè)是用來(lái)實(shí)現(xiàn)人機(jī)交互的一些機(jī)電設(shè)外設(shè)是用來(lái)實(shí)現(xiàn)人機(jī)交互的一些機(jī)電設(shè)備。外設(shè)處理信息的類型、速度、通信方式備。外設(shè)處理信息的類型、速度、通信方式與與CPUCPU不匹配，不匹配， 不能直接掛在總線上，

3、必須不能直接掛在總線上，必須通過(guò)接口和系統(tǒng)相連。通過(guò)接口和系統(tǒng)相連。7.1 概述7.1 7.1 概述概述 輸入輸入/ /輸出系統(tǒng)輸出系統(tǒng) 計(jì)算機(jī)中完成輸入計(jì)算機(jī)中完成輸入/ /輸出（簡(jiǎn)稱輸出（簡(jiǎn)稱I/OI/O）操作）操作部件稱為輸入部件稱為輸入/ /輸出系統(tǒng)，包括輸出系統(tǒng)，包括I/OI/O軟件軟件I/OI/O硬件硬件兩部分。而兩部分。而I/OI/O硬件和軟件的綜合設(shè)計(jì)稱為硬件和軟件的綜合設(shè)計(jì)稱為I/OI/O接口技術(shù)。接口技術(shù)。 7.1 7.1 概述概述 I/O I/O軟件軟件I/OI/O軟件的作用是在軟件的作用是在I/OI/O硬件的基礎(chǔ)上實(shí)硬件的基礎(chǔ)上實(shí)現(xiàn)輸入現(xiàn)輸入/ /輸出操作。在不同結(jié)構(gòu)和

4、性能的計(jì)輸出操作。在不同結(jié)構(gòu)和性能的計(jì)算機(jī)中，所采用的算機(jī)中，所采用的I/OI/O軟件技術(shù)差異很大，軟件技術(shù)差異很大，比如在微型計(jì)算機(jī)中，比如在微型計(jì)算機(jī)中，I/OI/O軟件主要包括使軟件主要包括使用用I/OI/O指令編寫的輸入指令編寫的輸入/ /輸出程序，以及操作輸出程序，以及操作系統(tǒng)中有關(guān)管理模塊。系統(tǒng)中有關(guān)管理模塊。 7.1 7.1 概述概述 I/O I/O硬件硬件I / O 控 制 部 件I / O 接 口I / O 設(shè) 備7.1 7.1 概述概述 I/O I/O接口的主要功能接口的主要功能l 地址選擇地址選擇 l 控制功能控制功能 l 狀態(tài)指示狀態(tài)指示 l 速度匹配速度匹配 l 轉(zhuǎn)換

5、信息格式轉(zhuǎn)換信息格式 l 電平轉(zhuǎn)換電平轉(zhuǎn)換 l 可編程性可編程性 7.1 7.1 概述概述 I/O I/O接口的分類接口的分類 l 按照與按照與I/OI/O設(shè)備的數(shù)據(jù)傳送方式可以分設(shè)備的數(shù)據(jù)傳送方式可以分為并行接口和串行接口，它們與為并行接口和串行接口，它們與I/OI/O設(shè)設(shè)備之間分別以并行和串行方式進(jìn)行數(shù)備之間分別以并行和串行方式進(jìn)行數(shù)據(jù)傳送。據(jù)傳送。 7.1 7.1 概述概述 I/O I/O接口的分類接口的分類 l 按照通用性可以分為通用接口和專用按照通用性可以分為通用接口和專用接口。通用接口可以適用于多種接口。通用接口可以適用于多種I/OI/O設(shè)設(shè)備，專用接口只適用于特定的備，專用接口只

6、適用于特定的I/OI/O設(shè)備。設(shè)備。 l 按照可編程性可以分為可編程接口和按照可編程性可以分為可編程接口和不可編程接口。不可編程接口。7.1 概述 l 不同的接口可以支持不同的輸入不同的接口可以支持不同的輸入/ /輸出輸出控制方式（程序直接控制的控制方式（程序直接控制的I/OI/O方式、方式、I/OI/O中斷方式、中斷方式、DMADMA方式等）。為了方方式等）。為了方便起見(jiàn)，有些接口也能夠同時(shí)支持多便起見(jiàn)，有些接口也能夠同時(shí)支持多種輸入種輸入/ /輸出控制方式，比如輸出控制方式，比如Intel Intel 8255A8255A既能支持程序直接控制的既能支持程序直接控制的I/OI/O方方式，也能

7、支持式，也能支持I/OI/O中斷方式。中斷方式。 I/O I/O接口的分類接口的分類7.1 7.1 概述概述 I/OI/O接口的組成接口的組成I/O接口的邏輯組成1. I/O1. I/O端口端口I/OI/O端口就是指端口就是指I/OI/O接口內(nèi)部可由接口內(nèi)部可由CPUCPU進(jìn)進(jìn)行讀寫操作的各種寄存器，根據(jù)存放信息的行讀寫操作的各種寄存器，根據(jù)存放信息的不同，這些寄存器分別稱為不同，這些寄存器分別稱為數(shù)據(jù)端口數(shù)據(jù)端口、控制控制端口端口和和狀態(tài)端口狀態(tài)端口。7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式2. I/O2. I/O端口的編址方式端口的編址方式 通常情況下一個(gè)微型計(jì)算機(jī)系統(tǒng)內(nèi)有多個(gè)通常

8、情況下一個(gè)微型計(jì)算機(jī)系統(tǒng)內(nèi)有多個(gè)I/OI/O接口，每個(gè)接口，每個(gè)I/OI/O接口內(nèi)部又有多個(gè)接口內(nèi)部又有多個(gè)I/OI/O端口，端口，CPUCPU在訪問(wèn)某個(gè)在訪問(wèn)某個(gè)I/OI/O端口時(shí)就需要對(duì)其進(jìn)行地址端口時(shí)就需要對(duì)其進(jìn)行地址選擇。選擇的方式與訪問(wèn)存儲(chǔ)器中存儲(chǔ)單元的選擇。選擇的方式與訪問(wèn)存儲(chǔ)器中存儲(chǔ)單元的情況相似，系統(tǒng)為每個(gè)情況相似，系統(tǒng)為每個(gè)I/OI/O端口分配了一個(gè)地端口分配了一個(gè)地址，這樣的地址稱為址，這樣的地址稱為I/OI/O端口地址端口地址，或者簡(jiǎn)稱，或者簡(jiǎn)稱I/OI/O地址地址。7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式 對(duì)對(duì)I/

9、OI/O端口安排地址的方式稱為端口安排地址的方式稱為I/OI/O端口的編端口的編址方式。址方式。 I/OI/O端口的編址方式有以下兩種：端口的編址方式有以下兩種：端口與存儲(chǔ)器分別獨(dú)立編址端口與存儲(chǔ)器分別獨(dú)立編址端口與存儲(chǔ)器統(tǒng)一編址端口與存儲(chǔ)器統(tǒng)一編址(1)(1)獨(dú)立編址方式獨(dú)立編址方式獨(dú)立編址方式是指獨(dú)立編址方式是指I/OI/O端口與存儲(chǔ)器有相端口與存儲(chǔ)器有相互獨(dú)立的地址空間（如互獨(dú)立的地址空間（如8086 CPU8086 CPU）。兩者之）。兩者之間所以有相互獨(dú)立的地址空間，是因?yàn)樵L問(wèn)間所以有相互獨(dú)立的地址空間，是因?yàn)樵L問(wèn)I/OI/O端口和存儲(chǔ)器時(shí)采用了不同類型的讀寫信端口和存儲(chǔ)器時(shí)采用了不

10、同類型的讀寫信號(hào)。號(hào)。CPUCPU對(duì)存儲(chǔ)器的讀或?qū)懞蛯?duì)對(duì)存儲(chǔ)器的讀或?qū)懞蛯?duì)I/OI/O讀或?qū)懙淖x或?qū)懙闹噶钜膊幌嗤噶钜膊幌嗤?.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式8086/80888086/8088系統(tǒng)是典型的獨(dú)立編址方式，系統(tǒng)是典型的獨(dú)立編址方式，這是因?yàn)殡m然它們只提供一種讀這是因?yàn)殡m然它們只提供一種讀RDRD、寫、寫WRWR信信號(hào)，但是用存儲(chǔ)器和號(hào)，但是用存儲(chǔ)器和I/OI/O選擇信號(hào)選擇信號(hào)M/IOM/IO（80888088是是IO/MIO/M信號(hào)）可以區(qū)分是進(jìn)行存儲(chǔ)器讀寫操信號(hào)）可以區(qū)分是進(jìn)行存儲(chǔ)器讀寫操作還是作還是I/OI/O端口的讀寫操作，如下圖所示。端口的讀寫操作，如

11、下圖所示。7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式(1)(1)獨(dú)立編址方式獨(dú)立編址方式7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式M/IO接口 RD WR8086最小方式系統(tǒng)總線存儲(chǔ)器MEMRMEMW端口端口2016ABDBIOWIORI/O11118086/80888086/8088的獨(dú)立編址方式的獨(dú)立編址方式 l獨(dú)立編址方式優(yōu)點(diǎn)獨(dú)立編址方式優(yōu)點(diǎn)存儲(chǔ)器的容量可以達(dá)到與地址總線所決定存儲(chǔ)器的容量可以達(dá)到與地址總線所決定的地址空間相同。的地址空間相同。 訪問(wèn)訪問(wèn)I/OI/O端口時(shí)的地址位數(shù)可以較少，提端口時(shí)的地址位數(shù)可以較少，提高總線的利用率。高總線的利用率。l獨(dú)立編址方式缺點(diǎn)獨(dú)立編

12、址方式缺點(diǎn)必須設(shè)置專門的必須設(shè)置專門的I/OI/O指令，增加了指令系指令，增加了指令系統(tǒng)和有關(guān)硬件的復(fù)雜性。統(tǒng)和有關(guān)硬件的復(fù)雜性。 7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式(2) (2) 統(tǒng)一編址方式統(tǒng)一編址方式( (或稱為存儲(chǔ)器映射編址或稱為存儲(chǔ)器映射編址) ) I/OI/O端口與存儲(chǔ)器共享同一個(gè)地址空間，所有端口與存儲(chǔ)器共享同一個(gè)地址空間，所有的存儲(chǔ)單元只占用其中一部分地址，而的存儲(chǔ)單元只占用其中一部分地址，而I/OI/O端口端口則占用另外一部分地址。則占用另外一部分地址。 訪問(wèn)訪問(wèn)I/OI/O端口和存儲(chǔ)器可以使用相同的讀寫信端口和存儲(chǔ)器可以使用相同的讀寫信號(hào)，在這種情況下，要求給

13、各個(gè)存儲(chǔ)單元和各號(hào)，在這種情況下，要求給各個(gè)存儲(chǔ)單元和各個(gè)個(gè)I/OI/O端口分配互不相同的地址，端口分配互不相同的地址，CPUCPU通過(guò)不同通過(guò)不同地址來(lái)選擇某一個(gè)存儲(chǔ)單元或地址來(lái)選擇某一個(gè)存儲(chǔ)單元或I/OI/O端口進(jìn)行訪問(wèn)。端口進(jìn)行訪問(wèn)。 7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式兩種編址方式中地址空間的關(guān)系兩種編址方式中地址空間的關(guān)系: : 7.27.2外設(shè)接口的編址方式外設(shè)接口的編址方式存儲(chǔ)器地址空間02NI/O端口地址空間 存儲(chǔ)器地址空間I/O端口地址空間02N(a) (a) 獨(dú)立編址方式獨(dú)立編址方式 (b) (b) 統(tǒng)一編址方式統(tǒng)一編址方式 7.27.2外設(shè)接口的編址方式外設(shè)接

14、口的編址方式統(tǒng)一編址方式的優(yōu)點(diǎn)統(tǒng)一編址方式的優(yōu)點(diǎn) 無(wú)需專門的無(wú)需專門的I/OI/O指令指令, ,編程較為靈活。編程較為靈活。 統(tǒng)一編址方式的缺點(diǎn)統(tǒng)一編址方式的缺點(diǎn)I/OI/O端口占用了存儲(chǔ)器的一部分地址空端口占用了存儲(chǔ)器的一部分地址空間因而影響到系統(tǒng)中存儲(chǔ)器的容量。間因而影響到系統(tǒng)中存儲(chǔ)器的容量。 訪問(wèn)存儲(chǔ)器和訪問(wèn)訪問(wèn)存儲(chǔ)器和訪問(wèn)I/OI/O端口必須使用相同端口必須使用相同位數(shù)的地址，使指令地址碼加長(zhǎng)，總線中位數(shù)的地址，使指令地址碼加長(zhǎng)，總線中傳送信息量增加。傳送信息量增加。 作業(yè)作業(yè)1，2，3，6，7本教案內(nèi)容本教案內(nèi)容 第第7 7章章 常用芯片的接口技術(shù)常用芯片的接口技術(shù)1. 1. 概述概

15、述(I/O(I/O接口的基本概念接口的基本概念) )2. 2. 外設(shè)接口的編址方式外設(shè)接口的編址方式 3. 輸入輸入/輸出的基本方式及基本模式輸出的基本方式及基本模式 4. 常用芯片的接口技術(shù)常用芯片的接口技術(shù) 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 輸入輸入/ /輸出的控制方式輸出的控制方式是指以何種方式控制計(jì)是指以何種方式控制計(jì)算機(jī)的主機(jī)算機(jī)的主機(jī)( (包括微處理器、存儲(chǔ)器等包括微處理器、存儲(chǔ)器等) )與與I/OI/O接口接口之間進(jìn)行數(shù)據(jù)傳送。根據(jù)之間進(jìn)行數(shù)據(jù)傳送。根據(jù)I/OI/O設(shè)備與主機(jī)的并行工設(shè)備與主機(jī)的并行工作程度，微型計(jì)算機(jī)的輸入作程度，微

16、型計(jì)算機(jī)的輸入/ /輸出控制方式主要有輸出控制方式主要有無(wú)條件傳送方式、程序查詢方式、無(wú)條件傳送方式、程序查詢方式、I/OI/O中斷方式和中斷方式和DMADMA方式等四種。方式等四種。 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 無(wú)條件傳送方式無(wú)條件傳送方式( (又稱又稱“同步傳送方式同步傳送方式”) ) 指指I/OI/O設(shè)備可以在微處理器限定的時(shí)間內(nèi)準(zhǔn)設(shè)備可以在微處理器限定的時(shí)間內(nèi)準(zhǔn)備就緒，可以直接執(zhí)行預(yù)先編制的備就緒，可以直接執(zhí)行預(yù)先編制的I/OI/O程序?qū)崿F(xiàn)程序?qū)崿F(xiàn)輸入輸入/ /輸出操作，而無(wú)需查詢輸出操作，而無(wú)需查詢I/OI/O設(shè)備的狀態(tài)。設(shè)備的狀態(tài)

17、。 該方式最簡(jiǎn)單的輸入該方式最簡(jiǎn)單的輸入/ /輸出控制方式輸出控制方式; ;所需要所需要的軟、硬件較少，實(shí)現(xiàn)簡(jiǎn)單。但前提條件是要求的軟、硬件較少，實(shí)現(xiàn)簡(jiǎn)單。但前提條件是要求I/OI/O設(shè)備能夠及時(shí)準(zhǔn)備就緒。設(shè)備能夠及時(shí)準(zhǔn)備就緒。7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式無(wú)條件傳送方式典型的輸入無(wú)條件傳送方式典型的輸入/ /輸出接口形式輸出接口形式: :端口地址譯碼三態(tài)門數(shù)據(jù)總線A0A9AENIOR1G2G地址選擇讀LS373鎖存器LS244輸入數(shù)據(jù)端口的典型結(jié)構(gòu)輸入數(shù)據(jù)端口的典型結(jié)構(gòu)7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模

18、式無(wú)條件傳送方式典型的輸入無(wú)條件傳送方式典型的輸入/ /輸出接口形式輸出接口形式: : 輸出數(shù)據(jù)端口的典型結(jié)構(gòu)輸出數(shù)據(jù)端口的典型結(jié)構(gòu)端口地址譯碼鎖存器數(shù)據(jù)總線A0A9AENIOW1G2G地址選擇寫LS3737.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式2.2.程序查詢方式程序查詢方式 程序查詢方式也稱為程序查詢方式也稱為“異步傳送方式異步傳送方式”或者或者“有條件傳送方式有條件傳送方式”，其典型結(jié)構(gòu)如圖，其典型結(jié)構(gòu)如圖7.17.1所示。所示。 在這種方式中，微處理器在進(jìn)行輸入在這種方式中，微處理器在進(jìn)行輸入/ /輸出操輸出操作前要不斷查詢作前要不斷查詢I/OI/

19、O設(shè)備的狀態(tài)，只有當(dāng)設(shè)備的狀態(tài)，只有當(dāng)I/OI/O設(shè)備準(zhǔn)設(shè)備準(zhǔn)備就緒時(shí)才執(zhí)行備就緒時(shí)才執(zhí)行I/OI/O指令，完成輸入指令，完成輸入/ /輸出操作。因輸出操作。因此，此，I/OI/O接口除了數(shù)據(jù)端口外，還需要具有指示接口除了數(shù)據(jù)端口外，還需要具有指示I/OI/O設(shè)備狀態(tài)的端口，以供微處理器的查詢和檢測(cè)。設(shè)備狀態(tài)的端口，以供微處理器的查詢和檢測(cè)。 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式微處理器讀I / O 設(shè)備狀態(tài)準(zhǔn)備就緒微處理器從I / O接口讀一個(gè)字微處理器向主完成否現(xiàn)行程序N現(xiàn)行程序啟動(dòng)I / O 設(shè)備N存寫入一個(gè)字程序程序查詢查詢方式方式的流的流程圖

20、程圖7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 當(dāng)系統(tǒng)中有多個(gè)當(dāng)系統(tǒng)中有多個(gè)I/OI/O設(shè)備進(jìn)行輸入設(shè)備進(jìn)行輸入/ /輸出操作輸出操作時(shí)，微處理器需要按照一定次序或優(yōu)先級(jí)輪流查詢時(shí)，微處理器需要按照一定次序或優(yōu)先級(jí)輪流查詢這些這些I/OI/O設(shè)備的狀態(tài)，當(dāng)某個(gè)設(shè)備的狀態(tài)，當(dāng)某個(gè)I/OI/O設(shè)備就緒時(shí)，則完設(shè)備就緒時(shí)，則完成這個(gè)成這個(gè)I/OI/O設(shè)備的輸入或輸出操作，其流程如圖設(shè)備的輸入或輸出操作，其流程如圖7.67.6所示。所示。 由于微處理器需要輪流查詢多個(gè)由于微處理器需要輪流查詢多個(gè)I/OI/O設(shè)備的狀設(shè)備的狀態(tài)，所以當(dāng)某個(gè)設(shè)備準(zhǔn)備就緒時(shí)，微處理器并不一

21、態(tài)，所以當(dāng)某個(gè)設(shè)備準(zhǔn)備就緒時(shí)，微處理器并不一定能及時(shí)響應(yīng)，特別是在定能及時(shí)響應(yīng)，特別是在I/OI/O設(shè)備速度較快時(shí)，問(wèn)設(shè)備速度較快時(shí)，問(wèn)題更加嚴(yán)重，所以程序查詢方式的題更加嚴(yán)重，所以程序查詢方式的實(shí)時(shí)性也較差，實(shí)時(shí)性也較差，通常只適合慢速設(shè)備的輸入通常只適合慢速設(shè)備的輸入/ /輸出操作輸出操作。 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式準(zhǔn) 備 就 緒Y讀I /O 設(shè) 備 N 的 狀 態(tài)啟 動(dòng) N 個(gè) I /O 設(shè) 備讀I /O 設(shè) 備 1 的 狀 態(tài)讀I /O 設(shè) 備 2 的 狀 態(tài)準(zhǔn) 備 就 緒準(zhǔn) 備 就 緒完 成 I /O 設(shè) 備 1 的一 次 輸 入

22、 /輸 出 操 作Y完 成 I /O 設(shè) 備 2 的一 次 輸 入 /輸 出 操 作Y完 成 I /O 設(shè) 備 N 的一 次 輸 入 /輸 出 操 作對(duì)多個(gè)設(shè)備的程序查詢流程對(duì)多個(gè)設(shè)備的程序查詢流程 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式3. I/O3. I/O中斷方式中斷方式啟動(dòng)I/O設(shè)備第K 條指令第K+1 條指令中斷服務(wù)程序主程序 I/O I/O中斷方式的過(guò)程中斷方式的過(guò)程7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式I/OI/O中斷方式在中斷方式在I/OI/O設(shè)備準(zhǔn)備期間不需要微設(shè)備準(zhǔn)備期間不需要微處理器處理器“原

23、地踏步原地踏步”查詢查詢I/OI/O設(shè)備的狀態(tài)設(shè)備的狀態(tài), ,而程序查詢方式則是串行的，所以而程序查詢方式則是串行的，所以I/OI/O中斷中斷方式充分利用了微處理器資源，方式充分利用了微處理器資源，提高了輸提高了輸入入/ /輸出操作的效率輸出操作的效率。7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 當(dāng)采用當(dāng)采用I/OI/O中斷方式實(shí)現(xiàn)系統(tǒng)中多個(gè)中斷方式實(shí)現(xiàn)系統(tǒng)中多個(gè)I/OI/O設(shè)備的輸入設(shè)備的輸入/ /輸出操作時(shí)，利用硬件輸出操作時(shí)，利用硬件排隊(duì)電路和中斷屏蔽寄存器可以靈活地安排隊(duì)電路和中斷屏蔽寄存器可以靈活地安排這些排這些I/OI/O設(shè)備的優(yōu)先級(jí)，及時(shí)地對(duì)中

24、斷設(shè)備的優(yōu)先級(jí)，及時(shí)地對(duì)中斷請(qǐng)求做出響應(yīng)，因此也請(qǐng)求做出響應(yīng)，因此也具有較好的實(shí)時(shí)性具有較好的實(shí)時(shí)性。7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 與程序查詢方式相比，實(shí)現(xiàn)與程序查詢方式相比，實(shí)現(xiàn)I/OI/O中斷方式中斷方式需要增加有關(guān)的軟、硬件，比如接口中需需要增加有關(guān)的軟、硬件，比如接口中需要增加中斷請(qǐng)求電路，系統(tǒng)中還要增加中要增加中斷請(qǐng)求電路，系統(tǒng)中還要增加中斷控制電路，實(shí)現(xiàn)優(yōu)先級(jí)設(shè)置和判定、中斷控制電路，實(shí)現(xiàn)優(yōu)先級(jí)設(shè)置和判定、中斷允許和屏蔽，以及產(chǎn)生中斷向量地址等斷允許和屏蔽，以及產(chǎn)生中斷向量地址等功能，因此功能，因此I/OI/O中斷方式在中斷方式在一

25、定程度上增加一定程度上增加成本和復(fù)雜性成本和復(fù)雜性 。7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式4. DMA4. DMA方式方式 DMA(Direct Memory Access)DMA(Direct Memory Access)方式稱為方式稱為直接存儲(chǔ)器訪問(wèn)方式，其含義是直接在主存直接存儲(chǔ)器訪問(wèn)方式，其含義是直接在主存儲(chǔ)器和儲(chǔ)器和I/OI/O設(shè)備之間成塊傳送數(shù)據(jù)，既不需設(shè)備之間成塊傳送數(shù)據(jù)，既不需要微處理器的參與，數(shù)據(jù)也不需要在微處理要微處理器的參與，數(shù)據(jù)也不需要在微處理器中進(jìn)行中轉(zhuǎn)。器中進(jìn)行中轉(zhuǎn)。 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸

26、出的基本方式及基本模式 在在DMADMA方式中，控制數(shù)據(jù)在主存儲(chǔ)器方式中，控制數(shù)據(jù)在主存儲(chǔ)器和和I/OI/O接口之間進(jìn)行傳送的硬件稱為接口之間進(jìn)行傳送的硬件稱為DMADMA控制控制(DMAC)(DMAC)，其內(nèi)部組成和工作原理如，其內(nèi)部組成和工作原理如圖圖7.87.8所示。由于所示。由于DMADMA控制器將控制器將I/OI/O設(shè)備設(shè)備連接在總線上，作用類似于連接在總線上，作用類似于I/OI/O接口，接口，因此也將其稱為因此也將其稱為DMADMA接口接口。 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式系統(tǒng)總線微處理器DMA控制器數(shù)據(jù)緩存器地址寄存器字計(jì)數(shù)器控制/

27、狀態(tài)寄存器存儲(chǔ)器HOLDHLDA輸入設(shè)備DMA請(qǐng)求DMA應(yīng)答圖圖7.8 DMA7.8 DMA控制器的內(nèi)部組成和工作原理控制器的內(nèi)部組成和工作原理7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式。 在數(shù)據(jù)傳送過(guò)程中，數(shù)據(jù)緩存器用于暫在數(shù)據(jù)傳送過(guò)程中，數(shù)據(jù)緩存器用于暫存數(shù)據(jù)，地址寄存器存放的是在主存儲(chǔ)器中存數(shù)據(jù)，地址寄存器存放的是在主存儲(chǔ)器中的地址，它的值隨著數(shù)據(jù)的傳送而遞增或遞的地址，它的值隨著數(shù)據(jù)的傳送而遞增或遞減，字計(jì)數(shù)器的初值等于數(shù)據(jù)塊的字節(jié)數(shù)，減，字計(jì)數(shù)器的初值等于數(shù)據(jù)塊的字節(jié)數(shù)，每傳送一個(gè)字節(jié)，字計(jì)數(shù)器自動(dòng)減每傳送一個(gè)字節(jié)，字計(jì)數(shù)器自動(dòng)減1 1，當(dāng)其，當(dāng)其

28、值變?yōu)橹底優(yōu)? 0時(shí)，傳送結(jié)束，而控制時(shí)，傳送結(jié)束，而控制/ /狀態(tài)寄存器狀態(tài)寄存器和控制邏輯電路則用于控制和控制邏輯電路則用于控制DMADMA工作方式、工作方式、指示指示DMADMA控制器的狀態(tài)?？刂破鞯臓顟B(tài)。以輸入設(shè)備為例，一個(gè)完整的以輸入設(shè)備為例，一個(gè)完整的DMADMA傳送過(guò)程下：傳送過(guò)程下：7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式微處理器啟動(dòng)輸入設(shè)備，并且將數(shù)據(jù)塊在主存微處理器啟動(dòng)輸入設(shè)備，并且將數(shù)據(jù)塊在主存儲(chǔ)器的起始地址、數(shù)據(jù)塊的字或字節(jié)數(shù)，以及儲(chǔ)器的起始地址、數(shù)據(jù)塊的字或字節(jié)數(shù)，以及DMADMA的工作方式等內(nèi)容寫入地址寄存的工作方式等內(nèi)容寫入地

29、址寄存 器、字計(jì)器、字計(jì)數(shù)器和控制數(shù)器和控制/ /狀態(tài)寄存器，完成對(duì)狀態(tài)寄存器，完成對(duì)DMADMA控制器的控制器的設(shè)置；設(shè)置；輸入設(shè)備準(zhǔn)備就緒后將一個(gè)字節(jié)寫入輸入設(shè)備準(zhǔn)備就緒后將一個(gè)字節(jié)寫入DMADMA控制控制 器的數(shù)據(jù)緩存器中，并向器的數(shù)據(jù)緩存器中，并向DMADMA控制器提出控制器提出DMADMA請(qǐng)請(qǐng) 求；求；DMADMA控制器向微處理器發(fā)出控制器向微處理器發(fā)出HOLDHOLD信號(hào)，申請(qǐng)信號(hào)，申請(qǐng) 總線的使用權(quán)總線的使用權(quán). .微處理器釋放總線，并通過(guò)微處理器釋放總線，并通過(guò) HLDAHLDA信號(hào)向信號(hào)向DMADMA控制器做出應(yīng)答；控制器做出應(yīng)答；DMADMA控制器占用總線，通過(guò)總線給出地址

30、、控制器占用總線，通過(guò)總線給出地址、 數(shù)據(jù)和寫信號(hào)，將一個(gè)字節(jié)數(shù)據(jù)寫入主存儲(chǔ)數(shù)據(jù)和寫信號(hào)，將一個(gè)字節(jié)數(shù)據(jù)寫入主存儲(chǔ) 器中，然后將字計(jì)數(shù)器減器中，然后將字計(jì)數(shù)器減1 1，并向輸入設(shè)備，并向輸入設(shè)備 做出做出DMADMA應(yīng)答；應(yīng)答；7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式重復(fù)重復(fù)- -步，直至計(jì)數(shù)器為步，直至計(jì)數(shù)器為0 0，然后，然后DMADMA控制器通過(guò)中斷方式通知微處理器傳送控制器通過(guò)中斷方式通知微處理器傳送 結(jié)束，并釋放總線。結(jié)束，并釋放總線。 7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式DMADMA傳送方式的突出優(yōu)點(diǎn)傳

31、送方式的突出優(yōu)點(diǎn) 傳送過(guò)程無(wú)需處理器的控制，數(shù)據(jù)也無(wú)需傳送過(guò)程無(wú)需處理器的控制，數(shù)據(jù)也無(wú)需經(jīng)過(guò)微處理器，而是直接在經(jīng)過(guò)微處理器，而是直接在I/OI/O設(shè)備與主存儲(chǔ)設(shè)備與主存儲(chǔ)器間進(jìn)行，因此既節(jié)省了微處理器的時(shí)間，器間進(jìn)行，因此既節(jié)省了微處理器的時(shí)間，也使傳送速率大大提高，特別適合于硬盤等也使傳送速率大大提高，特別適合于硬盤等高速高速I/OI/O設(shè)備的輸入設(shè)備的輸入/ /輸出操作。輸出操作。7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)一、一、I/OI/O地址譯碼及譯碼電路地址譯碼及譯碼電路 I/O I/O地址譯碼方式和存儲(chǔ)器地址譯碼方地址譯碼方式和存儲(chǔ)器地址譯碼方式一樣，有下列三種譯碼方

32、式：式一樣，有下列三種譯碼方式：l 全地址譯碼方式全地址譯碼方式 l 部分地址譯碼方式部分地址譯碼方式l 線地址譯碼方式線地址譯碼方式7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)一、一、I/OI/O地址譯碼及譯碼電路地址譯碼及譯碼電路 在在I/OI/O地址譯碼中，采用的譯碼電路地址譯碼中，采用的譯碼電路形式，也和存儲(chǔ)器地址譯碼一樣，有：形式，也和存儲(chǔ)器地址譯碼一樣，有：l 門電路譯碼門電路譯碼 l 專用譯碼器譯碼專用譯碼器譯碼 l 數(shù)字比較器譯碼數(shù)字比較器譯碼l 可編程邏輯器件（如可編程邏輯器件（如CPLD/FPGACPLD/FPGA）譯碼等）譯碼等 7.4 7.4 常用芯片的接口技術(shù)

33、常用芯片的接口技術(shù) 在在I/OI/O地址譯碼中，不管采用何種譯碼方地址譯碼中，不管采用何種譯碼方式和譯碼電路形式，與存儲(chǔ)器地址譯碼不同式和譯碼電路形式，與存儲(chǔ)器地址譯碼不同之處為參加譯碼的地址線的條數(shù)不同，以及之處為參加譯碼的地址線的條數(shù)不同，以及參加譯碼的控制信號(hào)不同。下面給出了在不參加譯碼的控制信號(hào)不同。下面給出了在不同的系統(tǒng)中進(jìn)行同的系統(tǒng)中進(jìn)行I/OI/O端口地址譯碼及端口地址譯碼及I/OI/O電路電路設(shè)計(jì)時(shí)，用到的總線信號(hào)：設(shè)計(jì)時(shí)，用到的總線信號(hào)： ，7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)l 80888088最小方式系統(tǒng)：最小方式系統(tǒng)： l 80888088最大方式系統(tǒng)最

34、大方式系統(tǒng): : l IBM PC/XT IBM PC/XT 系統(tǒng)：系統(tǒng)： 15070/AA DD IO MRDW R， ， 15070AADDIOW， IOR， 9070AADDIOWAEN， IOR， ，l 80868086最大方式系統(tǒng)：最大方式系統(tǒng)： 15015870AADDDD，,IOR IOW BHE15015870AADDDD，/MIO R D W R B H E，l 80868086最小方式系統(tǒng)最小方式系統(tǒng): : 7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù) 注意注意，IBM PCIBM PC系統(tǒng)機(jī)采用的系統(tǒng)機(jī)采用的CPUCPU為為80888088，給，給I/OI/O分配

35、地址只用了分配地址只用了A A9 9A A0 01010條地址線，所以條地址線，所以I/OI/O地址空間為地址空間為 （即（即 ）, ,其中前其中前512B512B地址分配給主機(jī)板上的地址分配給主機(jī)板上的I/OI/O，后，后512B512B地址分地址分配給插件板上的配給插件板上的I/OI/O。而且當(dāng)。而且當(dāng)AENAEN1 1時(shí)表示正在時(shí)表示正在進(jìn)行進(jìn)行DMADMA操作，因此，設(shè)計(jì)譯碼電路時(shí)，應(yīng)該使操作，因此，設(shè)計(jì)譯碼電路時(shí)，應(yīng)該使AENAEN0 0。 1021KB0003HFFH7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)二、系統(tǒng)總線驅(qū)動(dòng)及控制二、系統(tǒng)總線驅(qū)動(dòng)及控制 在較大的微機(jī)應(yīng)用系

36、統(tǒng)中，在較大的微機(jī)應(yīng)用系統(tǒng)中，I/OI/O插件板設(shè)計(jì)時(shí)要插件板設(shè)計(jì)時(shí)要考慮系統(tǒng)總線的負(fù)載能力，必要時(shí)可以通過(guò)緩沖器考慮系統(tǒng)總線的負(fù)載能力，必要時(shí)可以通過(guò)緩沖器或總線驅(qū)動(dòng)來(lái)提高總線的負(fù)載能力。常用的緩沖器或總線驅(qū)動(dòng)來(lái)提高總線的負(fù)載能力。常用的緩沖器或總線驅(qū)動(dòng)器有或總線驅(qū)動(dòng)器有74LS37374LS373、74LS244(74LS244(單向單向8 8位位) )和和74LS245(74LS245(雙向雙向8 8位位) )等。等。 u 對(duì)單向的地址總線及控制總線的驅(qū)動(dòng)可以對(duì)單向的地址總線及控制總線的驅(qū)動(dòng)可以74LS37374LS373、74LS24474LS244等芯片緩沖的方式。等芯片緩沖的方式。

37、 7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)u 對(duì)雙向系統(tǒng)數(shù)據(jù)總線的驅(qū)動(dòng)與控制，要遵循對(duì)雙向系統(tǒng)數(shù)據(jù)總線的驅(qū)動(dòng)與控制，要遵循下列原則：下列原則： 只有當(dāng)只有當(dāng)CPUCPU讀板內(nèi)讀板內(nèi)I/OI/O端口時(shí)，驅(qū)動(dòng)器指向系端口時(shí)，驅(qū)動(dòng)器指向系統(tǒng)總線的三態(tài)門才允許導(dǎo)通；統(tǒng)總線的三態(tài)門才允許導(dǎo)通； 只有當(dāng)只有當(dāng)CPUCPU寫板內(nèi)寫板內(nèi)I/OI/O端口時(shí)，驅(qū)動(dòng)器指向板端口時(shí)，驅(qū)動(dòng)器指向板內(nèi)的三態(tài)門是導(dǎo)通的；內(nèi)的三態(tài)門是導(dǎo)通的； 當(dāng)當(dāng)CPUCPU不去尋址板內(nèi)不去尋址板內(nèi)I/OI/O端口時(shí)，驅(qū)動(dòng)器兩邊端口時(shí)，驅(qū)動(dòng)器兩邊均處于高阻狀態(tài)。均處于高阻狀態(tài)。 7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技

38、術(shù)三、典型例題三、典型例題 例例7.1 7.1 在在PC/XTPC/XT系統(tǒng)總線上擴(kuò)充設(shè)計(jì)一個(gè)數(shù)據(jù)輸系統(tǒng)總線上擴(kuò)充設(shè)計(jì)一個(gè)數(shù)據(jù)輸出端口，出端口， 分配給該端口的地址為分配給該端口的地址為280H280H，輸出端口，輸出端口芯片用芯片用74LS37474LS374，輸出設(shè)備為，輸出設(shè)備為8 8個(gè)個(gè)LEDLED發(fā)光二極管。發(fā)光二極管。（1 1）畫出此輸出端口與）畫出此輸出端口與PC/XTPC/XT系統(tǒng)總線以及系統(tǒng)總線以及與與LEDLED發(fā)光二極管的連接圖。發(fā)光二極管的連接圖。（2 2）編寫使）編寫使8 8個(gè)個(gè)LEDLED發(fā)光二極管每間隔一段時(shí)間交發(fā)光二極管每間隔一段時(shí)間交替亮滅的功能段程序。替亮滅

39、的功能段程序。7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)解：解：74LS37474LS374的功能和的功能和74LS37374LS373相同，都是相同，都是8 8位數(shù)據(jù)位數(shù)據(jù)輸出鎖存器，不同之處是使能信號(hào)的有效形式，輸出鎖存器，不同之處是使能信號(hào)的有效形式，74LS37474LS374的使能信號(hào)的使能信號(hào)CPCP為上升沿有效。為上升沿有效。LEDLED發(fā)光二發(fā)光二極管導(dǎo)通時(shí)流過(guò)的電流應(yīng)極管導(dǎo)通時(shí)流過(guò)的電流應(yīng)20mA,20mA,否則會(huì)損壞器件。否則會(huì)損壞器件。設(shè)計(jì)的此輸出端口與設(shè)計(jì)的此輸出端口與PC/XTPC/XT系統(tǒng)總線以及與系統(tǒng)總線以及與LEDLED發(fā)發(fā)光二極管的連接圖如圖光二極管

40、的連接圖如圖7.97.9所示。所示。 7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)圖圖7.9 7.9 例例7.17.1的連接圖的連接圖7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù) 編寫使編寫使8 8個(gè)個(gè)LEDLED發(fā)光二極管每間隔一段時(shí)間交發(fā)光二極管每間隔一段時(shí)間交替亮滅的功能段程序如下：替亮滅的功能段程序如下： MOV DX,280HMOV DX,280HLOP: MOV AL,0FFHLOP: MOV AL,0FFH OUT DX,AL OUT DX,AL ；使；使8 8個(gè)個(gè)LEDLED發(fā)光二極管亮發(fā)光二極管亮 CALL DELAY1S CALL DELAY1S ；調(diào)用；調(diào)

41、用1 1秒延時(shí)子程序秒延時(shí)子程序 MOV AL,00HMOV AL,00H OUT DX,AL OUT DX,AL ；使；使8 8個(gè)個(gè)LEDLED發(fā)光二極管滅發(fā)光二極管滅 JMP LOPJMP LOP7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)三、典型例題三、典型例題 例例7.2 7.2 在在8086 CPU8086 CPU工作在最小方式組成的微機(jī)系工作在最小方式組成的微機(jī)系中中. .擴(kuò)充設(shè)計(jì)一個(gè)數(shù)據(jù)輸入端口，分配給該端口的擴(kuò)充設(shè)計(jì)一個(gè)數(shù)據(jù)輸入端口，分配給該端口的地址地址8001H8001H，輸入端口芯片用，輸入端口芯片用74LS24574LS245，輸入設(shè)備為，輸入設(shè)備為8 8個(gè)乒乓

42、開關(guān)。個(gè)乒乓開關(guān)。 （1 1）畫出此輸入端口與）畫出此輸入端口與80868086系統(tǒng)總線以及與輸系統(tǒng)總線以及與輸入設(shè)備的連接圖。入設(shè)備的連接圖。（2 2）編寫程序檢測(cè)）編寫程序檢測(cè)K K0 0開關(guān)，若開關(guān)，若K K0 0斷開，程序轉(zhuǎn)斷開，程序轉(zhuǎn)向向PROG1PROG1；K K0 0閉合，程序轉(zhuǎn)向閉合，程序轉(zhuǎn)向PROG2PROG2。7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)解：解： 由于為由于為80868086系統(tǒng)，且端口地址系統(tǒng)，且端口地址8001H8001H為奇為奇地址，所以使用高地址，所以使用高8 8位數(shù)據(jù)線，且在位數(shù)據(jù)線，且在I/OI/O端口地端口地址譯碼中，址譯碼中， =0=

43、0要參加譯碼。設(shè)計(jì)的此輸入要參加譯碼。設(shè)計(jì)的此輸入端口與端口與80868086系統(tǒng)總線以及與輸入設(shè)備的連接圖系統(tǒng)總線以及與輸入設(shè)備的連接圖如圖如圖7.107.10所示。所示。 BHE7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)圖圖7.10 7.10 例例7.27.2的連接圖的連接圖7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)若若K K0 0開關(guān)斷開程序轉(zhuǎn)向開關(guān)斷開程序轉(zhuǎn)向PROG1PROG1，K K0 0閉合程序轉(zhuǎn)閉合程序轉(zhuǎn)向向PROG2PROG2的程序如下：的程序如下：MOV DXMOV DX，8001H8001HMOV DXMOV DX，8001H8001HTEST AL,

44、 01HTEST AL, 01HJZ PROG2JZ PROG2PROG1:PROG1: PROG2:PROG2:7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)三、典型例題三、典型例題 例例7.3 7.3 某一輸出設(shè)備的工作時(shí)序如圖某一輸出設(shè)備的工作時(shí)序如圖7.117.11所示。所示。當(dāng)它不忙時(shí)，其狀態(tài)信號(hào)當(dāng)它不忙時(shí)，其狀態(tài)信號(hào)BUSY=0BUSY=0，CPUCPU可經(jīng)接口向可經(jīng)接口向外設(shè)輸出數(shù)據(jù)，而當(dāng)數(shù)據(jù)加到外設(shè)上時(shí)，必須利用外設(shè)輸出數(shù)據(jù)，而當(dāng)數(shù)據(jù)加到外設(shè)上時(shí)，必須利用負(fù)脈沖將數(shù)據(jù)鎖存于外設(shè)，并命令外設(shè)接收該數(shù)據(jù)。負(fù)脈沖將數(shù)據(jù)鎖存于外設(shè)，并命令外設(shè)接收該數(shù)據(jù)。 試將其外設(shè)連接到試將其外

45、設(shè)連接到80888088系統(tǒng)總線上。系統(tǒng)總線上。2.2.編程序?qū)崿F(xiàn)將內(nèi)存編程序?qū)崿F(xiàn)將內(nèi)存40000H40000H開始的連續(xù)開始的連續(xù)5050個(gè)個(gè)字節(jié)單元的數(shù)據(jù)，利用查詢法輸出給該設(shè)備。字節(jié)單元的數(shù)據(jù)，利用查詢法輸出給該設(shè)備。7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)圖圖7.11 7.11 外設(shè)工作時(shí)序外設(shè)工作時(shí)序7.4 7.4 常用芯片的接口技術(shù)常用芯片的接口技術(shù)解：解： 選用兩片選用兩片74LS27374LS273分別作數(shù)據(jù)輸出和命分別作數(shù)據(jù)輸出和命令輸出端口寄存器，利用令輸出端口寄存器，利用1 1片片74LS24474LS244作作BUSYBUSY狀態(tài)輸入端口寄存器，譯碼器用狀態(tài)輸入端口寄存器，譯碼器用74