時序邏輯電路

1、第六章第六章時序邏輯電路時序邏輯電路第六章時序邏輯電路第六章時序邏輯電路6.1 6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念6.2 6.2 同步時序邏輯電路的分析同步時序邏輯電路的分析6.3 6.3 同步時序邏輯電路的設計同步時序邏輯電路的設計6.4 6.4 異步時序邏輯電路的分析異步時序邏輯電路的分析6.5 6.5 若干典型的時序邏輯集成電路若干典型的時序邏輯集成電路6.7 6.7 時序可編程邏輯器件時序可編程邏輯器件 時序邏輯電路時序邏輯電路任何一個時刻的輸出狀態(tài)不僅取決于當任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與電路的原狀態(tài)有關。時的輸入信號，還與電路的原狀態(tài)有關。

2、特點特點：（：（1 1）含有具有記憶元件（最常用的是觸發(fā)器）。）含有具有記憶元件（最常用的是觸發(fā)器）。 （2 2）具有反饋通道。）具有反饋通道。組合電路組合電路觸發(fā)器觸發(fā)器電路電路X1XiZ1ZjQ1QmD1Dm輸入輸入信號信號信號信號輸出輸出觸發(fā)器觸發(fā)器觸發(fā)器觸發(fā)器輸入信號輸入信號輸出信號輸出信號CP圖圖6.1.1 6.1.1 時序邏輯電路框圖時序邏輯電路框圖6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念一、分析時序邏輯電路的一般步驟一、分析時序邏輯電路的一般步驟 1 1由邏輯圖寫出下列各邏輯方程式：由邏輯圖寫出下列各邏輯方程式： （1 1）各觸發(fā)器的時鐘方程。）各觸發(fā)器的時鐘方程。

3、（2 2）時序電路的輸出方程。）時序電路的輸出方程。 （3 3）各觸發(fā)器的驅動方程。）各觸發(fā)器的驅動方程。 2 2將驅動方程代入相應觸發(fā)器的特性方程，求得時序邏輯將驅動方程代入相應觸發(fā)器的特性方程，求得時序邏輯 電路的狀態(tài)方程。電路的狀態(tài)方程。 3 3根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫 出狀態(tài)圖或時序圖。出狀態(tài)圖或時序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯 功能。功能。6.2 同步時序邏輯電路的分析同步時序邏輯電路的分析邏輯電路圖邏輯電路圖輸出函數(shù)和激勵函數(shù)表

4、達式輸出函數(shù)和激勵函數(shù)表達式 觸發(fā)器次觸發(fā)器次態(tài)方程態(tài)方程觸發(fā)器觸發(fā)器功能表功能表狀態(tài)表和狀態(tài)圖狀態(tài)表和狀態(tài)圖用時間圖和文字描述電路邏輯功能用時間圖和文字描述電路邏輯功能列出狀態(tài)列出狀態(tài)轉移真值表轉移真值表 電路次電路次態(tài)方程組態(tài)方程組二、同步時序邏輯電路的分析舉例二、同步時序邏輯電路的分析舉例例例6.2.1：試分析圖：試分析圖6.2.2所示的時序邏輯電路。所示的時序邏輯電路。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。（1）寫出輸出方程：）寫出輸出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQ

5、XZ01 )(nQXJ1 010 KnQXJ0 111 K （2 2）寫出驅動方程：）寫出驅動方程：（3 3）寫出）寫出JKJK觸發(fā)器的特性方程，然后將各驅動方程代入觸發(fā)器的特性方程，然后將各驅動方程代入 JKJK觸發(fā)觸發(fā) 器的特性方程，得各觸發(fā)器的次態(tài)方程：器的特性方程，得各觸發(fā)器的次態(tài)方程：（4 4）作狀態(tài)轉換表及狀態(tài)圖）作狀態(tài)轉換表及狀態(tài)圖 當當X X=0=0時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：輸出方程簡化為：輸出方程簡化為：由此作出狀態(tài)表及狀態(tài)圖。由此作出狀態(tài)表及狀態(tài)圖。1Q0Q000110/0/0/16.2.3 X=0時的狀態(tài)圖nnnnnQQXQKQJQ00000

6、10)(1 nnnnnQQXQKQJQ1111111) 0(nnnQQQ0101 nnnQQQ1011 nnQQZ01 當當X=1時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：輸出方程簡化為：輸出方程簡化為：由此作出狀態(tài)表及狀態(tài)圖。由此作出狀態(tài)表及狀態(tài)圖。將將X=0與與X=1的狀態(tài)圖合并的狀態(tài)圖合并 起來得完整的狀態(tài)圖。起來得完整的狀態(tài)圖。0001100/00/00/11/11/01/01Q Q0001001/1/0/06.2.4 X=1時的狀態(tài)圖nnnQQQ0101 nnnQQQ1110 nnQQZ01 根據(jù)狀態(tài)表或狀態(tài)圖，可畫出根據(jù)狀態(tài)表或狀態(tài)圖，可畫出在在CP脈沖作用下電路的時

7、序圖。脈沖作用下電路的時序圖。（5 5）畫時序波形圖。）畫時序波形圖。0001100/00/00/11/11/01/01Q0QXCPZ（6 6）邏輯功能分析：）邏輯功能分析：當當X=1=1時，按照減時，按照減1 1規(guī)律從規(guī)律從1001001010010010循環(huán)變化，循環(huán)變化，并每當轉換為并每當轉換為0000狀態(tài)（最小數(shù)）時，輸出狀態(tài)（最小數(shù)）時，輸出Z=1=1。該電路一共有該電路一共有3 3個狀態(tài)個狀態(tài)0000、0101、1010。當當X=0=0時，按照加時，按照加1 1規(guī)律規(guī)律從從0001100000011000循環(huán)變化，循環(huán)變化，并每當轉換為并每當轉換為1010狀態(tài)（最大數(shù)）時，狀態(tài)（最

8、大數(shù)）時，輸出輸出Z=1=1。所以該電路是一個可控的所以該電路是一個可控的3 3進制計數(shù)器。進制計數(shù)器。0001100/00/00/00/00/10/11/11/11/01/01/01/0圖圖6.2.5 6.2.5 例例6.2.16.2.1完整的狀態(tài)圖完整的狀態(tài)圖同步時序邏輯電路設計又稱同步時序邏輯電路設計又稱同步時序邏輯電路同步時序邏輯電路綜合，綜合，其基本指導思想是用盡可能少的觸發(fā)器和門其基本指導思想是用盡可能少的觸發(fā)器和門電路來完成設計。電路來完成設計。一、同步時序電路設計的一般步驟為：一、同步時序電路設計的一般步驟為：1. 作原始狀態(tài)圖和狀態(tài)表；2. 對原始狀態(tài)表化簡；3. 狀態(tài)分配；

9、4. 選定觸發(fā)器，求出輸出函數(shù)和激勵函數(shù)表達式；5. 畫出邏輯電路圖。6.3 同步時序邏輯電路的設計同步時序邏輯電路的設計狀態(tài)圖是同步時序電路設計的依據(jù)，它必須狀態(tài)圖是同步時序電路設計的依據(jù)，它必須正確反映設計要求。狀態(tài)圖的構成沒有統(tǒng)一的方正確反映設計要求。狀態(tài)圖的構成沒有統(tǒng)一的方法，關鍵是要充分正確地理解設計要求，明確電法，關鍵是要充分正確地理解設計要求，明確電路的輸入條件和輸出要求，輸入和輸出關系，以路的輸入條件和輸出要求，輸入和輸出關系，以及狀態(tài)的轉換關系。及狀態(tài)的轉換關系。原始狀態(tài)圖建立的一般過程為：原始狀態(tài)圖建立的一般過程為：假定一個初始狀態(tài)，由此出發(fā)，每加入一個假定一個初始狀態(tài)，由

10、此出發(fā)，每加入一個輸入信號，則記憶其次態(tài)，并標出其相應的輸出輸入信號，則記憶其次態(tài)，并標出其相應的輸出值。次態(tài)可能為現(xiàn)態(tài)、已有狀態(tài)或新的狀態(tài)，直值。次態(tài)可能為現(xiàn)態(tài)、已有狀態(tài)或新的狀態(tài)，直到?jīng)]有新的狀態(tài)為止。每個狀態(tài)的各種可能的輸?shù)經(jīng)]有新的狀態(tài)為止。每個狀態(tài)的各種可能的輸入值都要考慮到。入值都要考慮到。例：例：設計一個設計一個“ 110”序列檢測器，用來檢測串序列檢測器，用來檢測串行二進制序列，要求每當輸入行二進制序列，要求每當輸入110時，檢測器輸出時，檢測器輸出為為1，否則輸出為，否則輸出為0。其典型輸入輸出序列如下：。其典型輸入輸出序列如下：輸入輸入x：0101101110輸出輸出Z：00

11、00010001解：解：1. 作狀態(tài)圖和狀態(tài)表作狀態(tài)圖和狀態(tài)表0/01/0確定狀態(tài)：確定狀態(tài)：A：輸入0或多個0B：輸入1C：輸入11或多個1D：輸入1100A0/00/0B1/0D0/1C1/0X/Z1/00A0/10/0B1/01/0C1/02. 等價狀態(tài)合并等價狀態(tài)合并A =D0/0 A1/0 B0/0 A1/0 BX/Z0A0/00/0B1/0D0/1C1/01/01/00/00/0狀態(tài)化簡狀態(tài)化簡用觀察法可得下列最簡狀態(tài)表現(xiàn) 態(tài)次態(tài)/輸出Zx=0 x=1ABCA/0A/0A/1B/0C/0C/0現(xiàn) 態(tài)次態(tài) / 輸出Zx=0 x=1ABCDA/0A/0D/1A/0B/0C/0C/0B/

12、0現(xiàn)態(tài)Q2 Q1 次態(tài)Q2(n+1) Q1(n+1) / 輸出Zx=0 x=100011100/000/000/101/011/011/03.狀態(tài)分配狀態(tài)分配：現(xiàn) 態(tài)次態(tài)/輸出Zx=0 x=1ABCA/0A/0A/1B/0C/0C/0184.4.選擇觸發(fā)器。選擇觸發(fā)器。 本例選用本例選用2 2個個D觸發(fā)器。觸發(fā)器。010 00 11 1XQ1nQ0nQ1n+1Q0n+1/Y00/000/000/001/011/011/1編碼狀態(tài)表(一個存儲器可存儲一位二值數(shù)字一個存儲器可存儲一位二值數(shù)字)19驅動信號及輸出信號的真值表輸入 現(xiàn) 態(tài) 次 態(tài) 輸出 驅動信號 X Q1n Q0n Q1n+1 Q0n

13、+1 Y D1 D0 0 0 0 0 0 0 0 00 0 1 0 0 0 0 00 1 1 0 0 0 0 01 0 0 0 1 0 0 11 0 1 1 1 0 1 11 1 1 1 1 1 1 10 1 0 d d d d d1 1 0 d d d d d無效狀態(tài)205.5.求出狀態(tài)方程、驅動方程和輸出方程求出狀態(tài)方程、驅動方程和輸出方程。xQ1nQ0nD1xQ1nQ0nD0000011dd000d111dD1=XQ0nD0=X21由輸出卡諾圖可得電路的輸出方程：由輸出卡諾圖可得電路的輸出方程：Y=XQ1nQ0nxQ1nQ0nY000d001dY=XQ1n檢查在電路進入無關態(tài)檢查在電路進

14、入無關態(tài)10時輸出時輸出Y是否正確是否正確22（7 7）畫邏輯圖。）畫邏輯圖。根據(jù)驅動方程和輸出方程，畫出邏輯圖根據(jù)驅動方程和輸出方程，畫出邏輯圖。Q0C11DQC11DQX&CPQ1Y&Y=XQ1nQ0n（8）檢查能否自啟動檢查能否自啟動。0/01/0100/001Q1/00/0111/11/01X/Y0000/0QQ1n+1=D1=XQ0nQ0n+1=D0=X如電路有無關狀態(tài)一定要檢查自啟動如電路有無關狀態(tài)一定要檢查自啟動23上題如選擇上題如選擇JK觸發(fā)器怎么設計電路？觸發(fā)器怎么設計電路？24驅動信號及輸出信號的真值表輸入 現(xiàn) 態(tài) 次 態(tài) 輸出 驅動信號 X Q1n Q0n

15、 Q1n+1 Q0n+1 Y J1 K1 J0 K0 0 0 0 0 0 0 0 d 0 d0 0 1 0 0 0 0 d d 10 1 1 0 0 0 d 1 d 11 0 0 0 1 0 0 d 1 d1 0 1 1 1 0 1 d d 01 1 1 1 1 1 d 0 d 00 1 0 d d 1 d d d d1 1 0 d d 1 d d d d無效狀態(tài)25xQ1nQ0nJ11dddd000J1=X Q0nxQ1nQ0nK110ddddddk1=X26驅動信號及輸出信號的真值表輸入 現(xiàn) 態(tài) 次 態(tài) 輸出 驅動信號 X Q1n Q0n Q1n+1 Q0n+1 Y D1 D0 0 0 0

16、 0 0 0 0 00 0 1 0 0 0 0 00 1 1 0 0 0 0 01 0 0 0 1 0 0 11 0 1 1 1 0 1 11 1 1 1 1 1 1 10 1 0 d d d d d1 1 0 d d d d d無效狀態(tài)求方程的方法二求方程的方法二:確定狀態(tài)方程和輸出方程表達式：確定狀態(tài)方程和輸出方程表達式：以以X, Q1n Q2n為輸入變量，以為輸入變量，以Z,Q1n+1 Q2n+1為輸出變量畫卡若圖為輸出變量畫卡若圖XQ1n0010Q2n0d1dQ2n+1XQ1n0011Q2n0d1dQ1n+1XQ1n0000Q2n1d0dZnnXQQ112 XQn 11nQXZ2 nn

17、XQQ112 XQn 11nQXZ2 求激勵方程求激勵方程選選D觸發(fā)器，由觸發(fā)器，由Qn+1 = D 得：得：D2 = XQ1nD1 = X5. 畫邏輯圖畫邏輯圖D1cpQD1cpQXCPZ&129CP1 1= =Q0 0 （當（當FF0 0的的Q0 0由由0101時，時，Q1 1才可能改變狀態(tài)。）才可能改變狀態(tài)。）例例6.2.2：試分析圖試分析圖6.2.7所示的時序邏輯電路所示的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：該電路為異步時序邏輯電路。具體分析如下：（1 1）寫出各邏輯方程式。）寫出各邏輯方程式。時鐘方程：時鐘方程：CP0 0= =CP （時鐘脈沖源的上升沿觸發(fā)。

18、）（時鐘脈沖源的上升沿觸發(fā)。）6.4 異步時序邏輯電路的分析異步時序邏輯電路的分析30輸出方程：輸出方程：各觸發(fā)器的驅動方程：各觸發(fā)器的驅動方程：（3）作狀態(tài)轉換表。）作狀態(tài)轉換表。（2）將各驅動方程代入）將各驅動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：次態(tài)方程：111nnQDQ 1nnQDQ010 0（CP由由01時此式有效）時此式有效） （Q0由由01時此式有效）時此式有效） 31 （4）作狀態(tài)轉換圖、時序圖。）作狀態(tài)轉換圖、時序圖。（5 5）邏輯功能分析）邏輯功能分析 由狀態(tài)圖可知：該電路一共有由狀態(tài)圖可知：該電路一共有4個狀態(tài)個狀態(tài)00、01、1

19、0、11，在時鐘脈沖作用下，按照減在時鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一規(guī)律循環(huán)變化，所以是一個個4進制減法計數(shù)器，進制減法計數(shù)器，Z是借位信號。是借位信號。Q/0/0/110111000Q/001Z1QCPQ032計數(shù)器計數(shù)器: 分頻、定時、產(chǎn)生節(jié)拍脈沖、 序列脈沖。寄存器寄存器：寄存、移位、傳輸操作。6.5 若干典型的時序邏輯集成電路若干典型的時序邏輯集成電路33一一、寄存器和移位寄存器寄存器和移位寄存器集成數(shù)碼寄存器集成數(shù)碼寄存器74LSl75 ：1 1、 數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器存儲二進制數(shù)碼的時序電路組件存儲二進制數(shù)碼的時序電路組件1DRC1FFQ01DRC

20、1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR347474LS175175的功能的功能: :RD是異步清零控制端。是異步清零控制端。D0D3是并行數(shù)據(jù)輸入端，是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。為時鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。是并行數(shù)據(jù)輸出端。2 2、移位寄存器、移位寄存器 移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1 1位。位。1 1單向移位寄存器單向移位寄存器 （1 1）右移寄存器（）右移寄

21、存器（D觸發(fā)器組成的觸發(fā)器組成的4 4位右移寄存器）位右移寄存器）右移寄存器的結構特點：右移寄存器的結構特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸入串行輸出串行輸出D0D1D20FF1FF2FF3FF并并 行行 輸輸 出出D3設移位寄存器的初始狀態(tài)為設移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼，串行輸入數(shù)碼DI=1101，從高位，從高位到低位依次輸入。其到低位依次輸入。其狀態(tài)表如下：狀態(tài)表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3C

22、PCRID串行輸入串行輸入串行輸出串行輸出D0D1D20FF1FF2FF3FF并并 行行 輸輸 出出D337右移寄存器的時序圖：右移寄存器的時序圖： 由于右移寄存器移位的方向為由于右移寄存器移位的方向為DIQ0 0Q1 1Q2 2Q3 3，即由低位向，即由低位向高位移，所以又稱為上移寄存器。高位移，所以又稱為上移寄存器。在在4 4個移位脈沖作用下，輸入的個移位脈沖作用下，輸入的4 4位串行數(shù)碼位串行數(shù)碼11011101全部存入了寄存器中。全部存入了寄存器中。這種輸入方式稱為這種輸入方式稱為串行輸入方式串行輸入方式。CPQ0Q1Q21234567893QID1110（2 2）左移寄存器）左移寄存

23、器 2 2 雙向移位寄存器雙向移位寄存器 將右移寄存器和左移寄存器組合起來，并引入一控制端將右移寄存器和左移寄存器組合起來，并引入一控制端S便構成便構成既可左移又可右移的雙向移位寄存器。既可左移又可右移的雙向移位寄存器。左移寄存器的結構特點：左移寄存器的結構特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并并 行行 輸輸 出出3QQ1QQID串行輸入串行輸入串行輸出串行輸出2D3DRFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&a

24、mp;11FF&C1R01DQ111 11 11 1QQQQ1302CPCR串行輸入串行輸入SLD（左移）（左移）串行輸入串行輸入DSR（右移）（右移）串行輸出串行輸出DOR（右移）（右移）串行輸出串行輸出DOL（左移）（左移）移位控制移位控制SS=1S=1：右移：右移S=0S=0：左移：左移并并 行行 輸輸 出出當當S=1時，時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作；，實現(xiàn)右移操作；其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當當S=0時，時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操作。

25、，實現(xiàn)左移操作。403 3、集成移位寄存器、集成移位寄存器741947419474194為四位雙向移位寄存器為四位雙向移位寄存器。Q0和和Q3分別是左移和右移時的串行輸出端，分別是左移和右移時的串行輸出端，Q0、Q1、Q2和和Q3為為并行輸出端。并行輸出端。DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2 2和和D3是并行輸是并行輸入端。入端。41235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRSLS1CPDD0Q1QS3D2D1D0D2Q3Q74194SRDCPSLSR01DD74194的功能表

26、：的功能表：424 4、移位寄存器構成的、移位寄存器構成的環(huán)形環(huán)形型計數(shù)器型計數(shù)器 環(huán)形計數(shù)器的特點：環(huán)形計數(shù)器的特點： 電路簡單，電路簡單，N位移位寄存器可以計位移位寄存器可以計N個數(shù)，實現(xiàn)模個數(shù)，實現(xiàn)模N計數(shù)器。狀態(tài)計數(shù)器。狀態(tài)為為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。0Q31000Q0100Q2Q0010100010Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START430Q1QS3D2D1D0D2Q3Q74194SRDCPSLD01111110&1CP例:分析下圖功能并畫

27、出輸出波形.1110011110111101Q0 Q1 Q2 Q3CPQ2Q3Q1Q0四相序列脈沖發(fā)生器四相序列脈沖發(fā)生器45計數(shù)器計數(shù)器用以統(tǒng)計輸入脈沖用以統(tǒng)計輸入脈沖CPCP個數(shù)的電路。個數(shù)的電路。計數(shù)器的分類：計數(shù)器的分類：（2 2）按數(shù)字的增減趨勢可分為加法計數(shù)器、減）按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。法計數(shù)器和可逆計數(shù)器。（1 1）按計數(shù)進制可分為二進制計數(shù)器和非二進）按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。（3 3）按計數(shù)器中觸發(fā)器翻轉是否與計數(shù)脈沖同）按計數(shù)器中

28、觸發(fā)器翻轉是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。步分為同步計數(shù)器和異步計數(shù)器。 二二、計數(shù)器計數(shù)器461 1、二進制計數(shù)器、二進制計數(shù)器1.1 1.1 、二進制異步計數(shù)器二進制異步計數(shù)器 （1 1）二進制異步加法計數(shù)器（）二進制異步加法計數(shù)器（4 4位）位） 工作原理：工作原理： 4個個JK觸發(fā)器都接成觸發(fā)器都接成T觸發(fā)器。觸發(fā)器。 每當每當Q2由由1變變0，F(xiàn)F3向相反的狀態(tài)翻轉一次。向相反的狀態(tài)翻轉一次。 每來一個每來一個CP的下降沿時，的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉一次；向相反的狀態(tài)翻轉一次； 每當每當Q0由由1變變0，F(xiàn)F1向相反的狀態(tài)翻轉一次；向相反的狀態(tài)翻轉一次； 每當

29、每當Q1由由1變變0，F(xiàn)F2向相反的狀態(tài)翻轉一次；向相反的狀態(tài)翻轉一次；T觸發(fā)器Q(n+1)= Qn1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖QQQQ用用“觀察法觀察法”作出該電路的時序波形圖和狀態(tài)圖。作出該電路的時序波形圖和狀態(tài)圖。由時序圖可以看出，由時序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計數(shù)脈沖的周期分別是計數(shù)脈沖( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計數(shù)器也可作為分頻器。倍，因而計數(shù)器也可作為分頻器。CPQ0Q1Q2Q34

30、8（2 2）二進制異步減法計數(shù)器）二進制異步減法計數(shù)器用用4 4個上升沿觸發(fā)的個上升沿觸發(fā)的D觸發(fā)器組成的觸發(fā)器組成的4 4位異步二進制減法計數(shù)器。位異步二進制減法計數(shù)器。工作原理工作原理：D觸發(fā)器也都接成觸發(fā)器也都接成T觸發(fā)器。觸發(fā)器。 由于是上升沿觸發(fā)，則應將低位觸發(fā)器的由于是上升沿觸發(fā)，則應將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從時鐘脈沖輸入端相連，即從Q端取借位信號。端取借位信號。 它也同樣具有分頻作用。它也同樣具有分頻作用。C1CPFF31DQ3計數(shù)脈沖計數(shù)脈沖QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0

31、Q清零脈沖清零脈沖CR49二進制異步減法計數(shù)器的二進制異步減法計數(shù)器的時序波形圖和狀態(tài)圖。時序波形圖和狀態(tài)圖。在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉必須在相鄰觸發(fā)器產(chǎn)生進位信號在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉必須在相鄰觸發(fā)器產(chǎn)生進位信號（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。為了提高計數(shù)速度，可采用同步計數(shù)器。為了提高計數(shù)速度，可采用同步計數(shù)器。 2310QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q

32、31.2 1.2 、二進制同步計數(shù)器二進制同步計數(shù)器（1 1）二進制同步）二進制同步 加法計數(shù)器加法計數(shù)器由于該計數(shù)器的翻由于該計數(shù)器的翻轉規(guī)律性較強，只轉規(guī)律性較強，只需用需用“觀察法觀察法”就就可設計出電路：可設計出電路：因為是因為是“同步同步”方式，方式，所以將所有觸發(fā)器的所以將所有觸發(fā)器的CPCP端連在一起，接計端連在一起，接計數(shù)脈沖。數(shù)脈沖。 然后分析狀態(tài)圖，然后分析狀態(tài)圖，選擇適當?shù)倪x擇適當?shù)腏KJK信號。信號。分析狀態(tài)圖可見：分析狀態(tài)圖可見：FF0 0：每來一個：每來一個CP，向相反的狀態(tài)翻轉一次。所以選向相反的狀態(tài)翻轉一次。所以選J0 0= =K0 0=1=1。FF1 1：當：

33、當Q0 0=1=1時，來一個時，來一個CP，向相反的狀態(tài)翻轉一次。所以選向相反的狀態(tài)翻轉一次。所以選J1 1= =K1 1= = Q0 0 。FF2 2：當：當Q0 0Q1 1=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉一次。所以選向相反的狀態(tài)翻轉一次。所以選J2 2= =K2 2= = Q0 0Q1 1FF3 3： 當當Q0 0Q1 1Q3 3=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉一次。所向相反的狀態(tài)翻轉一次。所以選以選J3 3= =K3 3= = Q0 0Q1 1Q3 311KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清

34、零脈沖清零脈沖1JQ&計數(shù)脈沖計數(shù)脈沖RQ&1KQ1J11J1KQ0CR（2 2）二進制同步減法計數(shù)器）二進制同步減法計數(shù)器分析分析4 4位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅動方程改為：各觸發(fā)器的驅動方程改為：將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/ /減控制信號減控制信號X便構成便構成4 4位二進制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：位二進制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：就構成了就構成了4 4位二進制同步減法計數(shù)器。位二進制同步減法計數(shù)器。w

35、（3 3）二進制同步可逆計數(shù)器）二進制同步可逆計數(shù)器當控制信號當控制信號X=1時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)端分別與低位各觸發(fā)器的器的Q端相連，作加法計數(shù)。端相連，作加法計數(shù)。作出二進制同步可逆計數(shù)器的邏輯圖：作出二進制同步可逆計數(shù)器的邏輯圖：當控制信號當控制信號X=0時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)器的端分別與低位各觸發(fā)器的端相連，作減法計數(shù)。端相連，作減法計數(shù)。實現(xiàn)了可逆計數(shù)器的功能。實現(xiàn)了可逆計數(shù)器的功能。QQR02Q11JQCRRQFF清零脈沖清零脈沖FFC10C11K1K計數(shù)脈沖計數(shù)脈沖1K1QC12RCPQ1J1FF1J1J1KQR

36、3C1FF3Q&111111X 加加/ /減減控制信號控制信號1.31.3集成二進制計數(shù)器舉例集成二進制計數(shù)器舉例 （1 1）4 4位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO 異步清零。異步清零。w7416174161具有以下功能：具有以下功能： 計數(shù)。計數(shù)。 同步并行預置數(shù)。同步并行預置數(shù)。RCO為進位輸出端。

37、為進位輸出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零清零異步異步同步同步置數(shù)置數(shù)加法計數(shù)加法計數(shù)保持保持（2）4位二進制同步可逆計數(shù)器位二進制同步可逆計數(shù)器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D2 2、非二進制計數(shù)器、非

38、二進制計數(shù)器N進制計數(shù)器又稱模進制計數(shù)器又稱模N計數(shù)器。計數(shù)器。當當N=2n時，就是前面討論的時，就是前面討論的n位二進制計數(shù)器；位二進制計數(shù)器；當當N2n時，為非二進制計數(shù)器。非二進制計數(shù)時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器。器中最常用的是十進制計數(shù)器。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。（1）寫出驅動方程：）寫出驅動方程：10J10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK 2.12.1 84218421BCD碼同步十進制加法計數(shù)器碼同步十進制加

39、法計數(shù)器QQ1KR1J2QC10C111JFFRQ計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&然后將各驅動方程代入然后將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：（2）轉換成次態(tài)方程：）轉換成次態(tài)方程： 先寫出先寫出JK觸發(fā)器的特性方程觸發(fā)器的特性方程nnQQJ013 1 0J10 KnQK01 nnQQJ012 nnQQK012 nnnQQQJ0132 n0QK 3nnnQKQJQ 1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ1010311

40、1111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ303012333313（3）作狀態(tài)轉換表。）作狀態(tài)轉換表。設初態(tài)為設初態(tài)為Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次態(tài)方程進行計算，代入次態(tài)方程進行計算，得狀態(tài)轉換表如表得狀態(tài)轉換表如表6.3.56.3.5所示。所示。（4 4）作狀態(tài)圖及時序圖。）作狀態(tài)圖及時序圖。2310QQQQ0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910（5）檢查電路能否自啟動）檢查電路能否自啟動 用同樣的分析的方法

41、分別求出用同樣的分析的方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉換圖?？梢?，該計數(shù)器能夠自啟動。狀態(tài)轉換圖?？梢?，該計數(shù)器能夠自啟動。 由于電路中有由于電路中有4個觸發(fā)器，它們的狀態(tài)組合共有個觸發(fā)器，它們的狀態(tài)組合共有16種。而在種。而在8421BCD碼計數(shù)器中只用了碼計數(shù)器中只用了10種，稱為有效狀態(tài)。其余種，稱為有效狀態(tài)。其余6種狀態(tài)種狀態(tài)稱為無效狀態(tài)。稱為無效狀態(tài)。當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用下，最終進入有效狀態(tài)，我們就稱該電路具有用下，最終進入有效狀態(tài)，我們就

42、稱該電路具有自啟動自啟動能力能力。2310QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循環(huán)有效循環(huán)2.28421BCD碼異步十進制加法計數(shù)器碼異步十進制加法計數(shù)器CP2 2= =Q1 1 （當（當FF1 1的的Q1 1由由1010時，時，Q2 2才可能改變狀態(tài)。）才可能改變狀態(tài)。）（1 1）寫出各邏輯方程式。）寫出各邏輯方程式。 CP0 0= =CP （時鐘脈沖源的下降沿觸發(fā)。）（時鐘脈沖源的下降沿觸發(fā)。）CP1 1= =Q0 0 （當（當FF0 0的的Q0 0由由1010時，時，Q1 1才可能改

43、變狀態(tài)。才可能改變狀態(tài)。) )CP3 3= =Q0 0 （當（當FF0 0的的Q0 0由由1010時，時，Q3 3才可能改變狀態(tài)才可能改變狀態(tài)) )時鐘方程：時鐘方程：用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖QQQQ&各觸發(fā)器的驅動方程：各觸發(fā)器的驅動方程：10J10KnQJ3111K12J12KnnQQJ12313K1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1

44、J0C1RR0FF1JC11KQ31CR計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖QQQQ&（2）將各驅動方程代入）將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010（CP由10時此式有效） nnnnnQQQKQJQ13111111（Q0由10時此式有效） nnnnQQKQJQ2222212（Q1由10時此式有效） nnnnnnQQQQKQJQ312333313（Q0由10時此式有效） （3）作狀態(tài)轉換表。）作狀態(tài)轉換表。設初態(tài)為設初態(tài)為Q3Q2Q1Q

45、0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉換表。，代入次態(tài)方程進行計算，得狀態(tài)轉換表。2.32.3集成十進制計數(shù)器舉例集成十進制計數(shù)器舉例（1 1）84218421BCD碼同步加法計數(shù)器碼同步加法計數(shù)器74160741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL（2 2）二）二五五十進制異步加法計數(shù)器十進制異步加法計數(shù)器7429074290二進制計數(shù)器的時鐘輸入端為二進制計數(shù)器的時鐘輸入端為CP1 1，輸出端為，輸出端為Q0 0；五進制計數(shù)

46、器的時鐘輸入端為五進制計數(shù)器的時鐘輸入端為CP2 2，輸出端為，輸出端為Q1 1、Q2 2、Q3 3。7429074290包含一個獨立的包含一個獨立的1 1位二進制計數(shù)器和一個獨立的異步五進制計數(shù)器。位二進制計數(shù)器和一個獨立的異步五進制計數(shù)器。如果將如果將Q0 0與與CP2 2相連，相連，CP1 1作時鐘脈沖輸入端，作時鐘脈沖輸入端，Q0 0Q3 3作輸出端，則作輸出端，則為為84218421BCD碼十進制計數(shù)器。碼十進制計數(shù)器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR 7429

47、074290的功能：的功能： 異步清零。異步清零。 計數(shù)。計數(shù)。 異步置數(shù)（置異步置數(shù)（置9 9）。）。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR3 3、集成計數(shù)器的應用、集成計數(shù)器的應用（1 1）同步級聯(lián)。）同步級聯(lián)。例：用兩片例：用兩片4 4位二進制加法計數(shù)器位二進制加法計數(shù)器7416174161采用同步級聯(lián)方式構成的采用同步級聯(lián)方式構成的8 8位位二進制同步加法計數(shù)器，模為二進制同步加法計數(shù)器，模為161616=25616=256。1 1計數(shù)器的級聯(lián)計數(shù)器的級聯(lián)3Q2QETCP0D1D2D

48、3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q（2 2）異步級聯(lián)）異步級聯(lián) 例：用兩片例：用兩片74191采用異步級聯(lián)方式構成采用異步級聯(lián)方式構成8位二進制位二進制異步可逆計數(shù)器。異步可逆計數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計數(shù)脈沖計數(shù)脈沖D/UENL0132QQ Q QQ6Q7Q4Q5D（3）用

49、計數(shù)器的輸出端作進位）用計數(shù)器的輸出端作進位/借位端借位端有的集成計數(shù)器沒有進位有的集成計數(shù)器沒有進位/借位輸出端，這時可根據(jù)具體情況，借位輸出端，這時可根據(jù)具體情況，用計數(shù)器的輸出信號用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進位產(chǎn)生一個進位/借位。借位。例：如用兩片例：如用兩片74290采用異步級聯(lián)方式組成的二位采用異步級聯(lián)方式組成的二位8421BCD碼十進制加法碼十進制加法計數(shù)器。計數(shù)器。 模為模為1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1) 9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)

50、計數(shù)脈沖計數(shù)脈沖置數(shù)脈沖置數(shù)脈沖清零脈沖清零脈沖個位輸出個位輸出十位輸出十位輸出01Q2QQ3Q01Q2QQ3Q2 2組成任意進制計數(shù)器組成任意進制計數(shù)器（1）異步清零法）異步清零法 異步清零法適用于具有異步清零端的集成計數(shù)器。異步清零法適用于具有異步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。Q0Q0000Q00010100001100102100101100101100010111Q3QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ計數(shù)脈沖計數(shù)脈沖RCO20DRD&（2）同步清零法）同步

51、清零法同步清零法適用于具有同步清零端的集成計數(shù)器。同步清零法適用于具有同步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74163和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。3Q0010000000011Q0001Q1Q010020101QDRETEP74163DRCO33QD211QL010QDCPDD1計數(shù)脈沖計數(shù)脈沖2&013 2Q Q Q Q（3）異步預置數(shù)法）異步預置數(shù)法異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74191和與非門組成的余和與非門組成的余3碼碼10進制計數(shù)器。進制

52、計數(shù)器。011001101001101002Q11011QQQ3010101111001011010001010LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計數(shù)脈沖計數(shù)脈沖&Q30QQ21Q1100（4）同步預置數(shù)法）同步預置數(shù)法同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的7進制計數(shù)器。進制計數(shù)器。3Q0101000110111Q0100Q1Q1000210010110QDRETEP74160DRCO33QD211QL010QDC

53、PDD1計數(shù)脈沖計數(shù)脈沖200111Q30QQ21Q例例6.3.16.3.1 用用7416074160組成組成4848進制計數(shù)器。進制計數(shù)器。先將兩芯片采用同步級聯(lián)方式連接成先將兩芯片采用同步級聯(lián)方式連接成100100進制計數(shù)器，進制計數(shù)器， 然后再用異步清零法組成了然后再用異步清零法組成了4848進制計數(shù)器。進制計數(shù)器。解：解：因為因為N4848，而，而7416074160為模為模1010計數(shù)器，所以要用兩片計數(shù)器，所以要用兩片7416074160構成構成此計數(shù)器。此計數(shù)器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRD DLD13DD3DCPQ Q00RCO7416

54、0(2)L21ETQDQR2DEP1計數(shù)脈沖計數(shù)脈沖&113 3組成分頻器組成分頻器前面提到，模前面提到，模N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻率的率的1/1/N，因此可用模，因此可用模N計數(shù)器組成計數(shù)器組成N分頻器。分頻器。解：解： 因為因為32768=232768=21515，經(jīng)，經(jīng)1515級二分頻，就可獲得頻率為級二分頻，就可獲得頻率為1 1Hz的脈沖的脈沖信號。因此將四片信號。因此將四片7416174161級聯(lián)，從高位片（級聯(lián)，從高位片（4 4）的）的Q2 2輸出即可。輸出即可。例例6.3.26.3.2 某石英晶體振蕩器輸出脈沖信號的頻率為某石英晶體振蕩器輸出脈沖信號的頻率為3276832768Hz，用，用7416174161組成分頻器，將其分頻為頻率為組成分頻器，將其分頻為頻率為1 1Hz的脈沖信號。的