時(shí)序電路的分析與設(shè)計(jì)

1、第 6 章 時(shí)序電路的分析與設(shè)計(jì) 第第 6 6 章章 時(shí)序電路的分析與設(shè)計(jì)時(shí)序電路的分析與設(shè)計(jì) 6.1 6.1 時(shí)序電路概述時(shí)序電路概述 6.2 6.2 同步時(shí)序邏輯電路的分析同步時(shí)序邏輯電路的分析 6.3 6.3 異步時(shí)序電路的分析方法異步時(shí)序電路的分析方法 6.4 6.4 同步時(shí)序電路的設(shè)計(jì)方法同步時(shí)序電路的設(shè)計(jì)方法 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 6.1 6.1 時(shí)序邏輯電路概述時(shí)序邏輯電路概述 邏輯電路分為兩類：一類是組合邏輯電路，另一類是時(shí)序邏輯電路。在組合邏輯電路中，任一時(shí)刻的輸出僅與該時(shí)刻輸入變量的取值有關(guān)，而與輸入變量的歷史情況無關(guān)；在時(shí)序邏輯電路中，任一時(shí)刻的輸出不僅與該時(shí)

2、刻輸入變量的取值有關(guān)，而且與電路的原狀態(tài)，即與過去的輸入情況有關(guān)。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 與組合邏輯電路相比，時(shí)序邏輯電路的特點(diǎn)：1、時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩部分，存儲(chǔ)電路具有記憶功能，通常由觸發(fā)器組成。2、存儲(chǔ)電路的狀態(tài)反饋到組合邏輯電路的輸入端，與外部輸入信號(hào)共同決定組合邏輯電路的輸出。組合邏輯電路的輸出除包含外部輸出外，還包含連接到存儲(chǔ)電路的內(nèi)部輸出，它將控制存儲(chǔ)電路狀態(tài)的轉(zhuǎn)移。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-1 時(shí)序邏輯電路的結(jié)構(gòu)框圖 存儲(chǔ)電路組合邏輯電路x1xnz1zmq1qjy1yk第 6 章 時(shí)序電路的分析與設(shè)計(jì) 在圖6-1時(shí)序邏輯電路的結(jié)

3、構(gòu)框圖中，X（x1, x2, , xn）為外部輸入信號(hào)； Q（q1, q2, , qj）為存儲(chǔ)電路的狀態(tài)輸出， 也是組合邏輯電路的內(nèi)部輸入；Z（z, z2, , zm）為外部輸出信號(hào)；Y（y1, y2, , yk）為存儲(chǔ)電路的激勵(lì)信號(hào)，也是組合邏輯電路的內(nèi)部輸出。在存儲(chǔ)電路中，每一位輸出qi(i = 1, 2, ，j )稱為一個(gè)狀態(tài)變量， j個(gè)狀態(tài)變量可以組成2j個(gè)不同的內(nèi)部狀態(tài)。時(shí)序邏輯電路對(duì)于輸入變量歷史情況的記憶就是反映在狀態(tài)變量的不同取值上，即不同的內(nèi)部狀態(tài)代表不同的輸入變量的歷史情況。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) ),(),(),(2121212122212111njnnnnn

4、nmnmnjnnnnnnnnjnnnnnnnqqqxxxfzqqqxxxfzqqqxxxfz ),(),(),(2121212122212111njnnnnnnknknjnnnnnnnnjnnnnnnnqqqxxxgyqqqxxxgyqqqxxxgy ),(),(),(2121121212122121111njnnnknnjnjnjnnnknnnnjnnnnnnnqqqyyyhqqqqyyyhqqqqyyyhq第 6 章 時(shí)序電路的分析與設(shè)計(jì) 其中，第一個(gè)方程組稱為輸出方程，第二個(gè)方程組稱為驅(qū)動(dòng)方程（或激勵(lì)方程）, 第三個(gè)方程組稱為狀態(tài)方程。方程中的上標(biāo)n和n+1表示相鄰的兩個(gè)離散時(shí)間（或稱相

5、鄰的兩個(gè)節(jié)拍），如 表示存儲(chǔ)電路中每個(gè)觸發(fā)器的當(dāng)前狀態(tài)（也稱現(xiàn)狀態(tài)或原狀態(tài)）， 表示存儲(chǔ)電路中每個(gè)觸發(fā)器的新狀態(tài)（也稱下一狀態(tài)或次狀態(tài)）。 以上三個(gè)方程組可寫成如下形式： njnnqqq、 2111211 njnnqqq、),(),(),(1nnnnnnnnnQYHQQXGYQXFZ第 6 章 時(shí)序電路的分析與設(shè)計(jì) 可以看出：時(shí)序邏輯電路某時(shí)刻的輸出Zn決定于該時(shí)刻的外部輸入Xn和內(nèi)部狀態(tài)Qn；而時(shí)序邏輯電路的下一狀態(tài)Qn+1同樣決定于Xn和Qn。時(shí)序邏輯電路的工作過程實(shí)質(zhì)上就是在不同的輸入條件下，內(nèi)部狀態(tài)不斷更新的過程。 以上三個(gè)方程人們習(xí)慣寫成如下形式： ),(),(),(1QYHQQXG

6、YQXFZn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-2 同步二進(jìn)制加法計(jì)數(shù)器 1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q1Q0第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-3 異步二進(jìn)制加法計(jì)數(shù)器 1JC11K1JC11K1JC11K&FF1FF0FF2CPZQ2Q1Q0第 6 章 時(shí)序電路的分析與設(shè)計(jì) 時(shí)序電路按輸出信號(hào)的特點(diǎn)又可以分為米里（Mealy）型和摩爾(Moore)型時(shí)序電路兩種。Mealy型時(shí)序電路的輸出函數(shù)為 Z= F（X，Q），即某時(shí)刻的輸出決定于該時(shí)刻的外部輸入X和內(nèi)部狀態(tài)Q，如圖6-4所示的Mealy型串行加法器電路。在該電路中，a

7、i、bi為串行數(shù)據(jù)輸入，si為串行數(shù)據(jù)輸出，si=ai+bi+ci-1，或si= ai+bi+Q。Moore型時(shí)序電路的輸出函數(shù)為 Z = F（Q），如圖6-5所示的Moore型串行加法器電路。在該電路中串行數(shù)據(jù)輸出si=Q1。Mealy型串行加法器電路和Moore型串行加法器電路具有相同的邏輯功能，但Moore型串行加法器電路的輸出比Mealy型串行加法器的輸出遲一個(gè)節(jié)拍。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-4 Mealy型串行加法器電路 CICO1DC1CPCi 1aibiSiFFCiQ第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-5 Moore型串行加法器電路 CICO1DC1CPC

8、i1aibiSiFF01DC1FF1Ci(Si)Q0Q1第 6 章 時(shí)序電路的分析與設(shè)計(jì) 1. 1. 邏輯方程式邏輯方程式),(),(),(1QYHQQXGYQXFZn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 2. 2. 狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表 狀態(tài)轉(zhuǎn)移表也稱狀態(tài)遷移表或狀態(tài)表，是用列表的方式來描述時(shí)序邏輯電路輸出Z、次態(tài)Qn+1和外部輸入X、現(xiàn)態(tài)Q之間的邏輯關(guān)系。 表 6-1 Mealy型時(shí)序電路狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-2 Moore型時(shí)序電路狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-3 Moore 型電路簡化狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 3. 3. 狀態(tài)

9、圖狀態(tài)圖 圖 6-6 時(shí)序邏輯電路狀態(tài)圖 0001111001/111/000/011/010/111/001/100/011/000/110/110/100/101/101/110/1X1X0/ZQ1Q0(a)00/001/010/011/1(b)Q1Q0/Z11110000X000001010011111110101100Q2Q1Q0(c)第 6 章 時(shí)序電路的分析與設(shè)計(jì) 4. 4. 時(shí)序圖時(shí)序圖 時(shí)序圖即為時(shí)序電路的工作波形圖，它以波形的形式描述時(shí)序電路內(nèi)部狀態(tài)Q、外部輸出Z隨輸入信號(hào)X變化的規(guī)律， 其具體畫法將在下面討論。 以上幾種同步時(shí)序邏輯電路功能描述的方法，各有特點(diǎn)，但實(shí)質(zhì)相同，

10、且可以相互轉(zhuǎn)換，它們都是同步時(shí)序邏輯電路分析和設(shè)計(jì)的主要工具。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 6.2 6.2 同步時(shí)序邏輯電路的分析同步時(shí)序邏輯電路的分析 根據(jù)邏輯圖求出時(shí)序電路的輸出方程和各觸發(fā)器的激勵(lì)方程。 根據(jù)已求出的激勵(lì)方程和所用觸發(fā)器的特征方程， 獲得時(shí)序電路的狀態(tài)方程。 根據(jù)時(shí)序電路的狀態(tài)方程和輸出方程， 建立狀態(tài)轉(zhuǎn)移表， 進(jìn)而畫出狀態(tài)圖和波形圖。 分析電路的邏輯功能。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 【 例 6-1 】分析圖6-7 所示同步時(shí)序電路的邏輯功能。圖 6-7 例 6-1 時(shí)序邏輯電路 1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0第

11、6 章 時(shí)序電路的分析與設(shè)計(jì) 求輸出方程和激勵(lì)方程。 01011001QQXZQXKJKJ 求狀態(tài)方程。 0000010101010111111)(QQKQJQQQXQQXQQXQKQJQnn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 列狀態(tài)表， 畫狀態(tài)圖。 表 6-4 例 6-1 時(shí)序電路狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-8 例 6-1 次態(tài)與輸出卡諾圖ZcQbQann)( ;)( ;)(1011XQ1Q00100011110(a)10101001XQ1Q00100011110(b)00100111XQ1Q00100011110(c)00000001第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖

12、 6-9 例 6-1 狀態(tài)圖 00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0第 6 章 時(shí)序電路的分析與設(shè)計(jì) 畫波形圖。 設(shè)Q1Q0的初始狀態(tài)為00，輸入變量X的波形如圖6-10第二行所示。根據(jù)表6-4狀態(tài)表即可畫出波形圖。例如第一個(gè)CP來到前X=0，Q1Q0=00，從表中查出 ， 因此在畫波形時(shí)應(yīng)在第一個(gè)CP來到后使Q1Q0進(jìn)入01。以此類推，即可以畫出Q1Q0的整體波形如圖6-10第三、 四行所示。外部輸出 ，它是組合電路的即時(shí)輸出，只要外部輸入或內(nèi)部狀態(tài)一變化，外部輸出Z就會(huì)跟著改變，畫波形時(shí)要特別注意。 011011nnQQ01QQXZ 第 6 章 時(shí)序

13、電路的分析與設(shè)計(jì) 圖 6-10 例 6-1 時(shí)序圖 XQ0Q1Z123456789CP第 6 章 時(shí)序電路的分析與設(shè)計(jì) 邏輯功能分析。 從以上分析可以看出，當(dāng)外部輸入X=0時(shí)，狀態(tài)轉(zhuǎn)移按0001101100規(guī)律變化，實(shí)現(xiàn)模4加法計(jì)數(shù)器的功能；當(dāng)X=1時(shí)，狀態(tài)轉(zhuǎn)移按0011100100規(guī)律變化，實(shí)現(xiàn)模4減法計(jì)數(shù)器的功能。所以，該電路是一個(gè)同步模4可逆計(jì)數(shù)器。X為加/減控制信號(hào)，Z為借位輸出。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 【 例 6-2 】 分析圖6-11 所示同步時(shí)序電路的邏輯功能。圖 6-11 例 6-2 時(shí)序邏輯電路 1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2第 6

14、章 時(shí)序電路的分析與設(shè)計(jì) D2=Q1, D1=Q0，Z2=Q2， Z1=Q1, Z0=Q0 01010QQQQD解：解： 求輸出方程和激勵(lì)方程。 求狀態(tài)方程。 0101001111212,QQDQQDQQDQnnn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 列狀態(tài)表，列狀態(tài)表， 畫狀態(tài)圖。畫狀態(tài)圖。 表表 6-5 6-5 例例 6-2 6-2 時(shí)序邏輯電路狀態(tài)表時(shí)序邏輯電路狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-12 例 6-2 狀態(tài)圖 000001010101Q2Q1Q0100110011111第 6 章 時(shí)序電路的分析與設(shè)計(jì) 畫波形圖。 圖 6-13 例 6-2 波形圖 123456CPQ

15、0Q1Q2第 6 章 時(shí)序電路的分析與設(shè)計(jì) 邏輯功能分析。 從以上分析可以看出，該電路在CP脈沖作用下，把寬度為T的脈沖以三次分配給Q0、 Q和Q2各端，因此，該電路是一個(gè)脈沖分配器。由狀態(tài)圖和波形圖可以看出，該電路每經(jīng)過三個(gè)時(shí)鐘周期循環(huán)一次，并且該電路具有自啟動(dòng)能力。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 1. 1. 寄存器和移位寄存器寄存器和移位寄存器 1) 寄存器 寄存器用于寄存一組二進(jìn)制代碼，它被廣泛用于各類數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中。因?yàn)橐粋€(gè)觸發(fā)器能存儲(chǔ)一位二進(jìn)制代碼， 所以用n個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)一組n位二進(jìn)制代碼。對(duì)寄存器中使用的觸發(fā)器只要求具有置1、置0的功能即可， 因而無論是用

16、基本RS結(jié)構(gòu)的觸發(fā)器，還是用數(shù)據(jù)鎖存器、主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都能組成寄存器。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) (1) 二拍接收四位數(shù)據(jù)寄存器 圖6-14是由基本RS觸發(fā)器構(gòu)成的二拍接收四位數(shù)據(jù)寄存器。當(dāng)清0端為邏輯1，接收端為邏輯0時(shí)，寄存器保持原狀態(tài)。 當(dāng)需將四位二進(jìn)制數(shù)據(jù)存入數(shù)據(jù)寄存器時(shí)，需二拍完成：第一拍，發(fā) 清 0 信 號(hào) （ 一 個(gè) 負(fù) 向 脈 沖 ） ， 使 寄 存 器 狀 態(tài) 為 0（Q3Q2Q1Q0=0000）；第二拍，將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信號(hào)（一個(gè)正向脈沖 ） ， 要 保 存 的 數(shù) 據(jù) 將 被 保

17、 存 在 數(shù) 據(jù) 寄 存 器 中（Q3Q2Q1Q0=1101）。從該數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-14 二拍接收四位數(shù)據(jù)寄存器 RSRSRSRS & & &清0接收Q3Q2Q1Q0D0D1D2D3 &第 6 章 時(shí)序電路的分析與設(shè)計(jì) (2) 單拍接收四位數(shù)據(jù)寄存器 圖6-15是由數(shù)據(jù)鎖存器構(gòu)成的單拍接收四位數(shù)據(jù)寄存器。 當(dāng)接收端為邏輯0時(shí)，寄存器保持原狀態(tài)；當(dāng)需將四位二進(jìn)制數(shù)據(jù)存入數(shù)據(jù)寄存器時(shí)，單拍即能完成將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信號(hào)（

18、一個(gè)正向脈沖），要保存的數(shù)據(jù)將被保存在數(shù)據(jù)寄存器中（Q3Q2Q1Q0=1101）。同樣從數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。 對(duì)于功能完善的觸發(fā)器，如主從JK觸發(fā)器、維持阻塞式D觸發(fā)器等，都可構(gòu)成這類數(shù)據(jù)寄存器。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-15 單拍接收四位數(shù)據(jù)寄存器 C11D接收Q3Q2Q1Q0D0D1D2D3C11DC11DC11D第 6 章 時(shí)序電路的分析與設(shè)計(jì) 2) 移位寄存器 對(duì)于串行數(shù)據(jù)，則采用移位寄存器輸入并加以保存。移位寄存器的功能和電路形式較多，按移位方向來分有左向移位寄存器、右向移位寄存器和雙向移位寄存器；按接收數(shù)據(jù)的方式可分串行輸入和并行

19、輸入；按輸出方式可分串行輸出和并行輸出。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) (1) 單向移位寄存器 圖6-16所示電路是由維持阻塞式D觸發(fā)器組成的四位單向移位（右移）寄存器。在該電路中，Ri為外部串行數(shù)據(jù)輸入（或稱右移輸入），Ro為外部輸出（或稱移位輸出），輸出端Q3Q2Q1Q0為外部并行輸出，CP為時(shí)鐘脈沖輸入端（或稱移位脈沖輸入端，也稱位同步脈沖輸入端）， 清0端信號(hào)將使寄存器清0（ Q3Q2Q1Q0 =0000）。在該電路中， 各觸發(fā)器的激勵(lì)方程為 )2 , 1 , 0(,131021323nQDRDQDQDQDRDnnii或 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-16 四位單向移位

20、(右移)寄存器 1DC1RD1DC11DC1FF3FF1FF2CP1DC1FF0RDRDRDQ2RiQ1Q0Ro清0Q3第 6 章 時(shí)序電路的分析與設(shè)計(jì) 設(shè)輸入Ri=1011，則清0后在移位脈沖CP的作用下，移位寄存器中數(shù)碼移動(dòng)的情況如表6-6所示，各觸發(fā)器輸出端Q3Q2Q1Q0的波形如圖6-17所示。 表 6-6 移存器數(shù)碼移動(dòng)狀況 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-17 移位寄存器工作波形圖 12345678CP10111100111RiQ3Q2Q1Q0第 6 章 時(shí)序電路的分析與設(shè)計(jì) (2) 雙向移位寄存器 圖 6-18 四位雙向移位寄存器 FF4CP清01DC1RDSD &am

21、p; & 1FF31DC1RDSD & & 1FF21DC1RDSD & & 1FF11DC1RDSD & & 11接收MQ5D4D3D2D1Q0Q1Q2Q3Q4第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖6-18所示電路是由維持阻塞式D觸發(fā)器組成的四位雙向移位寄存器。在該電路中，Q5為右移串行輸入，Q0為左移串行輸入，Q1為右移串行輸出，Q4為左移串行輸出，輸出端Q4Q3Q2Q1為并行輸出端，CP為移位脈沖輸入端，D4D3D2D1為并行數(shù)據(jù)輸入端，M端為工作方式控制端，清0端信號(hào)將使寄存器清0（ Q4Q3Q2Q1 =0000），接收信號(hào)將并行輸

22、入數(shù)據(jù)D4D3D2D1寫入到移位寄存器中。 本電路采用二拍接收并行數(shù)據(jù)的工作方式。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 由邏輯電路圖可以寫出組合電路的輸出函數(shù)和激勵(lì)函數(shù)。 對(duì)于由k級(jí)觸發(fā)器構(gòu)成的移位寄存器來講，其激勵(lì)函數(shù)和次態(tài)方程分別為 ),.,2 , 1(,11111kiQMMQQQMMQDiiniiii當(dāng)M=1時(shí)， 111,iniiiQQQD電路實(shí)現(xiàn)右移功能。 當(dāng)M=0時(shí)， ,111iniiiQQQD電路實(shí)現(xiàn)左移功能。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 2. 2. 計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器的主要功能是累計(jì)輸入脈沖的個(gè)數(shù)。它不僅可以用來計(jì)數(shù)、 分頻， 還可以對(duì)系統(tǒng)進(jìn)行定時(shí)、順序控制等， 是數(shù)字系統(tǒng)

23、中應(yīng)用最廣泛的時(shí)序邏輯部件之一。計(jì)數(shù)器是一個(gè)周期性的時(shí)序電路，其狀態(tài)圖有一個(gè)閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時(shí)鐘脈沖的個(gè)數(shù)稱為計(jì)數(shù)器的模值M。由n個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，其模值M一般應(yīng)滿足2n-1M2n。 計(jì)數(shù)器有許多不同的類型。按時(shí)鐘控制方式來分，有異步、同步兩大類； 按計(jì)數(shù)過程中數(shù)值的增減來分，有加法、減法、可逆計(jì)數(shù)器三類；按模值來分，有二進(jìn)制、十進(jìn)值和任意進(jìn)制計(jì)數(shù)器。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表表 6-7 6-7 計(jì)數(shù)器分類計(jì)數(shù)器分類 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 1) 同步二進(jìn)制加法計(jì)數(shù)器 圖 6-19 同步二進(jìn)制加法計(jì)數(shù)器 1JC11K1JC11K1JC11K&FF

24、3FF1CPZ1JC11KFF0RDRDRDRDRD&FF2Q3Q2&Q1Q0第 6 章 時(shí)序電路的分析與設(shè)計(jì) 01233301222011100001231QQQKJTQQKJTQKJTKJTQQQQZ電路的輸出函數(shù)和控制函數(shù)為： 將控制函數(shù)代入T觸發(fā)器的特征方程 ， 可得狀態(tài)轉(zhuǎn)移函數(shù)： QTQn1301213201121011010)()(QQQQQQQQQQQQQQnnnn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-8 同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-20 同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)圖 1/02/00/03/04/05/06/07/015

25、/014/013/012/011/010/09/08/0Q/Z第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-21 同步二進(jìn)制加法計(jì)數(shù)器波形圖 1CPQ3Q2Q1Q02345678910 11 12 13 14 15 16Z第 6 章 時(shí)序電路的分析與設(shè)計(jì) 2) 同步十進(jìn)制可逆計(jì)數(shù)器（加減控制式） 圖 6-22 同步十進(jìn)制可逆計(jì)數(shù)器 FF01JC11K& 1FF11JC11K& 1FF21JC11K& 1FF31JC11KCP&1&MQ0Q1Q2Q3CB第 6 章 時(shí)序電路的分析與設(shè)計(jì) 由邏輯電路可以寫出其輸出函數(shù)和激勵(lì)函數(shù)為 2102103033211010

26、3211010232103032103010321030)()()(1QQQMQQQQQMTQQQQQMQMQQQQQQMQMQTQQQQMQMQQQQQMQMQTTQQQQMBQMQC第 6 章 時(shí)序電路的分析與設(shè)計(jì) 由T觸發(fā)器的特征方程（Qn+1=TQ）和其激勵(lì)函數(shù)可求得各觸發(fā)器的狀態(tài)方程。但由T觸發(fā)器的特征表已知：當(dāng)T=1時(shí)，觸發(fā)器發(fā)生狀態(tài)轉(zhuǎn)換；當(dāng)T=0時(shí)，觸發(fā)器保持原狀態(tài)， 因此，根據(jù)Ti及Qi的取值可直接求得 。由此，可得到該電路有效狀態(tài)的轉(zhuǎn)移情況如表6-9所示。根據(jù)表6-9可畫出有效狀態(tài)轉(zhuǎn)移圖如圖6-23所示。當(dāng)M=1、初始狀態(tài)為全0時(shí)的工作波形如圖6-24所示。該電路具有多余狀態(tài)

27、，對(duì)多余狀態(tài)的檢查如表6-10所示，不難看出該電路具有自啟動(dòng)特性。 1niQ第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-9 同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)表一（有效狀態(tài)) 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 續(xù)表續(xù)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-23 同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)圖 12034987651/10/10/00/01/01/01/01/00/00/00/00/00/01/00/00/01/01/01/01/0第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-24 可逆計(jì)數(shù)器M=1時(shí)的波形圖1CPQ3Q2Q1Q02345678910C第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-10 同步十進(jìn)制

28、可逆計(jì)數(shù)器狀態(tài)表二（無效狀態(tài)) 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 3. 3. 脈沖分配器脈沖分配器 圖 6-25 脈沖分配器(a) 邏輯電路圖； (b) 狀態(tài)圖； (c) 工作波形圖 FF01JC11KQ0C1Q11J1K & & & &FF1W0W1W2W3(a)00/100001/000110/010011/0010Q0Q1/W0W1W2W3(b)1CPW1W0Q1Q02345678W2W3(c)CP第 6 章 時(shí)序電路的分析與設(shè)計(jì) 由電路可寫出輸出函數(shù)和激勵(lì)函數(shù)為 01011010103102101100,QKQJQKQJQQWQQWQQWQQW 結(jié)合JK

29、觸發(fā)器的特征方程 ， 可得新狀態(tài)方程： QKQJQn10101011110101010000011QQQQQQKQJQQQQQQQKQJQnn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 由輸出函數(shù)和新狀態(tài)方程可得狀態(tài)轉(zhuǎn)換表如表6-11，狀態(tài)轉(zhuǎn)換圖和工作波形分別如圖6-25（b）、（c）所示。由工作波形圖可清楚地看到，電路在時(shí)鐘脈沖的作用下，按一定順序輪流地輸出脈沖信號(hào)。由于電路能在時(shí)鐘脈沖作用下將脈沖信號(hào)按順序分配到各個(gè)輸出端，故稱其為脈沖分配器。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-11 脈沖分配器狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 4. 4. 序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器 圖6-26(a

30、) 所示為序列信號(hào)發(fā)生器的邏輯電路圖。由圖可見，該電路由三個(gè)D觸發(fā)器構(gòu)成的移位寄存器和與非門構(gòu)成的組合電路組成。由電路可寫出其輸出函數(shù)和激勵(lì)函數(shù)分別為 120121211002,QDQDQQQQQQDQZ結(jié)合D觸發(fā)器的特征方程Qn+1=D，可得新狀態(tài)方程： 11201121211010,QDQQQQQQQQDnnn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-26 序列信號(hào)發(fā)生器(a) 邏輯電路圖； (b) 狀態(tài)圖； (c) 工作波形圖 &1DC11DC11DC1FF1FF2FF0CPQ0Q1Q2(a)000/0100/0010/0101/1110/0001/1011/1111/1Q0Q1

31、Q2/Z(b)1CPQ2Q1Q0D02345678(c)11100010100111101000011100111100Z第 6 章 時(shí)序電路的分析與設(shè)計(jì) 表 6-12 序列信號(hào)發(fā)生器的狀態(tài)表 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 6.3 6.3 異步時(shí)序電路的分析方法異步時(shí)序電路的分析方法 圖 6-27 異步十進(jìn)制加法計(jì)數(shù)器 1JC11K1JC11K1JC11K&FF3FF1CP0C1JC11KFF0&FF2Q2Q0Q3Q1CP1CP2CP3第 6 章 時(shí)序電路的分析與設(shè)計(jì) 由電路可寫出其輸出函數(shù)和激勵(lì)函數(shù)為： 1,11,13123221310003KQQJKJKQJKJQQC結(jié)

32、合JK觸發(fā)器的特征方程 ，可得新狀態(tài)方程：QKQJQn13321132212113110010CPQQQQCPQQCPQQQCPQQnnnn第 6 章 時(shí)序電路的分析與設(shè)計(jì) 式中的CPi表示時(shí)鐘信號(hào)，它不是一個(gè)邏輯變量。對(duì)下降沿動(dòng)作的觸發(fā)器而言，CPi=1僅表示輸入端有下降沿到達(dá)；對(duì)上升沿動(dòng)作的觸發(fā)器而言，CPi=1僅表示輸入端有上升沿到達(dá); CPi=0表示沒有時(shí)鐘信號(hào)有效沿到達(dá)，觸發(fā)器保持原狀態(tài)不變。該電路的狀態(tài)表（表6-13）須逐步完成，因?yàn)樵摖顟B(tài)表是針對(duì)CP0而列，CP0僅加到FF0。因此，首先求出FF0的狀態(tài)轉(zhuǎn)換關(guān)系，從而就獲得了CP1（CP3）的變化情況；再求出FF1和FF3的狀態(tài)轉(zhuǎn)

33、換關(guān)系，也獲得了CP2的變化情況；最后求出FF2的狀態(tài)轉(zhuǎn)換關(guān)系。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 例如，當(dāng)Q3Q2Q1Q0=0111時(shí)，CP0到達(dá)（下降沿）， CP1(CP3)產(chǎn)生下降沿，可求得 ， ，此時(shí)CP2也產(chǎn)生下降沿，因而可求出 。這樣，當(dāng)Q3Q2Q1Q0=0111，CP0到達(dá)后，新狀態(tài)為Q3Q2Q1Q0=1000。由狀態(tài)表6-13可畫出脈沖異步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖如圖6-28所示。由狀態(tài)圖可以看出，該電路是一個(gè)十進(jìn)制加法計(jì)數(shù)器，并具有自啟動(dòng)能力。圖6-29為該電路的工作波形圖，圖中標(biāo)出了第八個(gè)時(shí)鐘脈沖到達(dá)后，各觸發(fā)器的狀態(tài)轉(zhuǎn)換過程。 010nQ010nQ013nQ012nQ第

34、6 章 時(shí)序電路的分析與設(shè)計(jì) 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-28 異步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖 1110/01111/10000/00001/00010/00011/01001/11000/00111/00110/00101/00100/01011/11010/01101/11100/0第 6 章 時(shí)序電路的分析與設(shè)計(jì) 圖 6-29 脈沖異步十進(jìn)制加法計(jì)數(shù)器工作波形圖 1CP0Q3Q2Q1Q02345678910C第 6 章 時(shí)序電路的分析與設(shè)計(jì) 6.4 6.4 同步時(shí)序電路的設(shè)計(jì)方法同步時(shí)序電路的設(shè)計(jì)方法 圖 6-30 同步時(shí)序電路設(shè)計(jì)過程 設(shè)計(jì)要求原始狀態(tài)圖(狀態(tài)表)最簡狀態(tài)圖(

35、狀態(tài)表)二進(jìn)制狀態(tài)表輸出函數(shù)激勵(lì)函數(shù)邏輯電路圖狀態(tài)簡化狀態(tài)分配觸發(fā)器選型自啟動(dòng)檢查第 6 章 時(shí)序電路的分析與設(shè)計(jì) 根據(jù)設(shè)計(jì)命題要求初步畫出的狀態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖和原始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的命題到原始狀態(tài)圖的建立往往沒有明顯的規(guī)律可循，因此，在時(shí)序電路設(shè)計(jì)中這是較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按下列步驟進(jìn)行： 分析題意， 確定輸入、 輸出變量。 設(shè)置狀態(tài)。 首先確定有多少種信息需要記憶， 然后對(duì)每一種需要記憶的信息設(shè)置一個(gè)狀態(tài)并用字母表示。 確定狀態(tài)之間的轉(zhuǎn)換關(guān)系， 畫出原始狀態(tài)圖， 列出原始狀態(tài)表。 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 【例6-3】 建立“111”序列檢測(cè)器的原始狀態(tài)圖和原始狀態(tài)表。 該電路的功能是當(dāng)連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)， 電路輸出為1，否則輸出為0。 解：解： 確定輸入變量和輸出變量。 設(shè)該電路的輸入變量為X， 代表輸入串行序列，輸出變量為Z，表示檢測(cè)結(jié)果。根據(jù)設(shè)計(jì)命題的要求，可分析出輸入X和輸出Z之間的關(guān)系為 XZ 000000111000 第 6 章 時(shí)序電路的分析與設(shè)計(jì) 設(shè)置狀態(tài)。 狀態(tài)是指需要記憶的信息或事件，由于狀態(tài)編碼還沒有確定，所以它用字母或符號(hào)來表示。分析題意可知，該