Xilinx_7_Series_GTX簡介

1、主要內(nèi)容u GTX簡介u 發(fā)送通道的結(jié)構(gòu)u 接收通道的結(jié)構(gòu)u GTX的應用qGTX transceiversGTX transceiversqGTX transceiversGTX transceiversu GTX簡介u 發(fā)送通道的結(jié)構(gòu)u 接收通道的結(jié)構(gòu)uGTX的應用qGTX transceiversGTX transceiversGroupFeaturePCS內(nèi)部數(shù)據(jù)寬度可以設(shè)置成2byte或4byte以支持不同的數(shù)據(jù)速率8B/10B編解碼64B/66B編解碼Comma字符檢測，將接收的數(shù)據(jù)對齊到合適的字邊界偽隨機序列的生成和檢測時鐘修正和通道綁定PMA支持QPLL和CPLL的選擇支持LP

2、M模式和DFE模式支持發(fā)送預加重支持OOB信號的接受和檢測支持高達12.5Gbps的速率GTX是一種低功耗的吉比特收發(fā)器，配置靈活，功能強大，與是一種低功耗的吉比特收發(fā)器，配置靈活，功能強大，與FPGA內(nèi)部其他邏內(nèi)部其他邏輯緊密聯(lián)系，可用于實現(xiàn)多種高速串行接口（如輯緊密聯(lián)系，可用于實現(xiàn)多種高速串行接口（如PCIE、SATA等）。等）。GTX發(fā)送和接收方向發(fā)送和接收方向均由均由PCS和和PMA兩部分組成。兩部分組成。GTX還提供動態(tài)重配置接口，用于動態(tài)修改還提供動態(tài)重配置接口，用于動態(tài)修改GTX的配置。的配置。qGTX transceiversGTX transceivers 7系列系列GTX是

3、以是以QUAD為單位為單位的，每個的，每個QUAD包含：包含：u4個個SERDESu2個參考時鐘個參考時鐘:可以連到可以連到QPLL和任意一個和任意一個PLL上，而且可以上，而且可以給上下相鄰的給上下相鄰的QUAD提供參提供參考時鐘考時鐘uCPLL:每路每路SERDES都有的都有的PLLuQPLL:每個每個QUAD內(nèi)所有內(nèi)所有SERDES共享的共享的PLLqGTX transceiversGTX transceivers適用范圍：適用范圍：CPLL: 1.6Ghz-3.3GhzQPLL: 5.9Ghz-12.5GhzQPLL可以輸出頻率更高、可以輸出頻率更高、抖動更小的時鐘，抖動更小的時鐘，C

4、PLL允允許對每個通道的時鐘進行許對每個通道的時鐘進行靈活的配置?？梢酝ㄟ^靈活的配置?？梢酝ㄟ^SYSCLKSEL來選擇使用來選擇使用CPLL或者是或者是QPLL，并且，并且支持動態(tài)切換。支持動態(tài)切換。 QPLL和和CPLL qGTX transceiversGTX transceiversGTX支持不同程度的掉電模式，每一個接收通道和發(fā)送通道都可以單獨支持不同程度的掉電模式，每一個接收通道和發(fā)送通道都可以單獨進入掉電模式。進入掉電模式。TXPD1:0 = 00，正常工作模式。，正常工作模式。TXPD1:0 = 11，掉電模式。，掉電模式。掉電模式掉電模式qGTX transceiversGTX

5、 transceiversGTX支持四類不同的回環(huán)模式用于調(diào)試，可以用于定位問題出現(xiàn)在支持四類不同的回環(huán)模式用于調(diào)試，可以用于定位問題出現(xiàn)在GTX哪個部分。哪個部分。Near-End PCS LoopbackNear-End PMA LoopbackFar-End PMA Loopback Far-End PCS Loopback環(huán)回模式（環(huán)回模式（Loopback）qGTX transceiversGTX transceiversu GTX簡介u 發(fā)送通道的結(jié)構(gòu)u 接收通道的結(jié)構(gòu)uSATA應用中GTX時鐘方案TransmitterqGTX transceiversGTX transceive

6、rsqGTX transceiversGTX transceivers發(fā)送通道時鐘結(jié)構(gòu)發(fā)送通道時鐘結(jié)構(gòu)qGTX transceiversGTX transceiversPLL分頻值的設(shè)置分頻值的設(shè)置發(fā)送通道內(nèi)部跨時鐘域解決方案發(fā)送通道內(nèi)部跨時鐘域解決方案qGTX transceiversGTX transceiversu 發(fā)送發(fā)送Buffer用于解決用于解決TXUSRCLK和和XCLK之間的異步數(shù)據(jù)傳輸。之間的異步數(shù)據(jù)傳輸。u 發(fā)送相位調(diào)整電路用于調(diào)整發(fā)送相位調(diào)整電路用于調(diào)整XCLK和和PISO模塊并行輸入時鐘之間的相位差。模塊并行輸入時鐘之間的相位差。發(fā)送發(fā)送Buffer和發(fā)送相位調(diào)整電路可

7、以選擇用其中一種方式。和發(fā)送相位調(diào)整電路可以選擇用其中一種方式。TX BufferTX Phase Alignment易用性使用簡單，穩(wěn)定性更好。(TXOUTCLK作為XCLK的時鐘源，CLKPMA作為TXOUTCLK的時鐘源)需要額外的控制邏輯，需要對時鐘進行約束。(必須使TXUSRCLK作為XCLK的時鐘源)延時延時更高。發(fā)送數(shù)據(jù)路徑使用更少的寄存器，能提供更低的延時。預加重預加重符號間干擾：如果串行數(shù)據(jù)流中包含多個比特位時間的相同數(shù)值數(shù)據(jù)，而其后跟符號間干擾：如果串行數(shù)據(jù)流中包含多個比特位時間的相同數(shù)值數(shù)據(jù)，而其后跟著短比特位時間的相反數(shù)據(jù)數(shù)值，長時間恒定值將通道中的等效電容完全的充電，

8、在緊著短比特位時間的相反數(shù)據(jù)數(shù)值，長時間恒定值將通道中的等效電容完全的充電，在緊接著的相反數(shù)據(jù)數(shù)值位時間內(nèi)無法反向補償，相反數(shù)據(jù)的電壓值有可能不會被檢測到。接著的相反數(shù)據(jù)數(shù)值位時間內(nèi)無法反向補償，相反數(shù)據(jù)的電壓值有可能不會被檢測到。預加重值在轉(zhuǎn)變起始有意過量驅(qū)動，提高高頻分量的比例，能夠有效解決符號間預加重值在轉(zhuǎn)變起始有意過量驅(qū)動，提高高頻分量的比例，能夠有效解決符號間干擾的問題。干擾的問題。qGTX transceiversGTX transceiversqGTX transceiversGTX transceivers發(fā)送前端模擬電路發(fā)送前端模擬電路u TXDIFFCTRL3:0 ：調(diào)節(jié)輸

9、出差分信號的振幅（調(diào)節(jié)范圍：調(diào)節(jié)輸出差分信號的振幅（調(diào)節(jié)范圍0.269-1.119）。）。u TXPRECURSOR4:0：調(diào)節(jié)預加重的幅度。：調(diào)節(jié)預加重的幅度。qGTX transceiversGTX transceiversu GTX簡介u 發(fā)送通道的結(jié)構(gòu)u 接收通道的結(jié)構(gòu)uGTX的應用ReceiverqGTX transceiversGTX transceiversqGTX transceiversGTX transceivers接收通道時鐘結(jié)構(gòu)接收通道時鐘結(jié)構(gòu)qGTX transceiversGTX transceiversRX CDR：從數(shù)據(jù)流中準確的恢復出時鐘和數(shù)據(jù)信息：從數(shù)據(jù)流中

10、準確的恢復出時鐘和數(shù)據(jù)信息u RXCDR的配置可以根據(jù)數(shù)據(jù)速率動態(tài)調(diào)整，主要是根據(jù)的配置可以根據(jù)數(shù)據(jù)速率動態(tài)調(diào)整，主要是根據(jù)RXOUT_DIV和和REFCLK PPM的變化通過的變化通過DRP接口對接口對RXCDR_CFG進行動態(tài)配置。進行動態(tài)配置。u 當當CDR的配置更改之后需要對的配置更改之后需要對CPLL/QPLL和和RX通道進行復位。通道進行復位。qGTX transceiversGTX transceivers接收數(shù)據(jù)對齊接收數(shù)據(jù)對齊接收器在輸入數(shù)據(jù)流中掃描搜尋特定的比特序列（接收器在輸入數(shù)據(jù)流中掃描搜尋特定的比特序列（comma）。如果找到序列，）。如果找到序列，解串器調(diào)整字符邊界

11、以匹配檢測到的解串器調(diào)整字符邊界以匹配檢測到的comma字符序列。字符序列。SATA應用中使用應用中使用K28.5（ALIGN原語的第一個字節(jié)）作為原語的第一個字節(jié)）作為comma字符。字符。qGTX transceiversGTX transceiversRX Phase Alignment Circuit：u 調(diào)整調(diào)整SIPO并行時鐘與并行時鐘與XCLK時鐘之間的相位差。時鐘之間的相位差。u 能根據(jù)溫度和電壓的變化動態(tài)調(diào)整能根據(jù)溫度和電壓的變化動態(tài)調(diào)整RXUSRCLK的相位。的相位。u 使用此模式時，使用此模式時，XCLK的來源必須選擇的來源必須選擇RXUSRCLK，RXUSRCLK來源必

12、須是來源必須是RX recovered clock。RX Elastic Buffer：u 解決解決RXUSRCLK與與XCLK之間的異步傳輸。之間的異步傳輸。u XCLK來源是來源是RX Recovered Clock。接收通道內(nèi)部跨時鐘域解決方案接收通道內(nèi)部跨時鐘域解決方案qGTX transceiversGTX transceivers時鐘修正：時鐘修正：XLKC和和RXUSRCLK的來源不同，它們之間細微的差異長時間累積可能造成的來源不同，它們之間細微的差異長時間累積可能造成FIFO上溢或者下溢，上溢或者下溢，GTX內(nèi)部時鐘修正功能解決用于解決這個問題。內(nèi)部時鐘修正功能解決用于解決這個

13、問題。SATA應用中使用應用中使用ALIGN原語作為時序修正序列。原語作為時序修正序列。qGTX transceiversGTX transceivers接收線路均衡接收線路均衡信號經(jīng)過傳輸線纜之后會出現(xiàn)衰減、變形，均衡器主要用于補償信號的損失。信號經(jīng)過傳輸線纜之后會出現(xiàn)衰減、變形，均衡器主要用于補償信號的損失。GTX內(nèi)內(nèi)部有兩種不同方案，用戶根據(jù)系統(tǒng)的功耗、性能需求進行選擇。部有兩種不同方案，用戶根據(jù)系統(tǒng)的功耗、性能需求進行選擇。u LPM模式模式低功耗模式，支持低插損信道，應用于鏈路速率低功耗模式，支持低插損信道，應用于鏈路速率11.2Gbps，信道插損在，信道插損在12dB以下的以下的情

14、況。情況。u DFE模式模式提供更好的信道補償，能夠支持高達提供更好的信道補償，能夠支持高達12.5Gbps的鏈路速率，能夠在信道插損大的鏈路速率，能夠在信道插損大于于8dB的場景下有良好的表現(xiàn)。的場景下有良好的表現(xiàn)。qGTX transceiversGTX transceiversu GTX簡介u 發(fā)送通道的結(jié)構(gòu)u 接收通道的結(jié)構(gòu)uGTX的應用qGTX transceiversGTX transceivers時鐘方案時鐘方案qGTX transceiversGTX transceivers復位方案復位方案u CPLL需要至少一個參考時鐘周期的脈沖復位需要至少一個參考時鐘周期的脈沖復位u CPLLLKEDT的上升沿產(chǎn)生的上升沿產(chǎn)生GTX_TXRESET和和GTX_RXRESETu 使用使用MMCM的的LOCKED作為作為PCS的復位使能信號的復位使能信號TXUSERRDY和和RXUSERRDYqGTX transceiversGTX transceiversGTX的測試的測試u 接收器引腳處的低信號幅度接