可編程邏輯器件（EDA）：基于VHDL語言的SCI串_第1頁
可編程邏輯器件（EDA）：基于VHDL語言的SCI串_第2頁
可編程邏輯器件（EDA）：基于VHDL語言的SCI串_第3頁
可編程邏輯器件（EDA）：基于VHDL語言的SCI串_第4頁
可編程邏輯器件（EDA）：基于VHDL語言的SCI串_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、UART SCI串行接口芯片的設計 UART實現(xiàn)的功能： 1.具有串行數據發(fā)送的功能。 2.具有串行數據接受的功能。 3.具有信號選擇和控制功能。UART接受來自CPU和其它模塊的選擇、控制信號進行相應的處理，有效的協(xié)調數據的傳輸。 4.內含MODEM控制模塊。主要用來和外部的MODEM或者其它的UART設備進行通信。 功能模塊劃分：軟件設計及仿真軟件設計及仿真 軟件設計生成模塊： 發(fā)送器模塊接受器模塊總控制接口模塊（含數據緩存模塊、線路控制模塊、中斷控制模塊） Modem控制模塊1.發(fā)送器模塊 有限狀態(tài)機狀態(tài)轉移圖： 程序編譯生成模塊Shift_data_proc: process(rese

2、t, CLK16X) begin . case Tx_state is when start = -進入開始狀態(tài) if (ThrEmpty=0) and (TxClkEnA=1) then -THR不為空 TSR = THR; -將數據移入TSR TxOutput = 0; -發(fā)送啟動位 start bit=0 Tx_State -移位狀態(tài) if (TxClkEnA=1) then TSR = 0 & TSR(7 downto 1);-移位，最高位補0 TxParity_r = TxParity_r xor TSR(0);-進行校驗 TxOutput -進入校驗狀態(tài) . when stop_1bit = -進入1位停止位發(fā)送狀態(tài) TxOutput -進入2位停止位發(fā)送狀態(tài) . when stop_halfbit = -轉入輸出半個停止位狀態(tài) . . end2. 接收器模塊 有限狀態(tài)機狀態(tài)轉移圖： 程序編譯生成模塊3. 總控制接口模塊 其主要功能是初始化串行通信口，監(jiān)測訪問數據傳輸過程中的相關寄存器的狀態(tài)和對相關模塊來的信號產生相應的控制信號 程序編譯生成模塊4.Modem控制模塊 主要功能是用來和外部的 Modem或是其他UART設備進行通信，它的具體操作主要是通過調制解調控制寄

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論