DSP器件及其應(yīng)用-DSP的硬件結(jié)構(gòu)

1、第二章DSP的硬件結(jié)構(gòu)DSP器件及其應(yīng)用 DSPDSP的硬件結(jié)構(gòu)，大體上與通用的微的硬件結(jié)構(gòu)，大體上與通用的微處理器相類似，由處理器相類似，由CPUCPU、存儲器、總線、存儲器、總線、外設(shè)、接口、時鐘等部分組成，但又有外設(shè)、接口、時鐘等部分組成，但又有其鮮明的特點。其鮮明的特點。DSPDSP芯片的特點芯片的特點 馮馮. .諾依曼諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)結(jié)構(gòu)與哈佛結(jié)構(gòu)DSPDSP芯片的特點芯片的特點 程序與數(shù)據(jù)存儲空間分開，各有獨立程序與數(shù)據(jù)存儲空間分開，各有獨立的地址總線和數(shù)據(jù)總線，取指和讀數(shù)的地址總線和數(shù)據(jù)總線，取指和讀數(shù)可以同時進行，從而提高速度，目前可以同時進行，從而提高速度，目前的水平已達

2、到的水平已達到90億次浮點運算億次浮點運算/秒秒（9000MFLOPS） MIPS-Million Instruction Per Second MFLOPS-Million Floating Operation Per Second哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)DSPDSP芯片的特點芯片的特點 哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)程序程序存儲器存儲器CPU數(shù)據(jù)數(shù)據(jù)存儲器存儲器哈佛結(jié)構(gòu)改進的哈佛結(jié)構(gòu)DSPDSP芯片的特點芯片的特點 改進型的哈佛結(jié)構(gòu)改進型的哈佛結(jié)構(gòu) 改進型的哈佛結(jié)構(gòu)是采用雙存儲空間和數(shù)條總線，即一條程序總線和多改進型的哈佛結(jié)構(gòu)是采用雙存儲空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。其特點如下：條數(shù)據(jù)總線。其特

3、點如下： 允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù)允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù), ,使這些數(shù)據(jù)使這些數(shù)據(jù)可以由算術(shù)運算指令直接調(diào)用可以由算術(shù)運算指令直接調(diào)用, ,增強芯片的靈活性；增強芯片的靈活性； 提供了存儲指令的高速緩沖器（提供了存儲指令的高速緩沖器（cachecache）和相應(yīng)的指令和相應(yīng)的指令, ,當(dāng)當(dāng)重復(fù)執(zhí)行這些指令時重復(fù)執(zhí)行這些指令時, ,只需讀入一次就可連續(xù)使用，不需要再次從程序只需讀入一次就可連續(xù)使用，不需要再次從程序存儲器中讀出存儲器中讀出, ,從而減少了指令執(zhí)行作需要的時間。如：從而減少了指令執(zhí)行作需要的時間。如：TMS320C6200TMS320C6200系系

4、列的列的DSP,DSP,整個片內(nèi)程序存儲器都可以配制成高速緩沖結(jié)構(gòu)。整個片內(nèi)程序存儲器都可以配制成高速緩沖結(jié)構(gòu)。 DSPDSP芯片的特點芯片的特點 改進型的哈佛結(jié)構(gòu)改進型的哈佛結(jié)構(gòu) DSPDSP芯片都采用多總線結(jié)構(gòu)，可同時進行取指令和多個數(shù)據(jù)存芯片都采用多總線結(jié)構(gòu)，可同時進行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址進行尋址，使取操作，并由輔助寄存器自動增減地址進行尋址，使CPUCPU在一在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問，大大個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問，大大地提高了地提高了DSPDSP的運行速度。如：的運行速度。如：TMS320C54xTMS32

5、0C54x系列內(nèi)部有系列內(nèi)部有P P、C C、D D、E E等等4 4組總線，每組總線中都有地址總線和數(shù)據(jù)總線，這樣組總線，每組總線中都有地址總線和數(shù)據(jù)總線，這樣在一個機器周期內(nèi)可以完成如下操作：在一個機器周期內(nèi)可以完成如下操作： 從程序存儲器中取一條指令；從程序存儲器中取一條指令； 從數(shù)據(jù)存儲器中讀兩個操作數(shù)；從數(shù)據(jù)存儲器中讀兩個操作數(shù)； 向數(shù)據(jù)存儲器寫一個操作數(shù)。向數(shù)據(jù)存儲器寫一個操作數(shù)。 流水操作流水操作（pipelinepipeline）DSPDSP芯片的特點芯片的特點 獨立的硬件乘法器獨立的硬件乘法器 在卷積、數(shù)字濾波、在卷積、數(shù)字濾波、FFT、相關(guān)、矩陣運算等算、相關(guān)、矩陣運算等算

6、法中，都有法中，都有 一類的運算，大量重復(fù)一類的運算，大量重復(fù)乘法和累加乘法和累加v通用計算機的乘法用軟件實現(xiàn)，用若干個機器通用計算機的乘法用軟件實現(xiàn)，用若干個機器周期。周期。vDSP有硬件乘法器，用有硬件乘法器，用MAC指令（取數(shù)、乘法、指令（取數(shù)、乘法、累加）在單周期內(nèi)完成。累加）在單周期內(nèi)完成。DSPDSP芯片的特點芯片的特點 獨立的獨立的DMADMA總線和控制器總線和控制器 有一組或多組獨立的有一組或多組獨立的DMA總線，與總線，與CPU的程序、數(shù)據(jù)總線并行工作，在的程序、數(shù)據(jù)總線并行工作，在不影響不影響CPU工作的條件下，工作的條件下，DMA速度速度目前已達目前已達800Mbyte/

7、sDSPDSP芯片的特點芯片的特點 DSP的硬件結(jié)構(gòu)p中央處理器p總線p數(shù)據(jù)存儲器RAM、程序存儲器ROMp外設(shè)。CPUCPUv通用微處理器的通用微處理器的CPU由由ALU和和CU組成，其組成，其算術(shù)運算和邏輯運算通過軟件來實現(xiàn)，如算術(shù)運算和邏輯運算通過軟件來實現(xiàn)，如加法需要加法需要10個機器周期，乘法是一系列的個機器周期，乘法是一系列的移位和加法，需要數(shù)十個機器周期。移位和加法，需要數(shù)十個機器周期。vDSP的的CPU設(shè)置硬件乘法器，可以在單周設(shè)置硬件乘法器，可以在單周期內(nèi)完成乘法和累加期內(nèi)完成乘法和累加DSP的硬件結(jié)構(gòu)TMS320C2xxTMS320C2xx的的CPUCPU（部分）（部分）D

8、SP的硬件結(jié)構(gòu)硬件乘法器硬件乘法器DSP的硬件結(jié)構(gòu)CALUCALU（中心算術(shù)邏輯單元）（中心算術(shù)邏輯單元）DSP的硬件結(jié)構(gòu)DSP的硬件結(jié)構(gòu)數(shù)據(jù)地址發(fā)生器（數(shù)據(jù)地址發(fā)生器（DAGDAG）v在通用在通用CPU中，數(shù)據(jù)地址的產(chǎn)生和中，數(shù)據(jù)地址的產(chǎn)生和數(shù)據(jù)的處理都由數(shù)據(jù)的處理都由ALU來完成來完成v在在DSP中，設(shè)置了專門的數(shù)據(jù)地址中，設(shè)置了專門的數(shù)據(jù)地址發(fā)生器（實際上是專門的發(fā)生器（實際上是專門的ALU），），來產(chǎn)生所需要的數(shù)據(jù)地址，節(jié)省公來產(chǎn)生所需要的數(shù)據(jù)地址，節(jié)省公共共ALU的時間的時間DSP的硬件結(jié)構(gòu)TMS320C2xx的片內(nèi)存儲器及總線的片內(nèi)存儲器及總線DSP的硬件結(jié)構(gòu)外設(shè)（外設(shè)（perip

9、heralsperipherals）v時鐘發(fā)生器（振蕩器與鎖相環(huán)）時鐘發(fā)生器（振蕩器與鎖相環(huán)）v定時器（定時器（Timer）v軟件可編程等待狀態(tài)發(fā)生器軟件可編程等待狀態(tài)發(fā)生器v通用通用I/Ov同步串口（同步串口（SSP）與異步串口（）與異步串口（ASP）vJTAG掃描邏輯電路（掃描邏輯電路（IEEE 1149.1標準標準) 便于對便于對DSP作片上的在線仿真和多作片上的在線仿真和多DSP條件下的調(diào)試條件下的調(diào)試DSP的硬件結(jié)構(gòu)DSP的硬件結(jié)構(gòu)：舉例ALUALUDSP的硬件結(jié)構(gòu)：舉例ADSP2100ADSP2100DSP的硬件結(jié)構(gòu)：舉例MOTOROLA DSP56002MOTOROLA DSP5

10、6002DSP的硬件結(jié)構(gòu)：舉例Lucent Lucent DSP1600DSP1600 core coreDSP的硬件結(jié)構(gòu)：舉例27uTMS320C54xTMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性u總線結(jié)構(gòu)總線結(jié)構(gòu)u中央處理單元（中央處理單元（CPUCPU）u存儲器存儲器u本章小結(jié)本章小結(jié)TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)28內(nèi)容簡內(nèi)容簡介介T TMS320C54x（簡稱（簡稱C54x）系列）系列DSP是是TI公司推出的低功公司推出的低功耗、高性能的耗、高性能的16位定點數(shù)字信號處理器，具有很好的操作位定點數(shù)字信號處理器，具有很好的操作靈活性和很高的運行速度。由于靈活性

11、和很高的運行速度。由于TMS320C54x使用使用CPU的的并行運行特性、特殊硬件邏輯、特定的指令系統(tǒng)和多總線并行運行特性、特殊硬件邏輯、特定的指令系統(tǒng)和多總線技術(shù)等來提高運算速度，并使用高級的技術(shù)等來提高運算速度，并使用高級的IC硬件設(shè)計技術(shù)來硬件設(shè)計技術(shù)來提高處理器工作速度及降低功耗，使其具有功耗小、高度提高處理器工作速度及降低功耗，使其具有功耗小、高度并行等優(yōu)點，可以滿足眾多領(lǐng)域?qū)崟r處理的要求。并行等優(yōu)點，可以滿足眾多領(lǐng)域?qū)崟r處理的要求。T 本章詳細介紹本章詳細介紹TMS320C54x的硬件結(jié)構(gòu)，主要包括總線結(jié)的硬件結(jié)構(gòu)，主要包括總線結(jié)構(gòu)、中央處理單元、存儲器。構(gòu)、中央處理單元、存儲器。

12、TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)291 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性T TI 公司推出的同一代公司推出的同一代TMS320系列系列DSP產(chǎn)品的產(chǎn)品的CPU結(jié)構(gòu)是相同結(jié)構(gòu)是相同的，只是在片內(nèi)存儲器和片內(nèi)外圍設(shè)備的配置上不一定相同。的，只是在片內(nèi)存儲器和片內(nèi)外圍設(shè)備的配置上不一定相同。T TMS320C54x系列系列DSP處理器產(chǎn)品雖然很多，處理器產(chǎn)品雖然很多， 但其體系結(jié)構(gòu)基但其體系結(jié)構(gòu)基本上是相同的，特別是處理器內(nèi)部本上是相同的，特別是處理器內(nèi)部CPU 結(jié)構(gòu)是完全相同的，不結(jié)構(gòu)是完全相同的，不同處理器只是在時鐘頻率、工作電壓、片內(nèi)

13、存儲器容量大小、同處理器只是在時鐘頻率、工作電壓、片內(nèi)存儲器容量大小、外圍設(shè)備和接口電路的設(shè)計上會有所不同。外圍設(shè)備和接口電路的設(shè)計上會有所不同。1.1 TMS320C54x的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)301 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性TMS320C54x DSP的內(nèi)部組成框圖的內(nèi)部組成框圖TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)31TMS320C54x DSP的內(nèi)部硬件結(jié)構(gòu)圖的內(nèi)部硬件結(jié)構(gòu)圖331 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性T TMS320C54

14、x內(nèi)部結(jié)構(gòu)基本上可以分為內(nèi)部結(jié)構(gòu)基本上可以分為3大部分：大部分：T CPU：包括算術(shù)邏輯運算單元、乘法器、累加器、移位寄存：包括算術(shù)邏輯運算單元、乘法器、累加器、移位寄存器、各種專用用途的寄存器、地址生成器及內(nèi)部總線。器、各種專用用途的寄存器、地址生成器及內(nèi)部總線。T 片內(nèi)存儲器系統(tǒng)：包括片內(nèi)的程序片內(nèi)存儲器系統(tǒng)：包括片內(nèi)的程序ROM、片內(nèi)單訪問的數(shù)據(jù)、片內(nèi)單訪問的數(shù)據(jù)RAM和雙訪問的數(shù)據(jù)和雙訪問的數(shù)據(jù)RAM、外部存儲器接口。、外部存儲器接口。T 片內(nèi)外設(shè)與專用硬件電路：包括片內(nèi)定時器、各種類型的串片內(nèi)外設(shè)與專用硬件電路：包括片內(nèi)定時器、各種類型的串口、主機接口、片內(nèi)鎖相環(huán)（口、主機接口、片內(nèi)

15、鎖相環(huán)（PLL）時鐘發(fā)生器及各種控制）時鐘發(fā)生器及各種控制電路。電路。T 此外，在此外，在DSP處理器中還包含有仿真功能及其處理器中還包含有仿真功能及其IEEE 1149.1標標準接口（準接口（JTAG），用于處理器開發(fā)應(yīng)用時的仿真。），用于處理器開發(fā)應(yīng)用時的仿真。1.1 TMS320C54x的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)341 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性1.CPU 部分部分T 先進的多總線結(jié)構(gòu)（先進的多總線結(jié)構(gòu)（1條程序總線、條程序總線、3條數(shù)據(jù)總線和條數(shù)據(jù)總線和4條對應(yīng)的條對應(yīng)的地址總線）。地址總線）。

16、T 40位算術(shù)邏輯運算單元（位算術(shù)邏輯運算單元（ALU），包括），包括1個個40位桶形移位寄存位桶形移位寄存器和器和2個獨立的個獨立的40位累加器。位累加器。T 17位位17位并行乘法器與位并行乘法器與40位專用加法器相連，用于非流水線位專用加法器相連，用于非流水線式單周期乘法式單周期乘法/累加（累加（MAC）運算。）運算。T 比較、選擇、存儲單元（比較、選擇、存儲單元（CSSU），用于加法、比較、選擇運），用于加法、比較、選擇運算。算。T 指數(shù)編碼器，是一個支持單周期指令指數(shù)編碼器，是一個支持單周期指令EXP的專用硬件，可以在的專用硬件，可以在單個周期內(nèi)計算單個周期內(nèi)計算40位累加器中數(shù)值的

17、指數(shù)。位累加器中數(shù)值的指數(shù)。T 雙地址生成器，包括雙地址生成器，包括8個輔助寄存器和個輔助寄存器和2個輔助寄存器算術(shù)運算個輔助寄存器算術(shù)運算單元（單元（ARAU）。）。1.2 TMS320C54x的主要特性的主要特性TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)351 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性2.存儲器存儲器 T 16位位192K字的可尋址存儲空間（字的可尋址存儲空間（64K字的程序存儲空間、字的程序存儲空間、64K字的數(shù)據(jù)存儲空間和字的數(shù)據(jù)存儲空間和64K字的字的I/O空間），此外，空間），此外，C549、VC5402、VC5409、VC

18、5410和和VC5416等帶有擴展程序存等帶有擴展程序存儲器，程序存儲空間最大可擴展至儲器，程序存儲空間最大可擴展至8M字。字。 T 片內(nèi)片內(nèi)ROM，可配置為程序存儲器和數(shù)據(jù)存儲器。，可配置為程序存儲器和數(shù)據(jù)存儲器。 T 片內(nèi)片內(nèi)RAM有兩種類型，即片內(nèi)雙訪問有兩種類型，即片內(nèi)雙訪問RAM（DARAM）和片）和片內(nèi)單訪問內(nèi)單訪問RAM（SARAM）。）。 TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)1.2 TMS320C54x的主要特性的主要特性361 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性的內(nèi)部結(jié)構(gòu)和主要特性3.片內(nèi)外設(shè)片內(nèi)外設(shè) T軟件可編程等待狀態(tài)發(fā)生器。軟件可編程等

19、待狀態(tài)發(fā)生器。T可編程分區(qū)切換邏輯電路?？删幊谭謪^(qū)切換邏輯電路。T帶有內(nèi)部振蕩器或用外部時鐘源的片內(nèi)鎖相環(huán)時鐘發(fā)生器。帶有內(nèi)部振蕩器或用外部時鐘源的片內(nèi)鎖相環(huán)時鐘發(fā)生器。T支持全雙工操作的串行口，可進行支持全雙工操作的串行口，可進行8位或位或16位串行通信。位串行通信。T片內(nèi)的串行口根據(jù)型號不同可分為片內(nèi)的串行口根據(jù)型號不同可分為4種：單通道同步串行口種：單通道同步串行口（SP）、帶緩沖器單通道同步串行口（）、帶緩沖器單通道同步串行口（BSP）、并行帶緩沖器多通）、并行帶緩沖器多通道同步串行口（道同步串行口（McBSP）、時分多通道帶緩沖器串行口（）、時分多通道帶緩沖器串行口（TMD）。）。處

20、理器不同串行口配置也不盡相同。處理器不同串行口配置也不盡相同。T可與主機直接連接的可與主機直接連接的8位或位或16位并行主機接口（位并行主機接口（HPI）。）。T16位可編程定時器。位可編程定時器。T6通道直接存儲器訪問（通道直接存儲器訪問（DMA）控制器。）控制器。T外部總線關(guān)斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信外部總線關(guān)斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號。號。T數(shù)據(jù)總線具有總線保持特性。數(shù)據(jù)總線具有總線保持特性。 1.2 TMS320C54x的主要特性的主要特性TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)371 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和主

21、要特性的內(nèi)部結(jié)構(gòu)和主要特性4.指令系統(tǒng)指令系統(tǒng) T 單指令重復(fù)和塊指令重復(fù)操作指令。單指令重復(fù)和塊指令重復(fù)操作指令。T 用于程序和數(shù)據(jù)管理的塊存儲器傳送指令。用于程序和數(shù)據(jù)管理的塊存儲器傳送指令。T 32位長操作數(shù)指令。位長操作數(shù)指令。T 同時讀入同時讀入2個或個或3個操作數(shù)的指令。個操作數(shù)的指令。T 可以并行存儲和并行加載的算術(shù)指令。可以并行存儲和并行加載的算術(shù)指令。T 條件存儲指令。條件存儲指令。T 從中斷快速返回指令。從中斷快速返回指令。TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)1.2 TMS320C54x的主要特性的主要特性381 TMS320C54x1 TMS320C54x的內(nèi)部結(jié)構(gòu)和

22、主要特性的內(nèi)部結(jié)構(gòu)和主要特性5.電源電源 T 具有多種節(jié)電模式，可用具有多種節(jié)電模式，可用IDLE1、IDLE2和和IDLE3指令來控制指令來控制處理器功耗，使處理器功耗，使CPU工作在省電方式。工作在省電方式。T 可控制關(guān)斷時鐘輸出信號可控制關(guān)斷時鐘輸出信號CLKOUT。 6.片內(nèi)仿真接口片內(nèi)仿真接口 T 具有符合具有符合IEEE1149.1標準的片內(nèi)仿真接口（標準的片內(nèi)仿真接口（JTAG），可與主），可與主機相連，用于系統(tǒng)處理器的開發(fā)與應(yīng)用。機相連，用于系統(tǒng)處理器的開發(fā)與應(yīng)用。 7.速度速度 T 單周期定點指令的執(zhí)行時間為單周期定點指令的執(zhí)行時間為25/20/12.5/10/8.3/7.5

23、/6.25ns，相應(yīng)的相應(yīng)的CPU運行速度為運行速度為 40/50/80 /100/120/133/160MIPS。1.2 TMS320C54x的主要特性的主要特性TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)392 2 總線結(jié)構(gòu)總線結(jié)構(gòu)T TMS320C54x的結(jié)構(gòu)是以的結(jié)構(gòu)是以8條條16位總線為核心的，即位總線為核心的，即1條程序條程序總線（總線（PB）、）、3條數(shù)據(jù)總線（條數(shù)據(jù)總線（CB、DB和和EB）和）和4條地址總條地址總線（線（PAB、CAB、DAB和和EAB），這些總線形成了支持高），這些總線形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。速指令執(zhí)行的硬件基礎(chǔ)。8條條16位總線的功能如下：位總線的功

24、能如下：(1) 1條程序總線（條程序總線（PB）T 程序總線（程序總線（PB）傳送由程序存儲器取出的指令操作代碼和）傳送由程序存儲器取出的指令操作代碼和立即操作數(shù)。立即操作數(shù)。T PB既可以將程序空間的操作數(shù)據(jù)（如系數(shù)表）送至數(shù)據(jù)空既可以將程序空間的操作數(shù)據(jù)（如系數(shù)表）送至數(shù)據(jù)空間的目標地址中，以執(zhí)行數(shù)據(jù)移動，也可以將程序空間的操間的目標地址中，以執(zhí)行數(shù)據(jù)移動，也可以將程序空間的操作數(shù)據(jù)傳送到乘法器和加法器中，以便執(zhí)行乘法作數(shù)據(jù)傳送到乘法器和加法器中，以便執(zhí)行乘法/累加操累加操作。作。 。TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)40(2) 3條數(shù)據(jù)總線（條數(shù)據(jù)總線（CB、DB和和EB）T 3條

25、數(shù)據(jù)總線（條數(shù)據(jù)總線（CB、DB和和EB）將內(nèi)部各單元（如）將內(nèi)部各單元（如CPU，數(shù)，數(shù)據(jù)地址生成電路，程序地址生成電路，片內(nèi)外圍設(shè)備以及數(shù)據(jù)地址生成電路，程序地址生成電路，片內(nèi)外圍設(shè)備以及數(shù)據(jù)存儲器）連接在一起。據(jù)存儲器）連接在一起。T 其中，其中，CB和和DB用來傳送從數(shù)據(jù)存儲器讀出的數(shù)據(jù)；用來傳送從數(shù)據(jù)存儲器讀出的數(shù)據(jù)；EB用來用來傳送寫入存儲器的數(shù)據(jù)。傳送寫入存儲器的數(shù)據(jù)。2 2 總線結(jié)構(gòu)總線結(jié)構(gòu)TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)41(3) 4條地址總線（條地址總線（PAB、CAB、DAB和和EAB）T 4條地址總線（條地址總線（PAB、CAB、DAB和和EAB）用于傳送執(zhí)行指

26、）用于傳送執(zhí)行指令所需要的地址。令所需要的地址。T TMS320C54x可以利用兩個輔助寄存器算術(shù)運算單元可以利用兩個輔助寄存器算術(shù)運算單元（ARAU0 和和 ARAU1），在每個周期產(chǎn)生兩個數(shù)據(jù)存儲器），在每個周期產(chǎn)生兩個數(shù)據(jù)存儲器的地址。的地址。T TMS320C54x還有一條訪問片內(nèi)外設(shè)的片內(nèi)雙向總線。這條還有一條訪問片內(nèi)外設(shè)的片內(nèi)雙向總線。這條雙向總線通過雙向總線通過CPU接口內(nèi)的總線交換器與接口內(nèi)的總線交換器與DB和和EB相連。利相連。利用這條雙向總線的訪問過程需要用這條雙向總線的訪問過程需要2個或更多個周期來讀個或更多個周期來讀/寫，寫，具體時間取決于外圍電路的結(jié)構(gòu)。由此可見，具體

27、時間取決于外圍電路的結(jié)構(gòu)。由此可見，DSP處理系統(tǒng)處理系統(tǒng)中應(yīng)當(dāng)盡量避免器件內(nèi)外大量數(shù)據(jù)交換，以保證系統(tǒng)高速特中應(yīng)當(dāng)盡量避免器件內(nèi)外大量數(shù)據(jù)交換，以保證系統(tǒng)高速特性。性。2 2 總線結(jié)構(gòu)總線結(jié)構(gòu)TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)42表：表： 各種讀各種讀/寫方式用到的總線寫方式用到的總線讀讀/寫方式寫方式地址總線地址總線程序總程序總線線數(shù)據(jù)總線數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀程序讀 程序?qū)懗绦驅(qū)?單數(shù)據(jù)讀單數(shù)據(jù)讀 雙數(shù)據(jù)讀雙數(shù)據(jù)讀 32位長數(shù)據(jù)讀位長數(shù)據(jù)讀 (hw) (lw) (hw) (lw)單數(shù)據(jù)寫單數(shù)據(jù)寫 數(shù)據(jù)讀數(shù)據(jù)讀/數(shù)據(jù)寫數(shù)據(jù)寫 雙數(shù)據(jù)讀雙數(shù)據(jù)讀/系數(shù)讀系

28、數(shù)讀 外設(shè)讀外設(shè)讀 外設(shè)寫外設(shè)寫 注：注：hw為為32位數(shù)據(jù)的高位數(shù)據(jù)的高16位；位；lw為為32位數(shù)據(jù)的低位數(shù)據(jù)的低16位。位。TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)43T TMS320C54x總線結(jié)構(gòu)的特點：總線結(jié)構(gòu)的特點：T 8條條16位總線，并行工作能在一個機器周期內(nèi)完成位總線，并行工作能在一個機器周期內(nèi)完成3次讀操次讀操作和作和1次寫操作。次寫操作。T 支持數(shù)據(jù)在程序空間和數(shù)據(jù)空間傳送。支持數(shù)據(jù)在程序空間和數(shù)據(jù)空間傳送。T 支持片內(nèi)、外外設(shè)的雙向通信。支持片內(nèi)、外外設(shè)的雙向通信。T 支持功能很強的算術(shù)邏輯與位操作運算。支持功能很強的算術(shù)邏輯與位操作運算。2 2 總線結(jié)構(gòu)總線結(jié)構(gòu)TM

29、S320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)443 3 中央處理單元（中央處理單元（CPUCPU） T 中央處理單元（中央處理單元（CPU）是）是DSP的核心部件，它的性能直接關(guān)的核心部件，它的性能直接關(guān)系到系到DSP器件的性能。器件的性能。CPU的基本組成如下：的基本組成如下：T 40位算術(shù)邏輯運算單元（位算術(shù)邏輯運算單元（ALU）T 2個個40位累加器位累加器T 1個個40位桶形移位寄存器位桶形移位寄存器T 乘法器乘法器/加法器單元（加法器單元（MAC）T 比較、選擇和存儲單元（比較、選擇和存儲單元（CSSU）T 指數(shù)編碼器指數(shù)編碼器T CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器T 兩個地址發(fā)生器兩個

30、地址發(fā)生器TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)TMS320C54x CPU結(jié)構(gòu)圖結(jié)構(gòu)圖ALUMAC桶桶形形移移位位寄寄存存器器CSSUEXP46T 算術(shù)邏輯運算單元（算術(shù)邏輯運算單元（ALU）可以實現(xiàn)加）可以實現(xiàn)加/減法運算、邏輯減法運算、邏輯運算等大部分算術(shù)和邏輯功能，且大多數(shù)的算術(shù)邏輯運運算等大部分算術(shù)和邏輯功能，且大多數(shù)的算術(shù)邏輯運算指令都是單周期指令。算指令都是單周期指令。T 除存儲操作指令（除存儲操作指令（ADDM、ANDM、ORM 和和XORM）外，外，ALU的運算結(jié)果通常都被傳送到目的累加器（累加的運算結(jié)果通常都被傳送到目的累加器（累加器器A和和B）。）。3.1 算術(shù)邏輯運算

31、單元（算術(shù)邏輯運算單元（ALU）3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)473.1 算術(shù)邏輯運算單元（算術(shù)邏輯運算單元（ALU）3 3 中央處理單元（中央處理單元（CPUCPU） 圖圖3-3 ALU功能框圖功能框圖TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)ALUALU輸入數(shù)據(jù)的預(yù)處理輸入數(shù)據(jù)的預(yù)處理當(dāng)當(dāng)1616位數(shù)據(jù)存儲器操作數(shù)通過數(shù)據(jù)總線位數(shù)據(jù)存儲器操作數(shù)通過數(shù)據(jù)總線DBDB或或CBCB輸入時，輸入時，ALUALU將采用兩種方式對操作數(shù)進行預(yù)處理。將采用兩種方式對操作數(shù)進行預(yù)處理。 若數(shù)據(jù)存儲器的若數(shù)據(jù)存儲器的1616位操作數(shù)在低位操作數(shù)在低

32、1616位時，則位時，則 當(dāng)當(dāng)SXM=0SXM=0時，高時，高2424位位 ( 3916 ( 3916位位 ) ) 用用0 0填充；填充； 當(dāng)當(dāng)SXM=1SXM=1時，高時，高2424位位 ( 3916 ( 3916位位 ) ) 擴展為符號位。擴展為符號位。 若數(shù)據(jù)存儲器若數(shù)據(jù)存儲器的的1616位操作數(shù)在高位操作數(shù)在高1616位時，則位時，則 當(dāng)當(dāng)SXM=0SXM=0時，時，39323932位和位和150150位用位用0 0填充；填充； 當(dāng)當(dāng)SXM=1SXM=1時，時，39323932位擴展為符號位，位擴展為符號位，150150位置位置0 0。49 ALU有有X和和Y兩個輸入端兩個輸入端 AL

33、U輸入：輸入：X端端: DB015 , 移位寄存器移位寄存器 Y端：端：CB015 , A, B, T ALU輸出：輸出：A, B ALU能起兩個能起兩個16-bitALUs的作用，且在狀態(tài)寄存器的作用，且在狀態(tài)寄存器ST1中的中的C16位置位置1時，可同時完成兩個時，可同時完成兩個16-bit運算運算.3.1 算術(shù)邏輯運算單元（算術(shù)邏輯運算單元（ALU）3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)50 例例3-1 設(shè)設(shè)(AR2)=0060h，(AR3)=0070h，數(shù)據(jù)存儲器，數(shù)據(jù)存儲器(0060h)=A678h，(0070h)=7234h，分

34、析指令，分析指令“ADD *AR2,*AR3,A”的執(zhí)行情況：的執(zhí)行情況：TADD *AR2, *AR3, A ;將將AR2和和AR3各自指向的數(shù)據(jù)存儲器單元內(nèi)各自指向的數(shù)據(jù)存儲器單元內(nèi)容左移容左移16位后相加，結(jié)果放到累加器位后相加，結(jié)果放到累加器A中，執(zhí)行情況如下表所示中，執(zhí)行情況如下表所示3.1 算術(shù)邏輯運算單元（算術(shù)邏輯運算單元（ALU）3 3 中央處理單元（中央處理單元（CPUCPU） SXM=0(無符號數(shù)相加無符號數(shù)相加)ALU的的X輸入端（經(jīng)過輸入端（經(jīng)過DB取自取自0060h）00 A678 0000hALU的的Y輸入端（經(jīng)過輸入端（經(jīng)過CB取自取自0070h）00 7234

35、0000h指令執(zhí)行后的結(jié)果指令執(zhí)行后的結(jié)果AOVM=001 18AC 0000hOVM=100 7FFF FFFFh指令執(zhí)行后的標志位指令執(zhí)行后的標志位狀態(tài)狀態(tài)C1（有進位）（有進位）OVA1（有溢出）（有溢出）TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)51A,B基本結(jié)構(gòu)：基本結(jié)構(gòu)：A,B均為均為40位位說明：說明：保護位保護位,防止迭代運算產(chǎn)生的溢出防止迭代運算產(chǎn)生的溢出,有符號運算時為擴展符號位有符號運算時為擴展符號位AL,AH,AG,BL,BH,BG都是存儲器映射寄存器都是存儲器映射寄存器,地址為地址為0008H000DHA與與B的區(qū)別：的區(qū)別：A的的3116位可以作為乘法器的一個輸入位可

36、以作為乘法器的一個輸入,而而B不能不能累加器累加器A和和B用于存儲用于存儲ALU或乘法器或乘法器/加法器單元輸出的數(shù)據(jù)。累加加法器單元輸出的數(shù)據(jù)。累加器也能輸出數(shù)據(jù)到器也能輸出數(shù)據(jù)到ALU或乘法器或乘法器/加法器中。加法器中。TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)3.2 累加器累加器3 3 中央處理單元（中央處理單元（CPUCPU） 52例例3-2累加器累加器A=FF 0123 4567h，執(zhí)行帶移位的，執(zhí)行帶移位的STH和和STL指令后，指令后，求暫存器求暫存器T和和A的內(nèi)容。的內(nèi)容。 STH A, 8, T ; A的內(nèi)容左移的內(nèi)容左移8位后，位后，AH存入存入T，T=2345h，A=FF

37、 0123 4567hSTH A, -8, T ; A的內(nèi)容右移的內(nèi)容右移8位后，位后，AH存入存入T，T=FF01h，A=FF 0123 4567hSTL A, 8, T ; A的內(nèi)容左移的內(nèi)容左移8位后，位后，AL存入存入T，T=6700h，A=FF 0123 4567hSTL A, -8, T ; A的內(nèi)容右移的內(nèi)容右移8位后，位后，AL存入存入T，T=2345h，A=FF 0123 4567h3.2 累加器累加器3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)桶形移位寄存器的功能 主要用于格式化操作，為輸入的數(shù)據(jù)定標。主要用于格式化操作，為輸

38、入的數(shù)據(jù)定標。 在進行在進行ALUALU運算之前，對輸入數(shù)據(jù)進行運算之前，對輸入數(shù)據(jù)進行數(shù)據(jù)定標；數(shù)據(jù)定標； 對累加器進行算術(shù)或邏輯移位；對累加器進行算術(shù)或邏輯移位； 對累加器進行歸一化處理；對累加器進行歸一化處理； 在累加器的內(nèi)容存入數(shù)據(jù)存儲器之前，在累加器的內(nèi)容存入數(shù)據(jù)存儲器之前，對存儲數(shù)據(jù)進行定標。對存儲數(shù)據(jù)進行定標。 3.3 3.3 桶形移位器桶形移位器3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)543.3 3.3 桶形移位器桶形移位器桶形移位器能把輸入的數(shù)據(jù)進行0到31位的左移和0到16位的右移。3 3 中央處理單元（中央處理單元（CP

39、UCPU） 圖圖3-5 桶形移位器的功能框圖桶形移位器的功能框圖TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)553.3 3.3 桶形移位器桶形移位器桶形移位寄存器的輸入可以為：桶形移位寄存器的輸入可以為：DB,取得取得16位輸入數(shù)據(jù)；位輸入數(shù)據(jù)；DB和和CB ,取得取得32位輸入數(shù)據(jù)；位輸入數(shù)據(jù)；40位累加器位累加器A或或B。桶形移位寄存器的輸出連到：桶形移位寄存器的輸出連到： ALU的一個輸入端，的一個輸入端， 經(jīng)過經(jīng)過MSW/LSW（最高有效字最高有效字/最低有效字）寫選擇單元至最低有效字）寫選擇單元至EB總線?？偩€。 3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的

40、硬件結(jié)構(gòu)的硬件結(jié)構(gòu)563.3 3.3 桶形移位器桶形移位器例例3-3 對累加器對累加器A執(zhí)行不同的移位操作執(zhí)行不同的移位操作 ADD A, - 4，B ;累加器累加器A的值右移的值右移4位后加到累加器位后加到累加器B中中ADD A, ASM，B ;累加器累加器A的值按的值按ASM指定的移位數(shù)移位后指定的移位數(shù)移位后加到累加器加到累加器B中中NORM A ;按暫存器按暫存器T中的數(shù)值對累加器中的數(shù)值對累加器A進行歸一化進行歸一化3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)57T 乘法器乘法器/加法器（加法器（MAC）單元包括）單元包括1個乘法器和個

41、乘法器和1個專用加法個專用加法器。乘法器器。乘法器/加法器單元具有強大的乘累加運算功能，可以在加法器單元具有強大的乘累加運算功能，可以在一個流水線周期內(nèi)完成一個流水線周期內(nèi)完成1次乘法運算和次乘法運算和1次加法運算。次加法運算。T TMS320C54x CPU中的中的MAC單元有一個單元有一個17位位17位的硬件位的硬件乘法器，并且附帶了一個乘法器，并且附帶了一個40位的專用加法器，其功能框圖如位的專用加法器，其功能框圖如圖圖3-6所示。其中硬件乘法器用來完成乘法運算，專用加法器所示。其中硬件乘法器用來完成乘法運算，專用加法器用來完成累加、取整、飽和等操作。用來完成累加、取整、飽和等操作。T

42、乘法器乘法器/加法器單元由以下部分組成：乘法器，加法器，帶符加法器單元由以下部分組成：乘法器，加法器，帶符號號/無符號輸入控制，小數(shù)控制，零檢測器，舍入器（二進制無符號輸入控制，小數(shù)控制，零檢測器，舍入器（二進制補碼），溢出補碼），溢出/飽和邏輯和暫存器（飽和邏輯和暫存器（TREG）。）。3.4 3.4 乘法器乘法器/ /加法器單元加法器單元3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)58圖圖3-6 乘法器乘法器/加法器單元功能框圖加法器單元功能框圖乘法器輸入：乘法器輸入： X:T，A, DB015 Y:A, DB015, CB015, PB01

43、5乘法器輸出：加法器乘法器輸出：加法器加法器輸入：加法器輸入： X:乘法器乘法器 Y：A,B,加法器輸出：將產(chǎn)生的加法器輸出：將產(chǎn)生的狀態(tài)標志送入狀態(tài)寄狀態(tài)標志送入狀態(tài)寄存器，存器，A,B3.4 3.4 乘法器乘法器/ /加法器單元加法器單元59T 例例3-4 MAC指令和指令和MACR指令的執(zhí)行情況分析指令的執(zhí)行情況分析T MACR *AR3,A ;將將AR3指向的存儲單元內(nèi)容與暫存器指向的存儲單元內(nèi)容與暫存器T的值相乘后與累加器的值相乘后與累加器A的值的值 相加后送入相加后送入A中，再進行四舍五中，再進行四舍五入運算。入運算。3.4 3.4 乘法器乘法器/ /加法器單元加法器單元3 3 中

44、央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)60T 比較、選擇和存儲單元（比較、選擇和存儲單元（CSSU）完成累加器的高位字和低位字完成累加器的高位字和低位字之間的最大值比較，即選擇累加器中較大的字并存儲在數(shù)據(jù)存儲之間的最大值比較，即選擇累加器中較大的字并存儲在數(shù)據(jù)存儲器中，并改變狀態(tài)寄存器器中，并改變狀態(tài)寄存器ST0中的測試中的測試/控制位和狀態(tài)轉(zhuǎn)移寄存器控制位和狀態(tài)轉(zhuǎn)移寄存器（TRN）的值。的值。其功能框圖如圖其功能框圖如圖3-83-8所示。所示。T 功能：多用于功能：多用于Viterbi型蝶形運算，加、比較、選擇、存儲運算。型蝶形運算，加、比較、選擇

45、、存儲運算。T 用途：多用于通信中均衡，解碼等用途：多用于通信中均衡，解碼等Viterbi蝶型計算蝶型計算3.5 3.5 比較、選擇和存儲單元（比較、選擇和存儲單元（CSSUCSSU）3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)61圖圖3-8 比較、選擇和存儲單元比較、選擇和存儲單元 結(jié)構(gòu)：比較單元結(jié)構(gòu)：比較單元COMP,TRN,TC用于記用于記錄比較結(jié)果錄比較結(jié)果選擇單元：選擇單元：MSW/LSW 存儲通過存儲通過EB015完成完成（輸出）（輸出）輸入為輸入為A,B,桶型移位寄桶型移位寄存器存器3.5 3.5 比較、選擇和存儲單元（比較、選擇和

46、存儲單元（CSSUCSSU）3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)62例3-5 CMPS指令的操作pCMPS A, *AR1 p功能：對累加器A的高16位字（AH）和低16位字（AL）進行比較，p如果AHAL，則AH*AR1，TRN左移1位，0TRN(0)，0TC；p如果AHAL，則AL*AR1，TRN左移1位，1TRN(0)，1TC。 3.5 3.5 比較、選擇和存儲單元（比較、選擇和存儲單元（CSSUCSSU）3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)63T 指數(shù)編碼器是用于支持單周期指

47、令指數(shù)編碼器是用于支持單周期指令EXP的專用硬件。的專用硬件。T 指數(shù)編碼器指數(shù)編碼器是一個用于支持指數(shù)運算指是一個用于支持指數(shù)運算指令的專用硬件，可以在單周期內(nèi)執(zhí)行令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP指令，求累加器中數(shù)的指數(shù)值。指令，求累加器中數(shù)的指數(shù)值。T 功能功能:支持指令支持指令EXP和和NORM完成規(guī)格化完成規(guī)格化定點數(shù)操作。定點數(shù)操作。T 規(guī)格化定點數(shù)格式：規(guī)格化定點數(shù)格式：T中存指數(shù)，中存指數(shù)，A中存中存尾數(shù)。尾數(shù)。3.6 3.6 指數(shù)編碼器指數(shù)編碼器3 3 中央處理單元（中央處理單元（CPUCPU） 圖圖3-10 指數(shù)編碼器指數(shù)編碼器TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)6

48、4TMS320C54x CPU有有3個狀態(tài)和控制寄存器：個狀態(tài)和控制寄存器：T 狀態(tài)寄存器狀態(tài)寄存器0（ST0）T 狀態(tài)寄存器狀態(tài)寄存器1（ST1）T 處理器工作方式狀態(tài)寄存器（處理器工作方式狀態(tài)寄存器（PMST）T ST0和和ST1中包含各種工作條件和工作方式的狀態(tài)；中包含各種工作條件和工作方式的狀態(tài)；PMST中中包含存儲器的設(shè)置狀態(tài)及其他控制信息。由于這些寄存器都包含存儲器的設(shè)置狀態(tài)及其他控制信息。由于這些寄存器都是存儲器映射寄存器，所以都可以快速地存放到數(shù)據(jù)存儲是存儲器映射寄存器，所以都可以快速地存放到數(shù)據(jù)存儲器，或者由數(shù)據(jù)存儲器對它們加載，或者用于程序或者中斷器，或者由數(shù)據(jù)存儲器對它們

49、加載，或者用于程序或者中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。 3.7 CPU3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 3 3 中央處理單元（中央處理單元（CPUCPU） TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)651.狀態(tài)寄存器狀態(tài)寄存器0（ST0）ST0反映尋址要求和計算的中間運行狀態(tài)，地址：反映尋址要求和計算的中間運行狀態(tài)，地址：0006H3.7 CPU3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 3 3 中央處理單元（中央處理單元（CPUCPU） 狀態(tài)寄存器狀態(tài)寄存器ST0各位的定義：各位的定義：15-1312111098-0ARPTCCOVAOVB

50、DPARPARP輔助寄存器指針，指定用于兼容模式下間接尋址的輔助輔助寄存器指針，指定用于兼容模式下間接尋址的輔助 寄存器；當(dāng)寄存器；當(dāng)DSPDSP工作于標準模式（工作于標準模式（CMPT=0CMPT=0）時，）時，ARPARP必須必須 保持為保持為0 0；各位的功能描述：各位的功能描述：TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)66TC測試測試/控制標志位，存儲算術(shù)運算單元控制標志位，存儲算術(shù)運算單元ALU的測試位操作的測試位操作 結(jié)果；結(jié)果； TC受受BIT、BITF、BITT、CMPM、CMPR、CMPS和和 SFTC指令的影響，指令的影響，TC的狀態(tài)決定了是否需要條件轉(zhuǎn)移、的狀態(tài)決定了是否

51、需要條件轉(zhuǎn)移、 調(diào)用、執(zhí)行和執(zhí)行返回指令；調(diào)用、執(zhí)行和執(zhí)行返回指令；C進位位進位位 如果加法運算的結(jié)果產(chǎn)生了進位，則如果加法運算的結(jié)果產(chǎn)生了進位，則C=1； 如果運算產(chǎn)生了借位，則如果運算產(chǎn)生了借位，則C=0； 除了帶除了帶16位移位的位移位的ADD和和SUB指令外，如果加法中沒有指令外，如果加法中沒有 進位或減法中沒有借位，則在加法運算之后進位或減法中沒有借位，則在加法運算之后C=0，在減，在減 法運算之后法運算之后C=1；1.狀態(tài)寄存器狀態(tài)寄存器0（ST0）3.7 CPU3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 3 3 中央處理單元（中央處理單元（CPUCPU） 67OVA累加器累加

52、器A的溢出標志位；的溢出標志位；OVB累加器累加器B的溢出標志位；的溢出標志位； 不論是不論是ALU還是乘法器中的累加器，當(dāng)結(jié)果目的操作還是乘法器中的累加器，當(dāng)結(jié)果目的操作 數(shù)使累加器數(shù)使累加器A產(chǎn)生溢出時，產(chǎn)生溢出時，OVA=1；使累加器；使累加器B產(chǎn)生產(chǎn)生 溢出時，溢出時，OVB=1；DP數(shù)據(jù)存儲器頁指針，此數(shù)據(jù)存儲器頁指針，此9位與指令中的低位與指令中的低7位一起形成位一起形成16 位直接尋址方式下的數(shù)據(jù)存儲器地址位直接尋址方式下的數(shù)據(jù)存儲器地址DP域可通域可通 過帶短立即數(shù)的過帶短立即數(shù)的LD指令或從數(shù)據(jù)存儲器中裝載；指令或從數(shù)據(jù)存儲器中裝載； 當(dāng)當(dāng)ST1中的操作模式位中的操作模式位C

53、PL=0時執(zhí)行此操作；時執(zhí)行此操作； 1.狀態(tài)寄存器狀態(tài)寄存器0（ST0）3 3 中央處理單元（中央處理單元（CPUCPU） 3.7 CPU3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)68151413121110987654-0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASMBRAF塊重復(fù)操作標志位塊重復(fù)操作標志位 塊重復(fù)有效標志，由其指示塊重復(fù)是否當(dāng)前有效；塊重復(fù)有效標志，由其指示塊重復(fù)是否當(dāng)前有效； BRAF=0時塊重復(fù)無效；當(dāng)塊重復(fù)計數(shù)器時塊重復(fù)無效；當(dāng)塊重復(fù)計數(shù)器BRC減到減到 小于零時，小于零時，BRAF清零；清零；

54、 BRAF=1塊重復(fù)有效；當(dāng)執(zhí)行塊重復(fù)有效；當(dāng)執(zhí)行RPTB指令時，指令時，BRAF 自動置位；自動置位；ST1反映尋址要求，計算的初始狀態(tài)設(shè)置，反映尋址要求，計算的初始狀態(tài)設(shè)置，I/O及中斷控制。地及中斷控制。地址：址：0007H2.狀態(tài)寄存器狀態(tài)寄存器1（ST1） 3 3 中央處理單元（中央處理單元（CPUCPU） 3.7 CPU 3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)69CPL直接尋址編譯方式位，指定哪一個指針用于直接尋址；直接尋址編譯方式位，指定哪一個指針用于直接尋址； CPL=0時，用數(shù)據(jù)頁指針時，用數(shù)據(jù)頁指針DP； CPL=1時，用堆

55、棧指針時，用堆棧指針SP；XF外部標志（外部標志（XF）管腳狀態(tài)，它是通用的輸出管腳，）管腳狀態(tài)，它是通用的輸出管腳， SSBX指令能夠置位指令能夠置位XF，RSBX指令能夠復(fù)位指令能夠復(fù)位XF； HM保持方式位，指示當(dāng)接到一個保持方式位，指示當(dāng)接到一個HOLD信號時處信號時處 理器是否繼續(xù)內(nèi)部指令的執(zhí)行理器是否繼續(xù)內(nèi)部指令的執(zhí)行 HM=0，處理器從內(nèi)部程序存儲器繼續(xù)執(zhí)行，只是把外，處理器從內(nèi)部程序存儲器繼續(xù)執(zhí)行，只是把外 部接口置成高阻狀態(tài)部接口置成高阻狀態(tài) HM=1，處理器暫停內(nèi)部執(zhí)行；，處理器暫停內(nèi)部執(zhí)行； 2.狀態(tài)寄存器狀態(tài)寄存器1（ST1） 3 3 中央處理單元（中央處理單元（CPU

56、CPU） 3.7 CPU 3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 70INTM中斷方式位，用于屏蔽或打開全部中斷中斷方式位，用于屏蔽或打開全部中斷 INTM=0，開放所有可屏蔽中斷，開放所有可屏蔽中斷 INTM=1，關(guān)閉所有可屏蔽中斷，關(guān)閉所有可屏蔽中斷 INTM不能通過存儲器寫操作來設(shè)置；不能通過存儲器寫操作來設(shè)置； SSBX指令設(shè)置指令設(shè)置INTM，RSBX指令清除指令清除INTM；0保留位，未使用，此位總是等于保留位，未使用，此位總是等于0；OVM溢出方式控制位，決定當(dāng)累加器溢出時重新裝入目的溢出方式控制位，決定當(dāng)累加器溢出時重新裝入目的 累加器的數(shù)值；累加器的數(shù)值； OVM=0

57、，從，從ALU或乘法器的加法器中溢出的結(jié)果像或乘法器的加法器中溢出的結(jié)果像 正常情況一樣加到目的累加器中；正常情況一樣加到目的累加器中； OVM=1，根據(jù)遇到的溢出值目的累加器被置成：或，根據(jù)遇到的溢出值目的累加器被置成：或 者最大的正值（者最大的正值（007FFFFFFFh）或者最負的值（）或者最負的值（FF80000000h)2.狀態(tài)寄存器狀態(tài)寄存器1（ST1） 3 3 中央處理單元（中央處理單元（CPUCPU） 3.7 CPU 3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)71SXM符號位擴展方式控制位，決定是否做符號擴展符號位擴展方式控制位，決

58、定是否做符號擴展 SXM=0，數(shù)據(jù)進入，數(shù)據(jù)進入ALU之前符號位禁止擴展；之前符號位禁止擴展； SXM=1，數(shù)據(jù)在被，數(shù)據(jù)在被ALU使用之前進行符號擴展；使用之前進行符號擴展； SSBX指令和指令和RSBX指令分別設(shè)置和復(fù)位指令分別設(shè)置和復(fù)位SXMC16雙雙16位位/雙精度算術(shù)運算方式控制位，用來決定雙精度算術(shù)運算方式控制位，用來決定ALU的的 運算模式運算模式 C16=0，ALU進行進行32位字長運算，雙精度運算；位字長運算，雙精度運算； C16=1，ALU同時進行同時進行2個相獨立的個相獨立的16位計算；位計算；FRCT小數(shù)方式位，指定乘法器的運算模式小數(shù)方式位，指定乘法器的運算模式 當(dāng)當(dāng)

59、FRCT=1時，乘法器的輸出自動左移時，乘法器的輸出自動左移1位，消除多余位，消除多余 符號位；符號位；2.狀態(tài)寄存器狀態(tài)寄存器1（ST1） 3 3 中央處理單元（中央處理單元（CPUCPU） 3.7 CPU 3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)72CMPT修正方式位，修正方式位，CMPT決定決定ARP是否可以修正。是否可以修正。 CMPT=0 在間接尋址單個數(shù)據(jù)存儲器操作數(shù)時，不能在間接尋址單個數(shù)據(jù)存儲器操作數(shù)時，不能 修正修正ARP。當(dāng)。當(dāng)DSP工作在這種方式。工作在這種方式。ARP必須置必須置0 CMPT=1 在間接尋址單個數(shù)據(jù)存儲器操

60、作數(shù)時，可修在間接尋址單個數(shù)據(jù)存儲器操作數(shù)時，可修 正正ARP，當(dāng)指令正在選擇輔助寄存器，當(dāng)指令正在選擇輔助寄存器0（AR0）時除外）時除外ASM累加器移位方式位累加器移位方式位 5位的位的ASM域指定了域指定了-15到到16范圍內(nèi)的移位值并且被編范圍內(nèi)的移位值并且被編 碼為碼為2的補碼；的補碼； 2.狀態(tài)寄存器狀態(tài)寄存器1（ST1） 3 3 中央處理單元（中央處理單元（CPUCPU） 3.7 CPU 3.7 CPU狀態(tài)和控制寄存器狀態(tài)和控制寄存器 TMS320C54x的硬件結(jié)構(gòu)的硬件結(jié)構(gòu)73 可以使用可以使用SSBX和和RSBX指令對指令對ST0和和ST1的各個位進行置位（設(shè)的各個位進行置位