第四章 算術(shù)邏輯運(yùn)算電路

1、第第4章章 算術(shù)邏輯運(yùn)算電路算術(shù)邏輯運(yùn)算電路4.1 基本算術(shù)運(yùn)算電路基本算術(shù)運(yùn)算電路4.2 算術(shù)邏輯單元的組織算術(shù)邏輯單元的組織4.3 邏輯運(yùn)算和集成邏輯運(yùn)算和集成ALU模模塊塊4.4 BCD碼運(yùn)算碼運(yùn)算1. 1位全加器位全加器2. 多位加法器多位加法器3. 算法移位算法移位4. 比較運(yùn)算比較運(yùn)算4.1 基本算術(shù)邏輯電路基本算術(shù)邏輯電路1 0 1 1 A 1 1 1 0 B1 1 0 Ci-11 1 0 0 1 . i+1. 1. 1位全加器位全加器二進(jìn)制加法運(yùn)算舉例二進(jìn)制加法運(yùn)算舉例半加半加全加全加真值表真值表1111101011011011000101110100101010000000C

2、OQPCI1 1位全加器位全加器邏輯符號邏輯符號COCI Q P 具體實(shí)現(xiàn)具體實(shí)現(xiàn)：P Q CIP Q CIP Q CIP Q CICOP QQ CIP CI ()PQCICOP QPQ CI 與或與或異或異或與或非與或非？ 思考：思考：如何列寫如何列寫1位全加器的與或非形式？位全加器的與或非形式？集成集成1位全加器位全加器74183、74184COB3A3B2A2B1A1B0A03210COCI COCI COCI COCI Q P Q P Q P Q P 2.2.多位多位全加器全加器4位全加器位全加器串行進(jìn)位的速度低串行進(jìn)位的速度低？ 思考：思考：如何構(gòu)成如何構(gòu)成n位全加器？位全加器？超前

3、進(jìn)位方式超前進(jìn)位方式迭代下去，最終有：迭代下去，最終有：1111111()()iiiiiiiiiiiiiiiiiiiiiiiiiiCOP QPQCIP QCGPQCPCOCGCP CICOCGCPCICOCGCP CGCPCI令則同理則112121012100.nnnnnnnnnnnnnCOCGCPCGCPCP CGCPCP CPCPCGCPCP CPCPCPCI超前進(jìn)位只有超前進(jìn)位只有2級門電路延時，速度高級門電路延時，速度高集成集成4位加法器位加法器74283COCI 3 0 Q 3 0 P 3 0 ？ 思考：思考：如何用如何用74283構(gòu)成構(gòu)成8位加法器？位加法器？實(shí)現(xiàn)方法：實(shí)現(xiàn)方法：錯

4、位存儲實(shí)現(xiàn)錯位存儲實(shí)現(xiàn) P166頁圖頁圖4.73.3.算法移位算法移位？ 思考：思考：定點(diǎn)數(shù)左移或右移定點(diǎn)數(shù)左移或右移1位結(jié)果是什么？位結(jié)果是什么？移位寄存器實(shí)現(xiàn)移位寄存器實(shí)現(xiàn)真值表真值表ABFABFA=BFAB000100100110100110104.4.比較運(yùn)算比較運(yùn)算1位比較器位比較器ABABA B FA BFABABABFA B多多位比較器位比較器實(shí)現(xiàn)方法：實(shí)現(xiàn)方法：先比較兩個數(shù)的最高位，先比較兩個數(shù)的最高位，若相等；再比較次高位，以此類推。若相等；再比較次高位，以此類推。COMPA0A1A2AB03PFABFABA3B0B1B203QB3PQFAB集成集成4位數(shù)值比較器位數(shù)值比較器

5、7485輸入輸入輸出輸出A3 B3A2 B2A1 B1A0 B0ABABFAB3 100A3 B2 100A3=B3A2 B1 100A3=B3A2=B2A1 B0100A3=B3A2=B2A1=B1A0 B0010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B00010017485功能表功能表【例】用【例】用7485構(gòu)成構(gòu)成8位數(shù)值比較器位數(shù)值比較器FABFABFABCOMP 高位片高位片03PQPQ03COMP 低位片低位片A0A1A203PA3QPQ03B0B1B2B31A4A5A6A7B4B

6、5B6B71. 加法運(yùn)算與加法運(yùn)算與ALU的組織的組織2. 減法運(yùn)算與求補(bǔ)電路減法運(yùn)算與求補(bǔ)電路3. 乘法的實(shí)現(xiàn)與乘法的實(shí)現(xiàn)與ALU的結(jié)構(gòu)的結(jié)構(gòu)4.2 算術(shù)邏輯單元算術(shù)邏輯單元ALU的組織的組織連加法連加法移位相加法移位相加法（1）加法加法ALU的基本結(jié)構(gòu)的基本結(jié)構(gòu)操作數(shù)操作數(shù)累加器累加器加法操作過程加法操作過程1.1.加法運(yùn)算與加法運(yùn)算與ALU組織組織(1)取操作數(shù)（被加數(shù)取操作數(shù)（被加數(shù)M）存入累加器）存入累加器A中中CLA: A0; BM; AA+B(2)取另取另1操作數(shù)操作數(shù)N并與并與M相加，和存入相加，和存入A中中ADD: BN; AA+B(3)將和存入存儲器將和存入存儲器STO:

7、MEMA寄存器傳遞語言寄存器傳遞語言RTL舉例：舉例： A0 AB AB05 AA+B ASRA A0X目標(biāo)寄存器目標(biāo)寄存器源寄存器源寄存器運(yùn)算符運(yùn)算符源寄存器源寄存器（2）加法運(yùn)算的溢出問題）加法運(yùn)算的溢出問題(Overflow) 補(bǔ)碼系統(tǒng)的溢出判別電路補(bǔ)碼系統(tǒng)的溢出判別電路nnnnnnOvrA BA B 真值表真值表01111011010100010110001011000000OvrnBnAn（3）浮點(diǎn)數(shù)加法運(yùn)算）浮點(diǎn)數(shù)加法運(yùn)算對階對階（1）減法）減法ALU結(jié)構(gòu)結(jié)構(gòu)2.2.減法運(yùn)算與求補(bǔ)電路減法運(yùn)算與求補(bǔ)電路？ 思考：思考：補(bǔ)碼系統(tǒng)中，補(bǔ)碼系統(tǒng)中， 如何求相反數(shù)？如何求相反數(shù)？ 思考：思

8、考：能否將加、減電能否將加、減電 路統(tǒng)一起來？路統(tǒng)一起來？（2）具有加具有加/ /減控制的全加器電路減控制的全加器電路ADDSUBP4P3P2P1P0Q4Q3Q2Q1Q043210CO&（1）連加法實(shí)現(xiàn)）連加法實(shí)現(xiàn)MN3.3.乘法運(yùn)算與乘法運(yùn)算與ALU結(jié)構(gòu)結(jié)構(gòu)加法的擴(kuò)展，通過連加法或移位相加法實(shí)現(xiàn)加法的擴(kuò)展，通過連加法或移位相加法實(shí)現(xiàn)配置：配置： 寄存器寄存器Y存放存放M；遞減；遞減計數(shù)器計數(shù)器C存放存放N；累加；累加器器A存放積存放積P。AA+YCC-1連加法的實(shí)現(xiàn)流程連加法的實(shí)現(xiàn)流程連加法的硬件實(shí)現(xiàn)方案連加法的硬件實(shí)現(xiàn)方案方案方案1:1:（M、N的字長均為的字長均為n）u2n位的累

9、加器位的累加器u2n位的全加器位的全加器方案方案2:un位普通累加器和位普通累加器和n位遞增計數(shù)器構(gòu)成位遞增計數(shù)器構(gòu)成A 將全加器的溢出作為遞增計數(shù)器的計數(shù)使能信號將全加器的溢出作為遞增計數(shù)器的計數(shù)使能信號un位全加器位全加器方案方案2的實(shí)現(xiàn)邏輯圖（的實(shí)現(xiàn)邏輯圖（8位為例）位為例）遞增計數(shù)器遞增計數(shù)器累加器累加器H4L44位全加器位全加器寄存器寄存器BOver遞減計數(shù)器遞減計數(shù)器C被乘數(shù)被乘數(shù)乘數(shù)乘數(shù)【例】連加法求【例】連加法求1011 0101步驟步驟遞增計數(shù)器遞增計數(shù)器 累加器累加器遞減計數(shù)器遞減計數(shù)器BStep10000000001011011Step20000101101001011S

10、tep30001011000111011Step40010000100101011Step50010110000011011Step60011011100001011手動乘法運(yùn)算舉例手動乘法運(yùn)算舉例（2）移位相加法實(shí)現(xiàn)）移位相加法實(shí)現(xiàn)MN 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1計算機(jī)實(shí)現(xiàn)方案計算機(jī)實(shí)現(xiàn)方案1：部分積左移：部分積左移 1

11、 1 0 1 1 0 1 1 1 1 0 1 第一次部分積第一次部分積 1 1 0 1 部分積之和右移部分積之和右移1位位 1 1 0 1 第二次部分積第二次部分積 1 0 0 1 1 1 部分積之和部分積之和 1 0 0 1 1 1 部分積之和右移部分積之和右移1位位 0 0 0 0 第三次部分積第三次部分積 1 0 0 1 1 1 部分積之和部分積之和 1 0 0 1 1 1 部分積之和右移部分積之和右移1位位 1 1 0 1 第四次部分積第四次部分積 1 0 0 0 1 1 1 1 部分積之和部分積之和 1 0 0 0 1 1 1 1 部分積之和右移部分積之和右移1位位計算機(jī)實(shí)現(xiàn)方案計算

12、機(jī)實(shí)現(xiàn)方案2：部分積之和右移：部分積之和右移部分積之和右移的一般情形部分積之和右移的一般情形 A3 A2 A1 A0 B3 B2 B1 B0 (A3 A2 A1 A0) B0 第一次部分積第一次部分積 P3/ P2/ P1/ P0 部分積之和右移部分積之和右移1位位 (A3 A2 A1 A0) B1 第二次部分積第二次部分積 P5/P4/P3/P2/ P1 P0 部分積之和部分積之和 P5/P4/P3/P2/P1 P0 部分積之和右移部分積之和右移1位位 (A3 A2 A1 A0) B2 第三次部分積第三次部分積 P6/P5/P4/P3/P2 P1 P0 部分積之和部分積之和 P6/P5/P4

13、/P3/P2 P1 P0 部分積之和右移部分積之和右移1位位 (A3 A2 A1 A0) B3 第四次部分積第四次部分積 P7 P6 P5 P4 P3 P2 P1 P0 部分積之和部分積之和 P7 P6 P5 P4 P3 P2 P1 P0 部分積之和右移部分積之和右移1位位移位相加算法乘法移位相加算法乘法ALU結(jié)構(gòu)結(jié)構(gòu)計數(shù)器計數(shù)器C累計器累計器A寄存器寄存器B B0全加器全加器YB0被乘數(shù)被乘數(shù)乘數(shù)乘數(shù)來自存儲器來自存儲器寄存器寄存器Y00,1nnAA Y BASRA ACarry BSRB BACC 【例【例】1101 1011YCarryABCMem11010000010110100110

14、1011011011010011010011011010011shr1101100111101001111010100111100010shr11010010011110001shr1101100011111000111010100011110000shr符號運(yùn)算符號運(yùn)算 用異或邏輯實(shí)現(xiàn)符號運(yùn)算用異或邏輯實(shí)現(xiàn)符號運(yùn)算補(bǔ)碼運(yùn)算的去符號處理補(bǔ)碼運(yùn)算的去符號處理 取絕對值相乘符號位取絕對值相乘符號位全加器溢出問題全加器溢出問題（3）乘法運(yùn)算的其它考慮）乘法運(yùn)算的其它考慮乘法的其它實(shí)現(xiàn)方案：乘法的其它實(shí)現(xiàn)方案： 乘法器和乘法表乘法器和乘法表 乘法器乘法器 乘法表乘法表1. 基本的邏輯運(yùn)算基本的邏輯運(yùn)算

15、 與、或、非、異或、同或等與、或、非、異或、同或等2. 中規(guī)模集成中規(guī)模集成ALU模塊模塊741814.3 邏輯運(yùn)算和中規(guī)模集成邏輯運(yùn)算和中規(guī)模集成ALU控制端：控制端：M,S3,S2,S1,S0M1：邏輯運(yùn)算：邏輯運(yùn)算M0：算術(shù)運(yùn)算：算術(shù)運(yùn)算1. 1位位BCD碼加法運(yùn)算碼加法運(yùn)算2. 多位多位BCD碼全加器碼全加器3. BCD碼乘法碼乘法4.4 BCD碼運(yùn)算碼運(yùn)算？ 思考：思考：兩個兩個1位位BCD碼相加，碼相加， 結(jié)果范圍是什么？結(jié)果范圍是什么？N二進(jìn)制數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)十進(jìn)制數(shù)COB3B2B1B0D21D8D4D2D1000 0 0 00 0 0 0 0 9 01 0 0 10 1 0

16、0 110 01 0 1 01 0 0 0 011 01 0 1 11 0 0 0 1 15 01 1 1 11 0 1 0 11610 0 0 010 1 1 01710 0 0 110 1 1 118 10 0 1 01 1 0 0 019 10 0 1 11 1 0 0 1BCD碼的修正碼的修正需作需作+6處理的包括：處理的包括：出現(xiàn)出現(xiàn)COB8B4B2B11010111111B8B4B2B1修正條件為：修正條件為： CO+B8B4+B8B2AB30PB0B130QB2CI30B3CO84218421被加數(shù)被加數(shù)加數(shù)加數(shù)30P1230Q4CI308CO842184211&FCO和

17、和相加相加修正判別修正判別修正修正1位位BCD碼全加器電路圖碼全加器電路圖2.2.多位多位BCDBCD碼全加器碼全加器（1）行波進(jìn)位的并行）行波進(jìn)位的并行BCD碼全加器碼全加器COCI Q P COCI Q P COCI Q P COCI Q P 總進(jìn)位總進(jìn)位（2）10的補(bǔ)碼與的補(bǔ)碼與9的補(bǔ)碼的補(bǔ)碼 余余3碼補(bǔ)碼表碼補(bǔ)碼表余余3碼碼9的補(bǔ)碼的補(bǔ)碼10的補(bǔ)碼的補(bǔ)碼0 0 1 11 1 0 00 0 1 10 1 0 01 0 1 11 1 0 00 1 0 1 1 0 1 01 0 1 10 1 1 0 1 0 0 11 0 1 00 1 1 11 0 0 01 0 0 11 0 0 00 1

18、1 11 0 0 01 0 0 1 0 1 1 00 1 1 11 0 1 00 1 0 10 1 1 01 0 1 10 1 0 00 1 0 11 1 0 0 0 0 1 10 1 0 0（3）串行）串行BCD碼加碼加/減運(yùn)算減運(yùn)算低位開始，按時鐘節(jié)拍低位開始，按時鐘節(jié)拍1位位1位送入，結(jié)果低位先出位送入，結(jié)果低位先出例例324+238CPA/SA寄存器寄存器B寄存器寄存器D觸發(fā)器觸發(fā)器MC14561MC14560結(jié)結(jié)果果1位位BCD碼乘法碼乘法1位十進(jìn)制數(shù)乘多位十進(jìn)制數(shù)位十進(jìn)制數(shù)乘多位十進(jìn)制數(shù)3.BCD3.BCD碼乘法碼乘法 5 6 3 2 A3A2A1A0 8 B0 1 6 2 4 4 8 4 0 4 5 0 5 60000 01000100COCOCI COCI CI Q