加減法運算電路設(shè)計

1、遼 寧 工 業(yè) 大 學(xué) 數(shù)字系統(tǒng)綜合實驗 課程設(shè)計（論文）題目： 加/減法運算電路設(shè)計 院（系）： 電子與信息工程學(xué)院 專業(yè)班級： 學(xué) 號： 學(xué)生姓名： 指導(dǎo)教師： 教師職稱： 起止時間：課程設(shè)計（論文）任務(wù)及評語院（系）： 電子與信息工程學(xué)院 教研室：通信工程學(xué) 號學(xué)生姓名專業(yè)班級課程設(shè)計（論 文）題 目加/減法運算電路設(shè)計課程設(shè)計（論文）任務(wù)設(shè)計一個加/減法運算電路，當(dāng)控制信號M=0時將兩個無符號的16位二進(jìn)制數(shù)相加，而M=1時將兩個無符號的8位二進(jìn)制數(shù)相減，并用MAX+PLUS驗證設(shè)計的正確性。設(shè)計要求：1熟練掌握組合邏輯電路的設(shè)計思路和方法；2熟練掌握MAX+PLUS原理圖輸入方法；3

2、熟練掌握MAX+PLUS仿真方法并對設(shè)計進(jìn)行仿真驗證，直至得出正確的設(shè)計方案；4熟練掌握MAX+PLUS編程下載方法并利用EDA實驗箱驗證設(shè)計的正確性；5熟練掌握加法器及減法器的設(shè)計方法。報告要求：1能夠?qū)υ砑霸O(shè)計方案進(jìn)行適當(dāng)?shù)恼f明；2按照給定的模板要求完成設(shè)計報告。指導(dǎo)教師評語及成績平時成績（20%）： 論文成績（50%）： 答辯成績（30%）： 總成績 ： 指導(dǎo)教師簽字： 學(xué)生簽字： 年 月 日8 / 12目錄1 課程設(shè)計目的，內(nèi)容與要求11.1課程設(shè)計目的11.2 設(shè)計內(nèi)容11.3 設(shè)計要求12 課程設(shè)計原理13 課程設(shè)計方案23.1 電路設(shè)計23.2電路仿真33.3仿真結(jié)果34 課程

3、設(shè)計結(jié)果54.1實物圖55 設(shè)計總結(jié)7參考文獻(xiàn)81 課程設(shè)計目的，內(nèi)容與要求1.1課程設(shè)計目的掌握數(shù)字電路一般設(shè)計方法和設(shè)計流程。掌握Altera可編程芯片原理和用法。學(xué)習(xí)使用MAX+plus 軟件繪制電路原理圖和仿真。1.2 設(shè)計內(nèi)容設(shè)計一個加/減法運算電路，當(dāng)控制信號M=0時將兩個無符號的16位二進(jìn)制數(shù)相加，而M=1時將兩個無符號的16位二進(jìn)制數(shù)相減，并用MAX+PLUS驗證設(shè)計的正確性。1.3 設(shè)計要求1熟練掌握組合邏輯電路的設(shè)計思路和方法；2熟練掌握MAX+PLUS原理圖輸入方法；3熟練掌握MAX+PLUS仿真方法并對設(shè)計進(jìn)行仿真驗證，直至得出正確的設(shè)計方案；4熟練掌握MAX+PLUS

4、編程下載方法并利用EDA實驗箱驗證設(shè)計的正確性；5熟練掌握加法器及減法器的設(shè)計方法。2 課程設(shè)計原理74LS283是超前進(jìn)位四位二進(jìn)制全加器，下圖是它的引腳圖圖2.1 74LS283引腳圖其中A0到A3和B0到B3是兩個四位輸入端，S0到S3是四位輸出端，CO是進(jìn)位輸入端，CI是進(jìn)位輸出端。在MAX+plus 中，可用4片74LS283連起來作為16位加/減法運算電路。74LS283本身是加法器，而減法的實現(xiàn)可以用原數(shù)的補(bǔ)碼來完成，即S=A-BS=A+B（補(bǔ)）。在門電路中，可以用異或門來轉(zhuǎn)換成補(bǔ)碼。3 課程設(shè)計方案3.1 電路設(shè)計在MAX+plus 中，用四片74LS283相連，低位芯片的CI

5、端與高位的CO端連接，最低位芯片的CI端與M輸入端相連。四個芯片的A系列引腳與16個輸入端連接，另有16個輸入端與M構(gòu)成異或門，其輸出端再與B系列引腳連接。芯片的S系列引腳與16個輸出端相連。如圖：圖3.1 電路設(shè)計圖3.2電路仿真新建波形文件，引入輸入輸出端，在輸入端上設(shè)置高低電平，然后進(jìn)行編譯和仿真。3.3仿真結(jié)果圖3.2 a1+b1b2圖圖3.2中，a1，b1，b2設(shè)為高電平，M為低電平，表示a1+b1b2。圖3.3 a1+b1b2結(jié)果圖3.3中，s1，s2都進(jìn)位清零，s3為高電平，與理論相符。圖3.4 a16-b1圖圖3.4中，a16，b1，M為高電平，表示為a16-b1。圖3.5 a

6、16-b1結(jié)果圖3.5中，除s16外，s0到s15都為高電平，這表示為減法，且低位向高位借位，與理論相符。4 課程設(shè)計結(jié)果4.1實物圖圖4.1 初始狀態(tài)圖4.1為EDA實驗箱線路連接后打開電源的初始狀態(tài)，a開關(guān)，b開關(guān)，m都為低電平。圖4.2 a1+b1結(jié)果圖圖4.2中，亮燈的是s2。a1，b1為高電平，其余都是低電平，這與a1+b1=s2相符。圖4.3 a7-b1結(jié)果圖圖4.3中，d0到d6（s0到s6）全亮。a7，b1和M為高電平，這與理論相符。所以該加減法運算電路正確。5 設(shè)計總結(jié)在加減法運算電路的設(shè)計中，如果用74LS283做主體芯片是很簡單的，剛開始打算使用的是74LS183，雖然原理簡單，但是用電路圖來實現(xiàn)它就非常麻煩。因為要用到8片74LS183，而74LS283只需4片。不僅如此74LS283是超前進(jìn)位全加器，比74LS183要快得多，因此我后來選擇74LS283。關(guān)于補(bǔ)碼，用異或門來實現(xiàn)減法，此方法在課本中有提到過。因此加減法運算電路的設(shè)計還是比較簡單的。參考文獻(xiàn)1周常森.電子電路計算機(jī)仿真技術(shù).山東科學(xué)技術(shù)出版社,2002. 2高文華.董增壽，趙哲敏.基于