編碼器——數(shù)字電子技術(shù)

1、 第四章第四章 組合邏輯模塊及其應(yīng)用組合邏輯模塊及其應(yīng)用4.2 4.2 譯碼器譯碼器4.3 4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器4.4 4.4 數(shù)值比較器數(shù)值比較器4.5 4.5 加法器加法器4.1 4.1 編碼器編碼器 4.1 4.1 編碼器編碼器一一. .編碼器的基本概念及工作原理編碼器的基本概念及工作原理 編碼編碼將某一特定的邏輯信號變換為將某一特定的邏輯信號變換為二進制代碼。二進制代碼。 能夠?qū)崿F(xiàn)編碼功能的能夠?qū)崿F(xiàn)編碼功能的邏輯部件稱為編碼器。邏輯部件稱為編碼器。例：例：設(shè)計一個鍵控設(shè)計一個鍵控8421BCD8421BCD碼編碼器。碼編碼器。SSSSSSSSSS56789ABCD41k103C

2、C12V0（2）由真值表寫出各輸出的邏輯表達(dá)式為：）由真值表寫出各輸出的邏輯表達(dá)式為：98SSA 7654SSSSB 解：解：（1 1）列出真值表：）列出真值表：輸輸 入入輸輸 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D98SS 7654SSSS 1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1 1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0

3、 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 176327632SSSSSSSSC 97539753SSSSSSSSSSD 1198SSA 7654SSSSB 7632SSSSC 9753SSSSSD1 重新整理得：重新整理得：（3 3）由表達(dá)式）由表達(dá)式畫出邏輯圖：畫出邏輯圖：SSSSSSSSSS5678941k103CC12V0&AB&C&D&0 01 11 10 00 0EWB舉例舉例-

4、編碼器編碼器（4 4）增加）增加控制使能標(biāo)志控制使能標(biāo)志GS ：SSSSSSSSSS6V&CGSCC&710&A&351k10D49B&812輸輸 入入輸輸 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1

5、 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 10SDCBAGS 二二. .二進制編碼器二進制編碼器 3 3位二進制編碼器位二進制編碼器: :8 8個輸入端，個輸入端，3 3個輸出端，常稱為個輸出端，常稱為8 8線線3 3線編碼器。線編碼器。輸輸 出出輸輸 入入0 0 00 0 10 1 00 1 11 0 01 0 11 1

6、 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 3 3位二進制編碼器真值表位二進制編碼器真值表 由真值表寫出各輸出的邏輯表達(dá)式為：由真值表寫出各輸出的邏輯表達(dá)式為： 用門電路實現(xiàn)邏輯電路：用門電路實現(xiàn)邏輯電路：765IIIIA42 76321IIIIA 75310IIIIA A&1&A0A216II1I2141I

7、I1II1I1131057三三優(yōu)先編碼器優(yōu)先編碼器允許同時輸入兩個以上信號，并按優(yōu)先級輸出。允許同時輸入兩個以上信號，并按優(yōu)先級輸出。 集成優(yōu)先編碼器舉例集成優(yōu)先編碼器舉例7414874148（8 8線線-3-3線）線）注意：該電路為反碼輸出。注意：該電路為反碼輸出。EIEI為使能輸入端為使能輸入端( (低電平有效低電平有效) )，EOEO為使能為使能輸出端輸出端( (高電平有效高電平有效) ) ，GSGS為優(yōu)先編碼工作標(biāo)志為優(yōu)先編碼工作標(biāo)志( (低電平有效低電平有效) )。 輸輸 入入輸輸 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1

8、 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 10 0 0 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 17IEII1I2I543I6IIA01A2AEOGS0I1111111111111111&101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS 四四編碼

9、器的應(yīng)用編碼器的應(yīng)用1 1編碼器的擴展編碼器的擴展用兩片用兩片7414874148優(yōu)先編碼器串行擴展實現(xiàn)的優(yōu)先編碼器串行擴展實現(xiàn)的1616線線4 4線優(yōu)先編線優(yōu)先編碼器碼器0I1I2I3I4I5I6I7IA2A1A0GSEOEI7 74 41 14 48 8( (2 2) )I01I2II3I4I56I7IA21A0AGSEOEI7 74 41 14 48 8( (1 1) )1X2XX560X7XX3XX4X14915X813XX10XX1112XXEOEI00&YY2&YGSY3&12 2組成組成8421BCD 8421BCD 編碼器編碼器72I0I1A6I5I4I

10、I3I0I7 74 41 14 48 8AEIEOGS21AII457I162III03II11I98IY0Y1Y2Y3&GGGG12344.2 4.2 譯碼器譯碼器一譯碼器的基本概念及工作原理一譯碼器的基本概念及工作原理譯碼器譯碼器將輸入代碼轉(zhuǎn)換成特定的輸出信號將輸入代碼轉(zhuǎn)換成特定的輸出信號例：例：2 2線線4 4線譯碼器線譯碼器輸輸 出出輸輸 入入1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 01 0 0 00 0 10 1 00 1 1Y0 Y1 Y2 Y3 EI A B2 2線線4 4線譯碼器真值表線譯碼器真值表寫出各輸出函數(shù)表達(dá)式：寫出各輸出函數(shù)表達(dá)式：

11、畫出邏輯電路圖：畫出邏輯電路圖：BAEIY 0BAEIY 1BAEIY 2ABEIY 3111ABEI&Y0Y1Y2Y3EWB舉例舉例-譯碼器譯碼器二、集成譯碼器二、集成譯碼器1.1.二進制譯碼器二進制譯碼器74138741383 3線線8 8線譯碼器線譯碼器輸輸 入入輸輸 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1

12、 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&11111112.84212.8421BCD譯碼器譯碼器74427442&Y4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A1111輸輸 出出輸

13、輸 入入0 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1

14、 1 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A04 4線線-10-10線譯碼器線譯碼器74427442真值表真值表 三、譯碼器的應(yīng)用三、譯碼器的應(yīng)用1譯碼器的擴展譯碼器的擴展用兩片用兩片74138擴展為擴展為4線線16線譯碼器線譯碼器G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012A

15、A01A3AE0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YY YYY543016YY5Y7YY YYY543016YYY82 2實現(xiàn)組合邏輯電路實現(xiàn)組合邏輯電路例例4.2.14.2.1 試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：ACBCABLABCCABCBABCAL 7653mmmm解：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，再轉(zhuǎn)換成與非再轉(zhuǎn)換成與非與非形式。與非形式。=m3+m5+m6+m7用一片用一片7413874138加一個與非門加一個與非門就可實現(xiàn)該邏輯函數(shù)。就可實現(xiàn)該邏輯函數(shù)。1G0A74138G2A

16、2B12AGAY1YYY2YYY73Y4560ABC100L&EWB舉例舉例-譯碼器組成函數(shù)發(fā)生器譯碼器組成函數(shù)發(fā)生器 例例4.2.2 已知某組合邏輯已知某組合邏輯電路的真值表，試用譯碼電路的真值表，試用譯碼器和門電路設(shè)計該邏輯電器和門電路設(shè)計該邏輯電路。路。解：解：寫出各輸出的最小寫出各輸出的最小項表達(dá)式，再轉(zhuǎn)換成項表達(dá)式，再轉(zhuǎn)換成與非與非與非形式與非形式:ABCCBACBACBAL 7421mmmmmmmm 7421CABCBABCAF 65mmmmmm 3653CABCBACBACBAG 642mmmmmmmm 06420輸輸 出出輸輸 入入0 0 11 0 01 0 10 1

17、01 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表 用一片用一片74138加三個與非門加三個與非門就可實現(xiàn)該組合邏輯電路。就可實現(xiàn)該組合邏輯電路?？梢?，用譯碼器實現(xiàn)多輸出可見，用譯碼器實現(xiàn)多輸出邏輯函數(shù)時，優(yōu)點更明顯。邏輯函數(shù)時，優(yōu)點更明顯。65mmmF 37421mmmmL 642mmmmG 0 與非與非與非形式與非形式:3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&3構(gòu)成數(shù)據(jù)分配器構(gòu)成數(shù)據(jù)分配器 數(shù)據(jù)分配器數(shù)據(jù)分配器將一路輸入數(shù)據(jù)根據(jù)

18、地址選擇碼分配給多將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。路數(shù)據(jù)輸出中的某一路輸出。Dn n位位地地址址選選擇擇信信號號0D1D2Dn-1數(shù)數(shù)數(shù)數(shù)據(jù)據(jù)據(jù)據(jù)輸輸輸輸出出入入用譯碼器設(shè)計一個用譯碼器設(shè)計一個“1線線-8線線”數(shù)據(jù)分配器數(shù)據(jù)分配器輸輸 出出地址選擇信號地址選擇信號D=D0D=D1D=D2D=D3D=D4D=D5D=D6D=D70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0數(shù)據(jù)分配器功能表數(shù)據(jù)分配器功能表Y01Y2Y3Y4Y5Y6Y7Y0AAA12G2AG1G2B74183D10D0D1D2D3D4D5D6D7輸輸

19、據(jù)據(jù)入入數(shù)數(shù)輸輸據(jù)據(jù)出出數(shù)數(shù)地地址址選選擇擇信信號號四、數(shù)字顯示譯碼器四、數(shù)字顯示譯碼器 數(shù)字顯示器分類：數(shù)字顯示器分類： 按顯示方式分，有字型重疊式、點陣式、分段式等。按顯示方式分，有字型重疊式、點陣式、分段式等。 按發(fā)光物質(zhì)分，有發(fā)光二極管按發(fā)光物質(zhì)分，有發(fā)光二極管(LED)式、熒光式、液晶顯示等。式、熒光式、液晶顯示等。 1 1七段式七段式LED顯示器顯示器fabcdegDPCOMdcDPefCOMbag LED顯示器有兩種結(jié)構(gòu)：顯示器有兩種結(jié)構(gòu)： 2 2七段顯示譯碼器七段顯示譯碼器74487448 7448是一種與是一種與共陰極共陰極數(shù)字?jǐn)?shù)字顯示器配合使用的集成譯顯示器配合使用的集成譯

20、碼器。碼器。COMabcdefgDP 共陽極：共陽極： 共陰極：共陰極：COMabcdefgDPb c dagfeA3A2A1A07448LTRBIBI/RBO1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0

21、 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g輸輸 出出1111111111111111001 BI/RBO輸入輸入/輸出輸出0123456789101112131415滅燈滅燈滅零滅零試燈試燈功能功能（輸入）（輸入）1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI顯示顯示字形字形輸輸 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0

22、 0 0 0 A3 A2 A1 A0 七段顯示譯碼器七段顯示譯碼器74487448的功能表的功能表7448的邏輯功能：的邏輯功能：（1）正常譯碼顯示。）正常譯碼顯示。LT=1，BI/RBO=1時，對輸入為十進制數(shù)時，對輸入為十進制數(shù)l15的的二進制碼（二進制碼（00011111）進行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。）進行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。（2）滅零。）滅零。當(dāng)當(dāng)LT=1，而輸入為，而輸入為0的二進制碼的二進制碼0000時，只有當(dāng)時，只有當(dāng)RBI =1時，時，才產(chǎn)生才產(chǎn)生0的七段顯示碼的七段顯示碼,如果此時輸入如果此時輸入RBI =0 ，則譯碼器的則譯碼器的ag輸出輸出全全0，使顯示器全滅

23、；所以，使顯示器全滅；所以RBI稱為滅零輸入端稱為滅零輸入端。（3）試燈。）試燈。當(dāng)當(dāng)LT=0時，無論輸入怎樣，時，無論輸入怎樣，ag輸出全輸出全1，數(shù)碼管七段全，數(shù)碼管七段全亮。由此可以檢測顯示器七個發(fā)光段的好壞。亮。由此可以檢測顯示器七個發(fā)光段的好壞。 LT稱為試燈輸入端。稱為試燈輸入端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。可以作輸入端，也可以作輸出端。 作輸入使用時，如果作輸入使用時，如果BI=0時，不管其他輸入端為何值，時，不管其他輸入端為何值，ag均輸出均輸出0，顯示器全滅。因此顯示器全滅。因此BI稱為稱為滅燈輸入端滅燈輸入端。 作輸出

24、端使用時，受控于作輸出端使用時，受控于RBI。當(dāng)。當(dāng)RBI=0，輸入為，輸入為0的二進制碼的二進制碼0000時，時，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，用以指示該片正處于滅零狀態(tài)。所以，RBO 又稱為滅零輸又稱為滅零輸出端。出端。 將將BI/RBO和和RBI配合使用，可以實現(xiàn)多位數(shù)顯配合使用，可以實現(xiàn)多位數(shù)顯示時的示時的“無效無效0消隱消隱”功能。功能。0ARBO211AA2ARBOAARBI203ARBO131agAA1A2AARBO3AAARBI2020ag1RBI313agAagAAAARBIARBI1Aag0agRBORBI03RBOAA00 4.3 4.3 數(shù)據(jù)選擇器數(shù)據(jù)選

25、擇器一、一、 數(shù)據(jù)選擇器的基本概念及工作原理數(shù)據(jù)選擇器的基本概念及工作原理 數(shù)據(jù)選擇器數(shù)據(jù)選擇器根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。路，送到輸出。2-1n位地址選擇信號DD1D0Y出n輸據(jù)據(jù)入輸數(shù)數(shù)例：例：四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器根據(jù)功能表，可寫出輸出邏輯表達(dá)式：根據(jù)功能表，可寫出輸出邏輯表達(dá)式：GDAADAADAADAAY )(3011000120110 101 0 10 001 0 1 1 001 0 1 0 10G1 1A1 A0輸輸 出出輸輸 入入010 1 YD3 D2 D1 D0 四選一數(shù)據(jù)選擇器的真值表四選一數(shù)據(jù)選擇器的真

26、值表由邏輯表達(dá)式畫出邏輯圖：由邏輯表達(dá)式畫出邏輯圖：Y1&11A2DDA11101G0D13DGDAADAADAADAAY )(301100012011二、集成數(shù)據(jù)選擇器二、集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74151（8選選1數(shù)據(jù)選擇器）數(shù)據(jù)選擇器）2DAD4DGYD10D6741511257VccY082346GND013A5114D911D21516A1371D213DD0DDG1DD64DD751&1YY11A1A1121A01Y Y地地 址址 選選 擇擇使使 能能輸輸 出出輸輸 入入100000000G0 1D0 D0 D1 D1 D2 D2D3 D3 D4

27、D4D5 D5 D6 D6 D7 D7 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74151的真值表的真值表三、數(shù)據(jù)選擇器的應(yīng)用三、數(shù)據(jù)選擇器的應(yīng)用1數(shù)據(jù)選擇器的通道擴展數(shù)據(jù)選擇器的通道擴展用兩片用兩片74151組成組成 “16選選1”數(shù)據(jù)選擇器數(shù)據(jù)選擇器D01D2D3D4D5D6D7DG0A1A2AYY74151(2)0D1DD2D34D5D6D7DG0A1AA2YY74151(1)YY11D12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&2實現(xiàn)組合邏輯函

28、數(shù)實現(xiàn)組合邏輯函數(shù)（1）當(dāng)邏輯函數(shù)的變量個數(shù)和數(shù)據(jù)選擇器的地址輸入變量個數(shù)相同時，）當(dāng)邏輯函數(shù)的變量個數(shù)和數(shù)據(jù)選擇器的地址輸入變量個數(shù)相同時，可直接用數(shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)?？芍苯佑脭?shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)。 例例4.3.1 用用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151實現(xiàn)邏輯函數(shù)：實現(xiàn)邏輯函數(shù)：ACBCABLABCCABCBABCAL解：解：將邏輯函數(shù)轉(zhuǎn)換成最小將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式：項表達(dá)式： =m3+m5+m6+m7 畫出連線圖。畫出連線圖。YAD3474151G7DD DD162DY1DD02A5A0AB CL01（2）當(dāng)邏輯函數(shù)的變量個數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個數(shù)時。）當(dāng)

29、邏輯函數(shù)的變量個數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個數(shù)時。例例4.3.2 試用試用4選選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)：數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)：解：解：將將A、B接到地址輸入端，接到地址輸入端，C加到適當(dāng)?shù)臄?shù)據(jù)輸入端。加到適當(dāng)?shù)臄?shù)據(jù)輸入端。作出邏輯函數(shù)作出邏輯函數(shù)L的真值表，根據(jù)真值表畫出連線圖。的真值表，根據(jù)真值表畫出連線圖。CABCABL 000110110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1LA B C真值表真值表A3DD12DY1D0A0A B01C4 4選選1 1數(shù)數(shù)據(jù)據(jù)選選擇擇器器L14.4 4.4 數(shù)值比較器數(shù)值比較器一、一、 數(shù)值比較器的基本概念

30、及工作原理數(shù)值比較器的基本概念及工作原理 數(shù)值比較器數(shù)值比較器比較兩個位數(shù)相同的二進制數(shù)的大小比較兩個位數(shù)相同的二進制數(shù)的大小由真值表寫出邏輯表達(dá)式：由真值表寫出邏輯表達(dá)式：由表達(dá)式畫出邏輯圖。由表達(dá)式畫出邏輯圖。BAFBA BAFBA ABBAFBA 輸輸 入入輸輸 出出A BFAB FAB FA=B0 00 11 01 10 0 10 1 01 0 00 0 1FA BFA BFA B1&A1B11 11 1位數(shù)值比較器位數(shù)值比較器 列出真值表列出真值表2考慮低位比較結(jié)果的多位比較器考慮低位比較結(jié)果的多位比較器例：例：2位數(shù)值比較器位數(shù)值比較器A1 B1A1 B1A1 B1A1 B

31、1A1 B1A1 B1A1 B1A1 B1數(shù)數(shù) 值值 輸輸 入入 A0 B0A0 B0A0 B0A0 B0A0 B0A0 B0輸輸 出出級級 聯(lián)聯(lián) 輸輸 入入1 0 00 1 01 0 00 1 01 0 00 1 00 0 1 1 0 00 1 00 0 1FAB FAB FA=BIAB IAB IA=B2位數(shù)值比較器的真值表位數(shù)值比較器的真值表由真值表寫出邏輯表達(dá)式：由真值表寫出邏輯表達(dá)式：由表達(dá)式畫出邏輯圖：由表達(dá)式畫出邏輯圖：BABAIBABABABABAF ）0011001111(BABAIBABABABABAF ）0011001111(BABAIBABAF ）0011(1111&a

32、mp;1&1A1B1A1B1A0B01B1A0B0B00A11&FA BA BFFA BIA BA BIIA BBA1010BAA二、集成數(shù)值比較器及其應(yīng)用二、集成數(shù)值比較器及其應(yīng)用2數(shù)值比較器的位數(shù)擴展數(shù)值比較器的位數(shù)擴展（1）串聯(lián)方式）串聯(lián)方式 用用2片片7485組成組成8位二進制數(shù)比較器。位二進制數(shù)比較器。1 1集成數(shù)值比較器集成數(shù)值比較器74857485 4 4位二進制數(shù)比較器位二進制數(shù)比較器23F10IB0IA BAB0A BAAA3132F7 74 48 85 5BFAAA B1I1A BBA BA223BBAA B0BB6BB4AA765745BAABB3A B7

33、 74 48 85 5( (1 1) )1113B2A200BF3AFIABA B2A BA3BAA B0BAFA BA1AIB2IBA B0010FA3A B2A BBA BF7 74 48 85 5( (2 2) )BAFA1AA B0A BA BI0BIB32I1FA BA BFA BF（2）并聯(lián)方式）并聯(lián)方式并聯(lián)方式比串聯(lián)方式的速度快。并聯(lián)方式比串聯(lián)方式的速度快。用用5片片7485組成組成16位二進制數(shù)比較器位二進制數(shù)比較器BA23312BAA B001BAA BA BIA BIIFA BA BF1007 74 48 85 5（4 4）A03A3AB2AB1BB021IIA BA BI

34、A BA BFA BF7 74 48 85 5（3 3）02BA10I03A BAF1FAB0A BBIA B2BA BA B7 74 48 85 5（5 5）I3A1FA BFA BFA BA BF8A8B12A12BAA B0A B4IBA BAI0AB1A B03A B0B0210FA0AAA1BAA BBI3B7 74 48 85 5（2 2）F02B37 74 48 85 5（1 1）B202A10A B31I01FA BA BIBA B0IB4AF14.5 4.5 加法器加法器一、加法器的基本概念及工作原理一、加法器的基本概念及工作原理 加法器加法器實現(xiàn)兩個二進制數(shù)的加法運算實現(xiàn)兩個二進制數(shù)的加法運算 1 1半加器半加器只能進行本位加數(shù)、被加數(shù)的加法運算而不考慮低位進位。只能進行本位加數(shù)、被加數(shù)的加法運算而不考慮低位進位。 列出半加器的真值表：列出半加器的真值表：BABABAS ABC 畫出邏輯電路圖。畫出邏輯電路圖。由真值表直接寫出表達(dá)式由