計(jì)算機(jī)組成原理習(xí)題-第六章總線系統(tǒng)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上第六章總線系統(tǒng)一、 填空題：1. PCI總線采用A._仲裁方式，每一個(gè)PCI設(shè)備都有獨(dú)立的總線請求和總線授權(quán)兩條信號線與B._相連。2. SCSI是處于A._和B._之間的并行I/O接口，可允許連接C._臺(tái)不同類型的高速外圍設(shè)備。3. 總線有A 特性、B 特性、C 特性、D 特性，因此必須E 。4. 微型計(jì)算機(jī)的標(biāo)準(zhǔn)總線從16位的A 總線發(fā)展到32位的B 總線和C 總線，又進(jìn)一步發(fā)展到64位的D 總線。二、 選擇題：1. 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)技術(shù)化，同時(shí)_。 A. 減少信息傳輸量 B. 提高信息傳輸速度C. 減少了信息傳輸線的條數(shù) D. 減少了存儲(chǔ)器

2、占用時(shí)間2. 描述PCI總線基本概念中正確的句子是_。A. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送B. PCI總線是一個(gè)與處理器有關(guān)的高速外圍總線C. PCI設(shè)備一定是主設(shè)備D. 系統(tǒng)中允許只有一條PCI總線3. 描述PCI總線中基本概念表述不正確的是_。A. PCI設(shè)備不一定是主設(shè)備B. PCI總線是一個(gè)與處理器有關(guān)的高速外圍總線C. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送D. 系統(tǒng)中允許有多條PCI總線4. 并行I/O標(biāo)準(zhǔn)接口SCSI中，一塊適配器可以連接_臺(tái)具有SCSI接口的設(shè)備。 A. 6 B. 7 C. 8 D. 95. 下面對計(jì)算機(jī)總線的描述中，確切完備的概念是_。A. 地址信息、數(shù)據(jù)

3、信息不能同時(shí)出現(xiàn)B. 地址信息與控制信息不能同時(shí)出現(xiàn)C. 數(shù)據(jù)信息與控制信息不能同時(shí)出現(xiàn)D. 兩種信息源的代碼不能在總線中同時(shí)傳送6. SCSI接口以菊花鏈形式最多可連接_臺(tái)設(shè)備。A7臺(tái) B8臺(tái) C6臺(tái) D10臺(tái)7. 微型機(jī)系統(tǒng)中外設(shè)通過適配器與主板的系統(tǒng)總線相連接，其功能是_。 A. 數(shù)據(jù)緩沖和數(shù)據(jù)格式轉(zhuǎn)換 B.監(jiān)測外設(shè)的狀態(tài) C.控制外設(shè)的操作 D. 前三種功能的綜合作用8. 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化,同時(shí)_。A. 減少了信息傳輸量B. 提高了信息傳輸?shù)乃俣菴. 減少了信息傳輸線的條數(shù)9. 多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)采用_方法，對提高系統(tǒng)的吞吐率最有效。A多口存儲(chǔ)器 B提高

4、主存的速度 C交叉編址多模存儲(chǔ)器 D高速緩沖存儲(chǔ)器10. 系統(tǒng)總線中控制線的功能是_。A 提供主存、I/O接口設(shè)備的控制信號和響應(yīng)信號及時(shí)序信號B 提供數(shù)據(jù)信息C 提供主存、I/O接口設(shè)備的控制信號D 提供主存、I/O接口設(shè)備的響應(yīng)信號11. 從信息流的傳送效率來看，_工作效率最低。A. 三總線系統(tǒng) B. 單總線系統(tǒng) C. 雙總線系統(tǒng) D. 多總線系統(tǒng) 16. PCI總線的基本傳輸機(jī)制是_。 A. 并行傳送 B. 串行傳送 C. 猝發(fā)式傳送 D. DMA傳送12. 根據(jù)傳送信息的種類不同，系統(tǒng)總線分為_。 A. 地址線和數(shù)據(jù)線 B. 地址線、數(shù)據(jù)線和控制線 C. 地址線、數(shù)據(jù)線和響應(yīng)線 D.

5、局部總線、內(nèi)總線和外總線13. 數(shù)據(jù)總線的寬度由總線的 定義。A.物理特性 B.功能特性 C.電氣特性 D.時(shí)間特性14. 在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由_組成。A.系統(tǒng)總路線、內(nèi)存總線 和I/O總線 B.數(shù)據(jù)總線、地址總線和控制總線C.內(nèi)部總線、系統(tǒng)總線和I/O總線 D.ISA總線、VESA總線和PCI總線15. 從總線的利用率來看， 的效率最低；從整個(gè)系統(tǒng)的吞吐量來看， 的效率最高。A.單總線結(jié)構(gòu) B.雙總線結(jié)構(gòu) C.三總線結(jié)構(gòu)16. 下列陳述中不正確的是_。A.總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度B.與獨(dú)立請求方式相比，鏈?zhǔn)讲樵兎绞綄Φ墓收细舾蠧.PCI總線采用同步時(shí)序

6、協(xié)議和集中方式仲裁策略D.總線的帶寬是總線本身所達(dá)到的最高傳輸速率17. 計(jì)算機(jī)系統(tǒng)的輸入輸出接口是_之間的交接界面.A.CPU與存儲(chǔ)器 B.主機(jī)與外圍設(shè)備C.存儲(chǔ)器外圍設(shè)備 D.CPU與系統(tǒng)總線三、 簡答題：1. 何謂通用串口I/O標(biāo)準(zhǔn)接口IEEE1394？簡述其性能特點(diǎn)？2. 計(jì)算機(jī)系統(tǒng)采用“面向總線”的形式有何優(yōu)點(diǎn)？【解】面向總線結(jié)構(gòu)形式的優(yōu)點(diǎn)主要有：簡化了硬件的設(shè)計(jì)。從硬件的角度看，面向總線結(jié)構(gòu)是由總線接口代替了專門的I/O接口，由總線規(guī)范給了傳輸線和信號的規(guī)定，并對存儲(chǔ)器、I/O設(shè)備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計(jì)算機(jī)設(shè)計(jì)只要按照這些規(guī)定制作CPU插件、

7、存儲(chǔ)器插件以及CPU、存儲(chǔ)器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操作。簡化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。系統(tǒng)擴(kuò)充性好。一是規(guī)模擴(kuò)充，二是功能擴(kuò)充。規(guī)模擴(kuò)充僅僅需要多插一些同類型的插件；功能擴(kuò)充僅僅需要按總線標(biāo)準(zhǔn)設(shè)計(jì)一些新插件。插件插入機(jī)器的位置往往沒有嚴(yán)格的限制。這就使系統(tǒng)擴(kuò)充即簡單又快速可靠，而且也便于查錯(cuò)。系統(tǒng)更新性能好。因?yàn)镃PU、存儲(chǔ)器、I/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設(shè)計(jì)恰當(dāng)，可以隨時(shí)隨著處理器芯片以及其他有關(guān)芯片的進(jìn)展設(shè)計(jì)新的插件，新的插件插到底板上對系統(tǒng)進(jìn)行更新，而這種更新只需更新需要新的插件，其他插件

8、和底板連線一般不需更改。3. 說明PCI總路線結(jié)構(gòu)框中三種橋的功能?！窘狻繕蛟赑CI體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式發(fā)送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。四、 計(jì)算題：1. 某總線在一個(gè)總線周期中并行傳送4B的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，求總線帶寬是多少？2. 畫出單機(jī)系統(tǒng)中采

9、用的三種總線結(jié)構(gòu)3. 試說明總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響。參考答案：(1）最大存儲(chǔ)容量 單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長所決定的可能的地址總線。 雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響 （2）指令系統(tǒng) 雙總線系統(tǒng)，必須有專門的I/O指令系統(tǒng) 單總線系統(tǒng)，訪問內(nèi)存和I/O使用相同指令 （3）吞吐量 總線數(shù)量越多，吞吐能力越大4. 某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，求總線帶寬是多少？解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr = D/T = D×f = 4B×33×106/s = 132MB/s解：IEEE1394是串行I/O標(biāo)準(zhǔn)接口。與SCSI并行I/O接口相比，它具有更高的數(shù)據(jù)傳輸速率和數(shù)據(jù)傳送的實(shí)時(shí)性，具有更小的體積和連接的方便性。IEEE1394的一個(gè)重大特點(diǎn)是，各被連接的設(shè)備的關(guān)系是平等的，不用PC介入也能自成系統(tǒng)。因此IEEE1394已成為因特爾、微軟等公司聯(lián)手制定的PC98系統(tǒng)設(shè)計(jì)指南的新