西安石油大學(xué)數(shù)據(jù)邏輯課件第一章概述課件

1、數(shù)字邏輯數(shù)字邏輯I 西安石油大學(xué)計(jì)算機(jī)學(xué)院西安石油大學(xué)計(jì)算機(jī)學(xué)院 通信工程系通信工程系 網(wǎng)絡(luò)與接口教研室網(wǎng)絡(luò)與接口教研室 康磊康磊數(shù)字邏輯數(shù)字邏輯學(xué)時(shí)：學(xué)時(shí)： 64 學(xué)分：學(xué)分： 3.5 實(shí)驗(yàn)：實(shí)驗(yàn)： 12學(xué)時(shí)學(xué)時(shí)教材：教材：數(shù)字電路及數(shù)字電路及Verilog設(shè)計(jì)設(shè)計(jì)康磊康磊 等編西安電子科技大學(xué)出版社等編西安電子科技大學(xué)出版社課程體系課程體系 類(lèi)型：類(lèi)型： 專(zhuān)業(yè)基礎(chǔ)課專(zhuān)業(yè)基礎(chǔ)課 先導(dǎo)課：模擬電子技術(shù)先導(dǎo)課：模擬電子技術(shù) 后續(xù)課：計(jì)算機(jī)組成原理后續(xù)課：計(jì)算機(jī)組成原理 微機(jī)原理及應(yīng)用微機(jī)原理及應(yīng)用 單片機(jī)原理單片機(jī)原理 嵌入式系統(tǒng)嵌入式系統(tǒng)參考文獻(xiàn)參考文獻(xiàn)1.夏宇聞夏宇聞.Verilog數(shù)字系統(tǒng)

2、設(shè)計(jì)教程數(shù)字系統(tǒng)設(shè)計(jì)教程. 北京航空航天大學(xué)出版北京航空航天大學(xué)出版社，社，2003.7 2. 王毓銀王毓銀.數(shù)字電路邏輯設(shè)計(jì)數(shù)字電路邏輯設(shè)計(jì)脈沖與數(shù)字電路（脈沖與數(shù)字電路（3版）版）. 北京：北京：高等教育出版社高等教育出版社. 1999. 課程要求課程要求 考勤：考勤：抽查點(diǎn)名。抽查點(diǎn)名。3次遲到或早退合次遲到或早退合1次曠課，若曠課次數(shù)次曠課，若曠課次數(shù)超過(guò)總點(diǎn)名次數(shù)的超過(guò)總點(diǎn)名次數(shù)的1/3，取消考試資格。請(qǐng)假必須要有請(qǐng)假，取消考試資格。請(qǐng)假必須要有請(qǐng)假條，并且有輔導(dǎo)員的簽字。條，并且有輔導(dǎo)員的簽字。 實(shí)驗(yàn)：實(shí)驗(yàn)：實(shí)驗(yàn)前預(yù)習(xí)（預(yù)習(xí)報(bào)告），無(wú)預(yù)習(xí)報(bào)告者不得進(jìn)行實(shí)驗(yàn)前預(yù)習(xí)（預(yù)習(xí)報(bào)告），無(wú)預(yù)習(xí)

3、報(bào)告者不得進(jìn)行實(shí)驗(yàn)；實(shí)驗(yàn)時(shí)遵守實(shí)驗(yàn)室規(guī)章制度；實(shí)驗(yàn)后提交實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)；實(shí)驗(yàn)時(shí)遵守實(shí)驗(yàn)室規(guī)章制度；實(shí)驗(yàn)后提交實(shí)驗(yàn)報(bào)告。2次無(wú)故不做實(shí)驗(yàn)者，不允許參加考試。次無(wú)故不做實(shí)驗(yàn)者，不允許參加考試。 作業(yè)：作業(yè)：按時(shí)提交，遲交作業(yè)者不予批改，作業(yè)成績(jī)記入平按時(shí)提交，遲交作業(yè)者不予批改，作業(yè)成績(jī)記入平時(shí)成績(jī)。若發(fā)現(xiàn)抄襲，成績(jī)以時(shí)成績(jī)。若發(fā)現(xiàn)抄襲，成績(jī)以0分記。分記。 成績(jī)?cè)u(píng)定方法：成績(jī)?cè)u(píng)定方法：期末考試成績(jī)占總成績(jī)的期末考試成績(jī)占總成績(jī)的70%，平時(shí)成績(jī)，平時(shí)成績(jī)占占30%。 第第1 1章章 數(shù)字系統(tǒng)設(shè)計(jì)概述數(shù)字系統(tǒng)設(shè)計(jì)概述1.2 1.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法數(shù)字系統(tǒng)的設(shè)計(jì)方法 設(shè)計(jì)方法：自底向上，自頂向下

4、 設(shè)計(jì)流程1.3 EDA1.3 EDA技術(shù)基礎(chǔ)技術(shù)基礎(chǔ) 大規(guī)?？删幊踢壿嬈骷?、硬件描述語(yǔ)言 EDA軟件開(kāi)發(fā)工具、實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)1、模擬信號(hào)、模擬信號(hào)模擬信號(hào)的特點(diǎn)：在時(shí)間和數(shù)值上連續(xù)變化的信號(hào)。模擬信號(hào)的特點(diǎn)：在時(shí)間和數(shù)值上連續(xù)變化的信號(hào)。 時(shí)間上連續(xù)，幅值上也連續(xù)時(shí)間上連續(xù)，幅值上也連續(xù)t2、數(shù)字信號(hào)、數(shù)字信號(hào) 數(shù)字信號(hào)：在時(shí)間和數(shù)值上都不連續(xù)、是離散變化的。數(shù)字信號(hào)：在時(shí)間和數(shù)值上都不連續(xù)、是離散變化的。t10數(shù)字電路中的數(shù)字信號(hào)：數(shù)字電路中的數(shù)字信號(hào)： 數(shù)字量數(shù)字量:只用只用1和和0兩種數(shù)碼組成。兩種數(shù)碼組成。01011101 有較強(qiáng)的穩(wěn)定性、可靠性和抗干擾能力；有較強(qiáng)的穩(wěn)定性、可靠性和抗

5、干擾能力； 具有算術(shù)運(yùn)算能力和邏輯運(yùn)算能力，可進(jìn)行邏輯推理和邏具有算術(shù)運(yùn)算能力和邏輯運(yùn)算能力，可進(jìn)行邏輯推理和邏輯判斷；輯判斷； 邏輯運(yùn)算是其最基本的運(yùn)算形式，也稱(chēng)邏輯運(yùn)算是其最基本的運(yùn)算形式，也稱(chēng)數(shù)字邏輯電路數(shù)字邏輯電路 電路結(jié)構(gòu)簡(jiǎn)單，便于制造和集成；電路結(jié)構(gòu)簡(jiǎn)單，便于制造和集成； 使用方便靈活。使用方便靈活。1、數(shù)字電路的優(yōu)點(diǎn)（二進(jìn)制）、數(shù)字電路的優(yōu)點(diǎn)（二進(jìn)制）2 2、數(shù)字電路基本元件及分類(lèi)、數(shù)字電路基本元件及分類(lèi)集成電路集成電路ICIC分類(lèi)分類(lèi)邏輯門(mén)電路邏輯門(mén)電路 實(shí)現(xiàn)基本邏輯運(yùn)算的電子電路實(shí)現(xiàn)基本邏輯運(yùn)算的電子電路 如與門(mén)、或門(mén)、非門(mén)等如與門(mén)、或門(mén)、非門(mén)等觸發(fā)器觸發(fā)器 能夠存儲(chǔ)并記憶能

6、夠存儲(chǔ)并記憶1 1位二進(jìn)制信息的邏輯部件位二進(jìn)制信息的邏輯部件 小規(guī)模集成電路小規(guī)模集成電路SSI（Small Scale Integrated Circuit） 中規(guī)模集成電路中規(guī)模集成電路MSI（Middle Scale Integrated circuit） 大規(guī)模集成電路大規(guī)模集成電路LSI（Large Scale Integrated circuit） 超大規(guī)模集成電路超大規(guī)模集成電路VLSI（Very Large Scale Integrated circuit） 甚大規(guī)模集成電路甚大規(guī)模集成電路ULSI（Ultra Large Scale Integrated circuit）

7、巨大規(guī)模集成電路巨大規(guī)模集成電路GSI（Giga Scale Integration） 集成度集成度：每塊芯片或芯片每單位面積中包含的晶體管的數(shù)量每塊芯片或芯片每單位面積中包含的晶體管的數(shù)量 集成電路集成電路ICIC分類(lèi)分類(lèi) TTL電路：電路： 采用雙極型晶體管為主要電子器件，問(wèn)世較早，在長(zhǎng)期的使用采用雙極型晶體管為主要電子器件，問(wèn)世較早，在長(zhǎng)期的使用過(guò)程中逐漸演化為一種電路標(biāo)準(zhǔn)。過(guò)程中逐漸演化為一種電路標(biāo)準(zhǔn)。 CMOS電路：電路： 采用采用NMOS和和PMOS兩種互補(bǔ)的金屬兩種互補(bǔ)的金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管作為主要電子器件，具有顯著的低功耗，高密度等特性。這體管作為

8、主要電子器件，具有顯著的低功耗，高密度等特性。這些特性對(duì)大規(guī)模集成電路的設(shè)計(jì)與制造非常重要，些特性對(duì)大規(guī)模集成電路的設(shè)計(jì)與制造非常重要，CMOS電路開(kāi)電路開(kāi)始逐漸取代始逐漸取代TTL電路的主導(dǎo)地位，發(fā)展成為目前主流的電路形式。電路的主導(dǎo)地位，發(fā)展成為目前主流的電路形式。制造工藝制造工藝 電路構(gòu)成時(shí)所采用的主要元件電路構(gòu)成時(shí)所采用的主要元件3.3.數(shù)字電路的研究方法數(shù)字電路的研究方法l工作信號(hào)工作信號(hào)數(shù)字信號(hào)數(shù)字信號(hào)l主要研究對(duì)象主要研究對(duì)象電路輸入電路輸入/ /輸出輸出之間的邏輯關(guān)系之間的邏輯關(guān)系l主要分析工具主要分析工具邏輯代數(shù)邏輯代數(shù)l主要描述工具主要描述工具邏輯表達(dá)式、真邏輯表達(dá)式、真值

9、表、卡諾圖、邏輯電路圖、時(shí)序值表、卡諾圖、邏輯電路圖、時(shí)序波形圖、狀態(tài)轉(zhuǎn)換圖、硬件描述語(yǔ)波形圖、狀態(tài)轉(zhuǎn)換圖、硬件描述語(yǔ)言等。言等。數(shù)字系統(tǒng)數(shù)字系統(tǒng)：能夠存儲(chǔ)、傳輸、處理以二進(jìn)制形式表示的離散能夠存儲(chǔ)、傳輸、處理以二進(jìn)制形式表示的離散數(shù)據(jù)的邏輯模塊數(shù)據(jù)的邏輯模塊/子系統(tǒng)的集合。子系統(tǒng)的集合。 組成框圖組成框圖： 與功能模塊電路的區(qū)別與功能模塊電路的區(qū)別：組成結(jié)構(gòu)中包含了控制電路：組成結(jié)構(gòu)中包含了控制電路 典型例子典型例子：數(shù)字計(jì)算機(jī)：數(shù)字計(jì)算機(jī)所需要的芯片個(gè)數(shù)多、占用電路板體積大、功耗大、所需要的芯片個(gè)數(shù)多、占用電路板體積大、功耗大、可靠性差、難于實(shí)現(xiàn)復(fù)雜的邏輯功能；可靠性差、難于實(shí)現(xiàn)復(fù)雜的邏輯

10、功能；邏輯功能固定，一旦完成設(shè)計(jì)，很難再進(jìn)行更改邏輯功能固定，一旦完成設(shè)計(jì)，很難再進(jìn)行更改主要用于主要用于20世紀(jì)世紀(jì)80年代之前年代之前1、標(biāo)準(zhǔn)芯片、標(biāo)準(zhǔn)芯片通用、具有固定邏輯功能的器件，如門(mén)電路、譯碼器、通用、具有固定邏輯功能的器件，如門(mén)電路、譯碼器、計(jì)數(shù)器等計(jì)數(shù)器等設(shè)計(jì)方法設(shè)計(jì)方法：先選擇芯片，依據(jù)芯片功能特點(diǎn)進(jìn)行設(shè)計(jì)：先選擇芯片，依據(jù)芯片功能特點(diǎn)進(jìn)行設(shè)計(jì)缺點(diǎn)缺點(diǎn)： 優(yōu)點(diǎn)優(yōu)點(diǎn)：符合工程人員設(shè)計(jì)習(xí)慣：符合工程人員設(shè)計(jì)習(xí)慣作為通用芯片，可批量生產(chǎn)，成本低；但又可編程配置實(shí)現(xiàn)不作為通用芯片，可批量生產(chǎn)，成本低；但又可編程配置實(shí)現(xiàn)不同的電路，設(shè)計(jì)后能實(shí)現(xiàn)專(zhuān)用集成電路同的電路，設(shè)計(jì)后能實(shí)現(xiàn)專(zhuān)用集成

11、電路ASIC的功能。的功能。大多數(shù)的大多數(shù)的PLD器件允許多次編程，便于系統(tǒng)修改、升級(jí)、維護(hù)。器件允許多次編程，便于系統(tǒng)修改、升級(jí)、維護(hù)。集成度高，可以實(shí)現(xiàn)更復(fù)雜的邏輯電路。如：集成度高，可以實(shí)現(xiàn)更復(fù)雜的邏輯電路。如：FPGA，使用使用PLD設(shè)計(jì)的電路具有功耗低、體積小、可靠性高等優(yōu)點(diǎn)。設(shè)計(jì)的電路具有功耗低、體積小、可靠性高等優(yōu)點(diǎn)。PLD器件成為了設(shè)計(jì)數(shù)字系統(tǒng)的一類(lèi)主流器件。器件成為了設(shè)計(jì)數(shù)字系統(tǒng)的一類(lèi)主流器件。2、可編程邏輯器件、可編程邏輯器件PLD 具有通用的邏輯結(jié)構(gòu)。但內(nèi)部包含大量的可編程開(kāi)關(guān)，用具有通用的邏輯結(jié)構(gòu)。但內(nèi)部包含大量的可編程開(kāi)關(guān)，用戶(hù)戶(hù)編程編程配置這些開(kāi)關(guān)為不同的狀態(tài)，就能

12、實(shí)現(xiàn)不同的邏輯功能。配置這些開(kāi)關(guān)為不同的狀態(tài)，就能實(shí)現(xiàn)不同的邏輯功能。 編程配置過(guò)程可以由最終的電路產(chǎn)品編程配置過(guò)程可以由最終的電路產(chǎn)品用戶(hù)用戶(hù)借助編程工具實(shí)現(xiàn)，借助編程工具實(shí)現(xiàn)，而不必由芯片制造廠(chǎng)商來(lái)完成而不必由芯片制造廠(chǎng)商來(lái)完成 優(yōu)點(diǎn)優(yōu)點(diǎn)：設(shè)計(jì)和開(kāi)發(fā)周期長(zhǎng)，產(chǎn)品投放市場(chǎng)時(shí)間長(zhǎng)；設(shè)計(jì)和開(kāi)發(fā)周期長(zhǎng)，產(chǎn)品投放市場(chǎng)時(shí)間長(zhǎng)；生產(chǎn)過(guò)程中可能要經(jīng)過(guò)多次反復(fù)的嘗試，成本高，風(fēng)險(xiǎn)大。為降低成生產(chǎn)過(guò)程中可能要經(jīng)過(guò)多次反復(fù)的嘗試，成本高，風(fēng)險(xiǎn)大。為降低成本，通常需要生產(chǎn)足夠的數(shù)量，以降低每片的平均價(jià)格。本，通常需要生產(chǎn)足夠的數(shù)量，以降低每片的平均價(jià)格。通常用于微處理器、信號(hào)處理等大規(guī)模專(zhuān)用集成電路設(shè)計(jì)通常用于微

13、處理器、信號(hào)處理等大規(guī)模專(zhuān)用集成電路設(shè)計(jì) 3、定制芯片、定制芯片生產(chǎn)方法生產(chǎn)方法：將設(shè)計(jì)好的電路交付半導(dǎo)體器件制造廠(chǎng)商，由廠(chǎng)商選擇合將設(shè)計(jì)好的電路交付半導(dǎo)體器件制造廠(chǎng)商，由廠(chǎng)商選擇合適的技術(shù)生產(chǎn)滿(mǎn)足特定性能指標(biāo)芯片適的技術(shù)生產(chǎn)滿(mǎn)足特定性能指標(biāo)芯片 缺點(diǎn)缺點(diǎn)： 優(yōu)點(diǎn)優(yōu)點(diǎn)：針對(duì)特定的應(yīng)用需求生產(chǎn)、優(yōu)化。更好的性能，實(shí)現(xiàn)更大規(guī)模電路針對(duì)特定的應(yīng)用需求生產(chǎn)、優(yōu)化。更好的性能，實(shí)現(xiàn)更大規(guī)模電路類(lèi)型類(lèi)型： 全定制芯片全定制芯片：由設(shè)計(jì)者完全決定芯片內(nèi)的晶體管數(shù)量、晶體管的放由設(shè)計(jì)者完全決定芯片內(nèi)的晶體管數(shù)量、晶體管的放 置位置、相互之間的連接方式等置位置、相互之間的連接方式等 半定制芯片半定制芯片：在廠(chǎng)商

14、預(yù)構(gòu)建的一些電路的基礎(chǔ)上，設(shè)計(jì)版圖，再交在廠(chǎng)商預(yù)構(gòu)建的一些電路的基礎(chǔ)上，設(shè)計(jì)版圖，再交付生產(chǎn)廠(chǎng)家進(jìn)行生產(chǎn)付生產(chǎn)廠(chǎng)家進(jìn)行生產(chǎn) 由于從底層獨(dú)立模塊的設(shè)計(jì)開(kāi)始，系統(tǒng)的整體性能由于從底層獨(dú)立模塊的設(shè)計(jì)開(kāi)始，系統(tǒng)的整體性能不易把握；而且只有在系統(tǒng)設(shè)計(jì)完成后，才能進(jìn)行不易把握；而且只有在系統(tǒng)設(shè)計(jì)完成后，才能進(jìn)行整體測(cè)試，一旦發(fā)現(xiàn)錯(cuò)誤或系統(tǒng)不能滿(mǎn)足某些指標(biāo)整體測(cè)試，一旦發(fā)現(xiàn)錯(cuò)誤或系統(tǒng)不能滿(mǎn)足某些指標(biāo)要求，修改起來(lái)比較困難。要求，修改起來(lái)比較困難。 1、設(shè)計(jì)方法、設(shè)計(jì)方法自底向上自底向上缺點(diǎn)缺點(diǎn)： 優(yōu)點(diǎn)優(yōu)點(diǎn)：符合硬件工程師的設(shè)計(jì)習(xí)慣：符合硬件工程師的設(shè)計(jì)習(xí)慣 傳統(tǒng)的使用標(biāo)準(zhǔn)芯片設(shè)計(jì)數(shù)字系統(tǒng)所采用的主要方法傳統(tǒng)

15、的使用標(biāo)準(zhǔn)芯片設(shè)計(jì)數(shù)字系統(tǒng)所采用的主要方法 劃分后的基本模塊往往不標(biāo)準(zhǔn)，制造成本可能很高。劃分后的基本模塊往往不標(biāo)準(zhǔn)，制造成本可能很高。 1、設(shè)計(jì)方法、設(shè)計(jì)方法自頂向下自頂向下缺點(diǎn)缺點(diǎn)： 優(yōu)點(diǎn)優(yōu)點(diǎn)：易于對(duì)系統(tǒng)的整體結(jié)構(gòu)和行為特性進(jìn)行控制。易于對(duì)系統(tǒng)的整體結(jié)構(gòu)和行為特性進(jìn)行控制。 便于多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)，用系統(tǒng)工程的方法對(duì)設(shè)計(jì)進(jìn)行便于多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)，用系統(tǒng)工程的方法對(duì)設(shè)計(jì)進(jìn)行管理；便于修改維護(hù)管理；便于修改維護(hù) 從系統(tǒng)的概念設(shè)計(jì)開(kāi)始，依據(jù)系統(tǒng)功能需求，將整個(gè)系統(tǒng)劃分為若干個(gè)相從系統(tǒng)的概念設(shè)計(jì)開(kāi)始，依據(jù)系統(tǒng)功能需求，將整個(gè)系統(tǒng)劃分為若干個(gè)相對(duì)獨(dú)立的子系統(tǒng)，對(duì)獨(dú)立的子系統(tǒng)，直至便于邏輯設(shè)

16、計(jì)和實(shí)現(xiàn)的基本模塊。直至便于邏輯設(shè)計(jì)和實(shí)現(xiàn)的基本模塊。 設(shè)計(jì)關(guān)鍵設(shè)計(jì)關(guān)鍵：模塊的合理劃分：模塊的合理劃分 劃分過(guò)程可以不考慮硬件的功能特性，完全可以依據(jù)系統(tǒng)的功能需求進(jìn)行，劃分過(guò)程可以不考慮硬件的功能特性，完全可以依據(jù)系統(tǒng)的功能需求進(jìn)行，但劃分應(yīng)遵循以下的基本原則：但劃分應(yīng)遵循以下的基本原則：各模塊相對(duì)獨(dú)立，功能集中，易于實(shí)現(xiàn)；各模塊相對(duì)獨(dú)立，功能集中，易于實(shí)現(xiàn)；模塊間接邏輯關(guān)系明確，接口簡(jiǎn)單，連線(xiàn)少。模塊間接邏輯關(guān)系明確，接口簡(jiǎn)單，連線(xiàn)少。2、設(shè)計(jì)流程（自頂向下）、設(shè)計(jì)流程（自頂向下）PCB明確設(shè)計(jì)要求，確定系統(tǒng)的整體設(shè)計(jì)方案。明確設(shè)計(jì)要求，確定系統(tǒng)的整體設(shè)計(jì)方案。 將系統(tǒng)劃分為多個(gè)功能相互

17、獨(dú)立的子系統(tǒng)將系統(tǒng)劃分為多個(gè)功能相互獨(dú)立的子系統(tǒng)/模塊。模塊。 選擇芯片，獨(dú)立設(shè)計(jì)各個(gè)子系統(tǒng)選擇芯片，獨(dú)立設(shè)計(jì)各個(gè)子系統(tǒng)/模塊。模塊。 定義各子系統(tǒng)定義各子系統(tǒng)/模塊間的互連線(xiàn)路，將所有模塊組合成完整模塊間的互連線(xiàn)路，將所有模塊組合成完整系統(tǒng)。系統(tǒng)。對(duì)設(shè)計(jì)完成的電路進(jìn)行功能仿真，檢測(cè)其邏輯功能是否正對(duì)設(shè)計(jì)完成的電路進(jìn)行功能仿真，檢測(cè)其邏輯功能是否正確。確。進(jìn)行電路板的物理設(shè)計(jì)，包括確定電路板上每個(gè)芯片的物進(jìn)行電路板的物理設(shè)計(jì)，包括確定電路板上每個(gè)芯片的物理位置、芯片之間的相互連接模式等。如理位置、芯片之間的相互連接模式等。如Protel。對(duì)物理映射后的電路進(jìn)行時(shí)序仿真。對(duì)物理映射后的電路進(jìn)行時(shí)

18、序仿真。制作原型板，測(cè)試，投產(chǎn)。制作原型板，測(cè)試，投產(chǎn)。EDA的概念的概念以大規(guī)模以大規(guī)?？删幊踢壿嬈骷删幊踢壿嬈骷樵O(shè)計(jì)載體，以為設(shè)計(jì)載體，以硬件描述語(yǔ)言硬件描述語(yǔ)言為系為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嫿y(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷钠骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)開(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的發(fā)軟件，自動(dòng)完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯邏輯編譯、邏輯化簡(jiǎn)邏輯化簡(jiǎn)、邏輯分割邏輯分割、邏輯綜合及優(yōu)化邏輯綜合及優(yōu)化、邏輯布邏輯布局布線(xiàn)局布線(xiàn)、

19、邏輯仿真邏輯仿真，直至對(duì)于特定目標(biāo)芯片的，直至對(duì)于特定目標(biāo)芯片的適配編譯適配編譯、邏、邏輯映射、輯映射、編程下載編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉裙ぷ?，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T(mén)技術(shù)成芯片的一門(mén)技術(shù) EDA技術(shù)的主要內(nèi)容技術(shù)的主要內(nèi)容大規(guī)?？删幊踢壿嬈骷笠?guī)?？删幊踢壿嬈骷?硬件描述語(yǔ)言硬件描述語(yǔ)言 EDA軟件開(kāi)發(fā)工具軟件開(kāi)發(fā)工具 實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)：通常用于電路或系統(tǒng)設(shè)計(jì)的測(cè)試與驗(yàn)證。通常用于電路或系統(tǒng)設(shè)計(jì)的測(cè)試與驗(yàn)證。構(gòu)成：構(gòu)成：可編程邏輯器件可編程邏輯器件； 編程編程/下載電路下載電路； 輸入輸入/輸出電路輸出電路，如按鍵、開(kāi)關(guān)、發(fā)光二極管、，如按鍵、開(kāi)關(guān)

20、、發(fā)光二極管、7段段數(shù)碼管、液晶顯示屏等；數(shù)碼管、液晶顯示屏等； 信號(hào)產(chǎn)生電路信號(hào)產(chǎn)生電路，如時(shí)鐘、脈沖、高低電平等；，如時(shí)鐘、脈沖、高低電平等； 接口電路以及開(kāi)發(fā)系統(tǒng)的擴(kuò)展接口接口電路以及開(kāi)發(fā)系統(tǒng)的擴(kuò)展接口等。等。1、什么是、什么是HDL 特點(diǎn)特點(diǎn)：用軟件方法描述數(shù)字電路和系統(tǒng)，便于設(shè)計(jì)輸入；：用軟件方法描述數(shù)字電路和系統(tǒng)，便于設(shè)計(jì)輸入； 允許描述系統(tǒng)行為，實(shí)現(xiàn)自頂向下的分層次設(shè)計(jì)，允許描述系統(tǒng)行為，實(shí)現(xiàn)自頂向下的分層次設(shè)計(jì)， 允許各個(gè)層次的仿真驗(yàn)證。降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期。允許各個(gè)層次的仿真驗(yàn)證。降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期。是一種以文本形式描述數(shù)字電路和數(shù)字系統(tǒng)的語(yǔ)言。專(zhuān)門(mén)用于描述邏輯

21、電是一種以文本形式描述數(shù)字電路和數(shù)字系統(tǒng)的語(yǔ)言。專(zhuān)門(mén)用于描述邏輯電路和系統(tǒng)的硬件結(jié)構(gòu)或行為特性路和系統(tǒng)的硬件結(jié)構(gòu)或行為特性 描述級(jí)別描述級(jí)別： 行為級(jí)行為級(jí)：不考慮實(shí)現(xiàn)硬件的具體結(jié)構(gòu)：不考慮實(shí)現(xiàn)硬件的具體結(jié)構(gòu) 寄存器傳輸級(jí)寄存器傳輸級(jí)RTL：用數(shù)字系統(tǒng)內(nèi)部的寄存器、以及各寄存器（組）：用數(shù)字系統(tǒng)內(nèi)部的寄存器、以及各寄存器（組）間二進(jìn)制信息傳輸?shù)臄?shù)據(jù)通路（可以直接傳送，或經(jīng)過(guò)數(shù)據(jù)處理部件的加間二進(jìn)制信息傳輸?shù)臄?shù)據(jù)通路（可以直接傳送，或經(jīng)過(guò)數(shù)據(jù)處理部件的加工）來(lái)描述數(shù)字系統(tǒng)。與邏輯電路都有明確的對(duì)應(yīng)關(guān)系工）來(lái)描述數(shù)字系統(tǒng)。與邏輯電路都有明確的對(duì)應(yīng)關(guān)系 門(mén)電路級(jí)門(mén)電路級(jí)：是用構(gòu)成數(shù)字系統(tǒng)的邏輯門(mén)以及

22、邏輯門(mén)之間的連接模型來(lái)：是用構(gòu)成數(shù)字系統(tǒng)的邏輯門(mén)以及邏輯門(mén)之間的連接模型來(lái)描述數(shù)字系統(tǒng)。與邏輯電路都有明確的對(duì)應(yīng)關(guān)系描述數(shù)字系統(tǒng)。與邏輯電路都有明確的對(duì)應(yīng)關(guān)系1、什么是、什么是HDL幾個(gè)概念幾個(gè)概念 綜合綜合 將高層次描述的電路或系統(tǒng)轉(zhuǎn)化為能與器件的基本結(jié)構(gòu)將高層次描述的電路或系統(tǒng)轉(zhuǎn)化為能與器件的基本結(jié)構(gòu)相映射的一系列物理單元（如邏輯門(mén)）以及這些單元之間的相映射的一系列物理單元（如邏輯門(mén)）以及這些單元之間的互連，這個(gè)過(guò)程就是綜合?；ミB，這個(gè)過(guò)程就是綜合。形成網(wǎng)表文件形成網(wǎng)表文件 布局布線(xiàn)布局布線(xiàn)/適配適配 綜合之后，需要針對(duì)特定的目標(biāo)器件，利用其內(nèi)部資源綜合之后，需要針對(duì)特定的目標(biāo)器件，利用其

23、內(nèi)部資源進(jìn)行合理布局，并布線(xiàn)連接各邏輯模塊，這一過(guò)程稱(chēng)為適配進(jìn)行合理布局，并布線(xiàn)連接各邏輯模塊，這一過(guò)程稱(chēng)為適配或布局布線(xiàn)。或布局布線(xiàn)。 2、VHDL和和Verilog VHDL V：是英文縮寫(xiě)：是英文縮寫(xiě)VHSIC（Very High Speed Integrated Circuit）的第）的第一個(gè)字母，因此，其中文翻譯應(yīng)為甚高速集成電路硬件描述語(yǔ)言一個(gè)字母，因此，其中文翻譯應(yīng)為甚高速集成電路硬件描述語(yǔ)言（VHSIC Hardware Description Language）。）。 VHDL最初由美國(guó)軍方組織開(kāi)發(fā)，誕生于最初由美國(guó)軍方組織開(kāi)發(fā)，誕生于1982年，在年，在1987年底被年底被

24、IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。 Verilog 于于1983年初創(chuàng)于年初創(chuàng)于GDA（Gateway Design Automation）公司。）公司。1989年，年，Cadence公司收購(gòu)公司收購(gòu)GDA公司，公司，Verilog成為了成為了Cadence公司專(zhuān)有的公司專(zhuān)有的HDL。在。在1990年，年，Cadence公司決定開(kāi)放公司決定開(kāi)放Verilog，而成立了一個(gè)公司和大學(xué)的聯(lián)盟，而成立了一個(gè)公司和大學(xué)的聯(lián)盟機(jī)構(gòu)機(jī)構(gòu)OVI（Open Verilog International），并將），并將Verilog移交給了該機(jī)構(gòu)。移交給了該機(jī)構(gòu)。這極

25、大地促進(jìn)了這極大地促進(jìn)了Verilog的發(fā)展，在的發(fā)展，在1995年，年，Verilog被被IEEE采納成為了一采納成為了一種標(biāo)準(zhǔn)的硬件描述語(yǔ)言。種標(biāo)準(zhǔn)的硬件描述語(yǔ)言。 verilogVHDL邏輯描述層次邏輯描述層次設(shè)計(jì)者要求設(shè)計(jì)者要求綜合過(guò)程綜合過(guò)程綜合器要求綜合器要求高級(jí)描述語(yǔ)言高級(jí)描述語(yǔ)言適用于行為級(jí)和適用于行為級(jí)和RTL級(jí)級(jí)的描述的描述最適于描述電路的行為最適于描述電路的行為低級(jí)描述語(yǔ)言低級(jí)描述語(yǔ)言適用于適用于RTL級(jí)和門(mén)級(jí)電級(jí)和門(mén)級(jí)電路的描述路的描述最適于描述門(mén)級(jí)電路最適于描述門(mén)級(jí)電路可以不了解電路的結(jié)構(gòu)可以不了解電路的結(jié)構(gòu)細(xì)節(jié)，所作工作較少細(xì)節(jié)，所作工作較少必須了解電路的結(jié)構(gòu)細(xì)必須

26、了解電路的結(jié)構(gòu)細(xì)節(jié)，所作工作較多節(jié)，所作工作較多行為級(jí)行為級(jí)RTL級(jí)級(jí)門(mén)級(jí)門(mén)級(jí)幾乎不能直接控制門(mén)電幾乎不能直接控制門(mén)電路的產(chǎn)生路的產(chǎn)生RTL級(jí)級(jí)門(mén)級(jí)門(mén)級(jí)易于控制電路資源易于控制電路資源高高低低VHDL和和Verilog3、使用、使用Verilog設(shè)計(jì)數(shù)字系統(tǒng)的優(yōu)點(diǎn)設(shè)計(jì)數(shù)字系統(tǒng)的優(yōu)點(diǎn) 1）自頂向下的分層次設(shè)計(jì)）自頂向下的分層次設(shè)計(jì) 2）方便簡(jiǎn)單的設(shè)計(jì)輸入）方便簡(jiǎn)單的設(shè)計(jì)輸入 3）電路和系統(tǒng)設(shè)計(jì)的兼容性）電路和系統(tǒng)設(shè)計(jì)的兼容性 4）成熟電路模塊的共享和可重用性）成熟電路模塊的共享和可重用性 1、設(shè)計(jì)輸入設(shè)計(jì)輸入將數(shù)字電路或系統(tǒng)的概念設(shè)計(jì)輸入計(jì)算機(jī)。將數(shù)字電路或系統(tǒng)的概念設(shè)計(jì)輸入計(jì)算機(jī)。1）原理圖輸

27、入）原理圖輸入 原理圖編輯環(huán)境；繪制邏輯電路圖的各類(lèi)工具；基本器件原理圖編輯環(huán)境；繪制邏輯電路圖的各類(lèi)工具；基本器件庫(kù)（標(biāo)準(zhǔn)器件）；廠(chǎng)家設(shè)計(jì)的較復(fù)雜邏輯模塊（器件）。庫(kù)（標(biāo)準(zhǔn)器件）；廠(chǎng)家設(shè)計(jì)的較復(fù)雜邏輯模塊（器件）。2）HDL輸入輸入 文本編輯環(huán)境。文本編輯環(huán)境。 HDL輸入方法簡(jiǎn)單、方便，更適合于描述復(fù)雜的大型數(shù)字輸入方法簡(jiǎn)單、方便，更適合于描述復(fù)雜的大型數(shù)字電路和系統(tǒng)。電路和系統(tǒng)。 Altera的的Quartus Lattice的的ispEXPERT Xilinx的的ISE套件套件 2、綜合與優(yōu)化綜合與優(yōu)化 將高層次描述的電路或系統(tǒng)轉(zhuǎn)化為能與器件的基本結(jié)構(gòu)將高層次描述的電路或系統(tǒng)轉(zhuǎn)化為能與

28、器件的基本結(jié)構(gòu)相映射的一系列物理單元（如邏輯門(mén)）以及這些單元之間的相映射的一系列物理單元（如邏輯門(mén)）以及這些單元之間的互連，這個(gè)過(guò)程就是綜合?；ミB，這個(gè)過(guò)程就是綜合。 綜合器：綜合器：完成綜合過(guò)程的軟件完成綜合過(guò)程的軟件 輸入：原理圖或輸入：原理圖或HDL描述的電路描述的電路 輸出：用來(lái)描述轉(zhuǎn)化后的物理單元及其互連結(jié)構(gòu)的文件，輸出：用來(lái)描述轉(zhuǎn)化后的物理單元及其互連結(jié)構(gòu)的文件，這個(gè)文件稱(chēng)為這個(gè)文件稱(chēng)為網(wǎng)表文件網(wǎng)表文件。 綜合器的綜合過(guò)程必須針對(duì)某一綜合器的綜合過(guò)程必須針對(duì)某一PLD生產(chǎn)廠(chǎng)家的某一產(chǎn)生產(chǎn)廠(chǎng)家的某一產(chǎn)品，因此綜合后的電路是硬件可實(shí)現(xiàn)的。品，因此綜合后的電路是硬件可實(shí)現(xiàn)的。 優(yōu)化：優(yōu)化：綜合器能夠根據(jù)設(shè)計(jì)者性能參數(shù)定義的要求，自綜合器能夠根據(jù)設(shè)計(jì)者性能參數(shù)定義的要求，自動(dòng)選