swnAAA實(shí)驗(yàn)三-時(shí)序邏輯電路

1、實(shí)驗(yàn)三時(shí)序邏輯電路學(xué)習(xí)目標(biāo)：1、掌握時(shí)序邏輯電路的一般設(shè)計(jì)過程2、掌握時(shí)序邏輯電路的時(shí)延分析方法，了解時(shí)序電路對(duì)時(shí)鐘信號(hào)相關(guān)參數(shù)的基本要求3、掌握時(shí)序邏輯電路的基本調(diào)試方法4、熟練使用示波器和邏輯分析儀觀察波形圖實(shí)驗(yàn)內(nèi)容：1、廣告流水燈(第9周課內(nèi)驗(yàn)收)用觸發(fā)器、組合函數(shù)器件和門電路設(shè)計(jì)一個(gè)廣告流水燈，該流水燈由8個(gè)LED組成，工作時(shí)始終為1暗7亮，且這一個(gè)暗燈循環(huán)右移。(1)寫出設(shè)計(jì)過程，畫出設(shè)計(jì)的邏輯電路圖，按圖搭接電路(2)將單脈沖加到系統(tǒng)時(shí)鐘端，靜態(tài)驗(yàn)證實(shí)驗(yàn)電路(3)將TTL連續(xù)脈沖信號(hào)加到系統(tǒng)時(shí)鐘端，用示波器觀察并記錄時(shí)鐘脈沖CR觸發(fā)器的輸出端Q2、Q1、Q0和8個(gè)LED上的波形。2

2、、序列發(fā)生器(第10周課內(nèi)實(shí)物驗(yàn)收計(jì)數(shù)器方案)分別用MSI計(jì)數(shù)器和移位寄存器設(shè)計(jì)一個(gè)具有自啟動(dòng)功能的01011序列信號(hào)發(fā)生器(1)寫出設(shè)計(jì)過程，畫出電路邏輯圖(2)搭接電路，并用單脈沖靜態(tài)驗(yàn)證實(shí)驗(yàn)結(jié)果(3)加入TTL連續(xù)脈沖，用示波器觀察觀察并記錄時(shí)鐘脈沖CLK、序列輸出端的波形。3、4位并行輸入-串行輸出曼切斯特編碼電路(第10周課內(nèi)驗(yàn)收，基礎(chǔ)要求占70%擴(kuò)展要求占30%在電信與數(shù)據(jù)存儲(chǔ)中，曼徹斯特編碼(Manchestercoding),又稱自同步碼、相位編碼(phaseencoding,PE),它能夠用信號(hào)的變化來保持發(fā)送設(shè)備和接收設(shè)備之間的同步，在以太網(wǎng)中，被物理層使用來編碼一個(gè)同步位

3、流的時(shí)鐘和數(shù)據(jù)。曼徹斯特編碼用電壓的變化來分辨0和1,從高電平到低電平的跳變代表0,而從低電平到高電平的跳變代表1。信號(hào)的保持不會(huì)超過一個(gè)比特位的時(shí)間間隔。即使是0或1的序列，信號(hào)也將在每個(gè)時(shí)間間隔的中間發(fā)生跳變。這種跳變將允許接收設(shè)備的時(shí)鐘與發(fā)送設(shè)備的時(shí)鐘保持一致，圖3.1為曼切斯特編碼的例子。Dataqiooj'100|Mancxe-jrnuTLrLirLnjTLrLLr圖31量切斯桁姐礙設(shè)計(jì)一個(gè)電路，它能自動(dòng)加載4位并行數(shù)據(jù)，并將這4位數(shù)據(jù)逐個(gè)串行輸出(高位在前)，每個(gè)串行輸出位都被編碼成曼切斯特碼，當(dāng)4位數(shù)據(jù)全部傳輸完成后，重新加載新數(shù)據(jù)，繼續(xù)傳輸，如圖3.2所示。ClockM

4、anege J X典X典X典X於 HMBF *! r .I*'4WBH : V - MHH MM國32甚礎(chǔ)部分裝書(1)寫出設(shè)計(jì)過程，畫出電路邏輯圖，設(shè)計(jì)不允許手動(dòng)加載數(shù)據(jù)。(2)加入TTL連續(xù)脈沖，用示波器觀察觀察并記錄時(shí)鐘脈沖CLK、串行數(shù)據(jù)輸出端的波形。(3)給串行數(shù)據(jù)增加起始位和結(jié)束位，其中起始位為“0”，結(jié)束位為“1”，起始和結(jié)3 3擴(kuò)展功靛做膨束位同樣要編碼成曼切斯特碼，波形圖參看圖3.3(擴(kuò)展部分，選作)ClockDataManchester實(shí)驗(yàn)內(nèi)容：1 .廣告流水燈設(shè)計(jì)過程八個(gè)流水燈，工作時(shí)始終為1暗7亮，一個(gè)循環(huán)總共8個(gè)狀態(tài)。由此可以得出結(jié)論，選用3個(gè)D觸發(fā)器構(gòu)成三個(gè)

5、狀態(tài)，再由一個(gè)74138實(shí)現(xiàn)八個(gè)流水燈1暗7亮的工作狀態(tài)。8個(gè)循環(huán)過程分別為：000001010011100101110-111000;真值表：?不?獷?+1?鏟+12飛?2000001001001010010010011011011100100100101101101110110110111111111000000Do最簡與或表達(dá)式：？=督?冷+ ?+ ?穹 化簡結(jié)果：？ = ? ?最簡與或表達(dá)式：?=鍛說+ ?帶?卡諾圖:化簡結(jié)果：？=?f?f化簡結(jié)果：？=?f?邏輯電路圖首先組合三個(gè)D觸發(fā)器，并將其封裝成一個(gè)元件。如下圖所示_il，二使用三個(gè)D觸發(fā)器封裝的元件，連接？，？，?0如下圖所示

6、使用74138數(shù)據(jù)選擇器，實(shí)現(xiàn)八個(gè)狀態(tài)的顯示。如下圖所示實(shí)物連接圖:示波器觀察結(jié)果:2 .序列發(fā)生器計(jì)數(shù)器實(shí)現(xiàn)設(shè)計(jì)過程產(chǎn)生序列01011。如果采用計(jì)數(shù)器設(shè)計(jì)，需要構(gòu)造一個(gè)模為5的循環(huán)，采用反饋置零的方法，每一狀態(tài)通過74138輸出合適的結(jié)果。計(jì)數(shù)器74161狀態(tài)變化：000001010011100000?/?，?？對(duì)應(yīng)的輸出端口輸出值000Y0N0001Y1N1010Y2N0011Y3N1100Y4N1輸出結(jié)果：？?=Y?邏輯電路圖74161的連接方式如下圖所示，通過 LDN端口，當(dāng)?shù)竭_(dá)“ 100”狀態(tài)時(shí)，重新加載數(shù)據(jù), 回到“ 000”狀態(tài)。如下圖所示將？?/?, ?/?, ?僅連接到741

7、38實(shí)現(xiàn)最后的輸出，如下圖所示實(shí)物連接圖寄存器實(shí)現(xiàn)設(shè)計(jì)過程產(chǎn)生序列01011。如果采用計(jì)數(shù)器設(shè)計(jì)，同樣需要構(gòu)成一個(gè)循環(huán)，采用左移或右移。以右移為例，寄存器的狀態(tài)變化如下：010110110110110110100101&施1 00 0| II 10通過卡諾圖化簡的表達(dá)式？?蹩閾+ ?餐臂以最高位為輸出位，即可滿足循環(huán)輸出序列01011,同時(shí)還應(yīng)該滿足自啟動(dòng)。真值表：?鏟?彳？?!?0101110110011011101010101卡諾圖:考慮到自啟動(dòng)，如果不添加冗余向，寄存器將陷入0000 0000的死循環(huán)當(dāng)中，添加一項(xiàng)督?顰?犁?常，使?=嚶+?甯+簿?繆?？?甯邏輯電路圖：采用右移

8、方案的，如下圖所示。3 .曼切斯特編碼基礎(chǔ)部分：4位并行加載,穿行輸出（高位在前），傳輸完成后,重新加載新數(shù)據(jù)設(shè)計(jì)過程首先考慮曼切斯特編碼和時(shí)鐘信號(hào)CP以及輸出數(shù)據(jù)D的關(guān)系，根據(jù)題意有，曼徹斯特編碼用電壓的變化來分辨0和1,從高電平到低電平的跳變代表0,而從低電平到高電由此可得，M=DCP+D?電路的工作狀態(tài)是從最高位開始輸出數(shù)據(jù)到最低位，然后再并行輸入數(shù)據(jù)。按照題目的要求四位數(shù)據(jù)串行輸出后，開始直接輸出下一個(gè)四位數(shù)據(jù)。由此可以知道，整個(gè)電路的工作狀態(tài)是一個(gè)循環(huán)，并且模為4,通過計(jì)數(shù)器構(gòu)造模4的循環(huán)。狀態(tài)變化位：并行輸入并且輸出？?一輸出？2一輸出？?一輸出？3一并行輸入并且輸出？邏輯電路圖通

9、過反饋置零的方式構(gòu)造一個(gè)模4的循環(huán)LDN=Q？Q？從00至IJ11。如下圖所示。寄存器需要完成兩個(gè)工作狀,態(tài)；并行輸入保存數(shù)據(jù)，此時(shí)'SiSo=11；數(shù)據(jù)行移輸出此時(shí)SiSo=-01O通過計(jì)數(shù)器構(gòu)造的周期實(shí)現(xiàn)SiS0功能段的變化,，一當(dāng)計(jì)數(shù)器的輸出00對(duì)應(yīng)SiSo=11,當(dāng)計(jì)數(shù)器輸出01,10,11對(duì)應(yīng)S1So=01。S1=翻？翻。如下圖所示。使用一個(gè)數(shù)據(jù)選擇器完成數(shù)據(jù)的輸出，如下圖所示。實(shí)物連接圖擴(kuò)展部分：起始位為“0”，結(jié)束位為“1”，4位并行加載，穿行輸出，傳輸完成后，重新加載新數(shù)據(jù)設(shè)計(jì)過程根據(jù)基礎(chǔ)部分的設(shè)計(jì)原理，僅需要構(gòu)造模位6的工作循環(huán)。電路的工作狀態(tài)：并行輸入并且輸出0一輸出？一輸出？2一輸出？一輸出？3一輸出1邏輯電路圖從0000到0101,采用反饋置零的方法，LDN=Q?Q琳?詢下圖所示寄存器需要完成兩個(gè)工作狀態(tài)，并行輸入保存數(shù)據(jù)，此時(shí)S1S0=11。數(shù)據(jù)右移輸出此時(shí)S1s0=01。通過計(jì)數(shù)器構(gòu)造的周期實(shí)現(xiàn)&$0功能段的變化，當(dāng)計(jì)數(shù)器的輸出000對(duì)應(yīng)SiSo=11,此時(shí)并