基于MC9328MX1嵌入式最小系統(tǒng)的設計

1、基于 MC9328MX1 嵌入式最小系統(tǒng)的設計引言嵌入式系統(tǒng)是以實際應用為核心，對功能、可靠性、成本、體積、功耗有嚴格要求的專業(yè) 計算機系統(tǒng)，隨著嵌入式系統(tǒng)相關技術的迅速發(fā)展，嵌入式系統(tǒng)功能越來越強，應用接口更 加豐富，根據(jù)實際應用的需要設計出特定的嵌入式最小系統(tǒng)和應用系統(tǒng)， 是嵌入式系統(tǒng)設計 人員應具備的能力，由于 ARM 嵌入式體系的結構的一致性以及外圍電路的通用性， 采用 ARM 內核的嵌入式最小系統(tǒng)的設計原則和設計方法基本相同，本文基于MC9328MX1 芯片介紹ARM 嵌入式最小系統(tǒng)設計的一般方法。1 1 MC9328MX1MC9328MX1 概述MC9328MX1 是 Motoro

2、la 公司基于 ARM920T 的龍珠 （Dragon Ball） MX1 處理器，MC9328MX1內含 ARM 公司設計的 16/32bit ARM920T 微處理器內核，采用 RISC 架構的 ARM 微處理器具有體積小、功耗低、性價比高的特點，主要應用于高級信息處理設備、智能電話、 網(wǎng)頁瀏覽器、數(shù)字多媒體播放器、基于流行的Palm OS 操作平臺的手提計算機和無線通信發(fā)射、接收設備等。MC9328MX1 的結構框圖如圖 1 所示。MC9328MX1 的體系結構如下：全 16/32bit RISC 架構，內含效率高、功耗強大的 ARM920T 的處理器核，支持 16bit Thumb 和

3、 32bit ARM 指令集的高性能 RISC 引擎，支持大、小端模式， 內部架構為大端模式，外部存儲器可分為大、小端模式，基于JTAG 接口的方案，邊界掃描接口，用于嵌入式多媒體應用集成系統(tǒng)。MC9328MX1 的系統(tǒng)關系特性為： 一體化的 16KB 指令 Cache 及 16KB 數(shù)據(jù) Cache,支 持虛擬地址轉換存儲器管理單元（VMMU ），支持 ROM/SRAM、Flash 存儲器、DRAM 和外 部 I/O以 8/16/32bit 的方式操作，支持 EDO/常規(guī)或 SDRAM 存儲器，使用 ARM 先進的微控 制器總線結構（AMBA ），即 SoC 多主總線接口，利用精簡先進的高性

4、能總線（R-AHB ）與 速度較慢的片上外圍設備進行通信，可同時連接15 個外部設備。盡管嵌入式處理器芯片種類多，引腳繁雜，但根據(jù)它們各自的功能特點，因該分布是有規(guī) 律的，在嵌入式最小硬件系統(tǒng)設計中，要注意區(qū)分處理器芯片引腳的類型，仔細分析研究關 鍵引腳作用，才能保障最小系統(tǒng)的正常運行。MC9328MX1 采用 MAPBGA 封裝，共有 256 引腳，MC9328MX1 的引腳可分為電源、接 地、輸入（I）、輸出（0）、輸入/輸出（I/O） 5 類。除了電源和接地線有近 40 根，以及地 址總線，數(shù)據(jù)總線和通用 I/O 接口端，專用模塊 SPI、UART、I2C、LCD 等接口，需要認真 仔細

5、研究的引腳不是很多，電源和接地端是保障系統(tǒng)正常工作最基本的條件之一，輸入類型 的有些引腳在系統(tǒng)設計時必須認真仔細對待，因為有些電平信號直接影響到MC9328MX1 的正常工作，輸出類型的引腳主要用于對外設的控制或通信，由MC9328MX1 主動發(fā)出，對MC9328MX1 自身的運行不會有太大的影響，輸入/輸出類型引腳是 MC9328MX1 與外設的雙 向數(shù)據(jù)傳輸通道。2 2 嵌入式最小系統(tǒng)以 ARM 內核嵌入式微處理器為中心， 具有完全相配接的 Flash 電路、 SDRAM 電路、 JTAG 電路、電源電路、晶振電路、復位信號電路和系統(tǒng)總線擴展等，保證嵌入式微處理器正常運 行的系統(tǒng)，可稱為嵌

6、入式最小系統(tǒng)。嵌入式最小系統(tǒng)硬件結構圖如圖 2 所示。品転電路帝統(tǒng)總線擴展串行接口MC9J2KWXIJ J1AGI陽sh存儲囂SDRAM圖 2小嘉統(tǒng)磴件結構嵌入式最小系統(tǒng)硬件功能如下：微處理器：MC9328MX1 是系統(tǒng)工作和控制中心；電源電路：為 MC9328MX1 核心部分提供所需的 1.80V 工作電壓，為部分外圍芯片提供 3.0V 的工作電壓；晶振電路：為微處理器及其他電路提供工作時鐘，及系統(tǒng)中 MC9328MX1 芯片使用 32KHz或 32.768KHz 無源晶振；Flash 存儲器：存放嵌入式操作系統(tǒng)、用戶應用程序或者其他在系統(tǒng)掉電后需要保存的用 戶數(shù)據(jù)等；SDRAM :作為系統(tǒng)

7、運行時的主要區(qū)域，系統(tǒng)及用戶數(shù)據(jù)、堆棧均位于該存儲器中；串行接口：用于 MX1 系統(tǒng)與其他應用系統(tǒng)的短距離雙向串行通信；JTAG 接口 ：對芯片內部所有部件進行訪問，通過該接口對系統(tǒng)進行調試、編程等；系統(tǒng)總線擴展：弓 I 出地址總線、數(shù)據(jù)總線和必須的控制總線，便于用戶根據(jù)自身的特定需 求，擴展外圍電路。3 3 最小系統(tǒng)硬件的選擇和單元電路的設計 3.13.1 電源電路設計電源電路是整個系統(tǒng)正常工作的基礎，設計的電源電路必須滿足系統(tǒng)對該電路性能指標的 要求。MC9328MX1 核心部分需 1.80V 工作電壓，部分外圍芯片需 3.30V 工作電壓，根據(jù)要 求輸入 5V 直流電壓經(jīng) DC-DC 變

8、換，分別為系統(tǒng)提供 1.80V 和 3.30V 的工作電壓，不同系統(tǒng)3.23.2 晶振電路與復位電路設計晶振電路為微處理器及其他電路提供工作時鐘，是系統(tǒng)必須的重要電路，用 32KHZ 無源晶振，32KHZ 晶振頻率輸入 MC9328MX1 后，經(jīng) PLL （鎖相環(huán)）倍頻后達到16.384MHz，并輸入系統(tǒng) PLL 及 MCU PLL。MCU PLL 將輸入的 16.384MHz 倍頻到最高 192MHz，提供給 ARM 內核使用，系統(tǒng)晶振電路如圖 4 所示。1O XTAJ_32K1甜體亍 32 Mk- 圖4晶振電踣復位電路主要完成系統(tǒng)的上電復位和系統(tǒng)在運行時用戶的按鍵復位功能，本系統(tǒng)采用較簡單

9、的 RC 復位電路，復位電路如圖 5 所示H.1U F RESE1RLSFT INC?JILB UID-C復fit電毎3.33.3 FlashFlash 存儲器接口電路設計Flash 存儲器在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的 數(shù)據(jù)等。根據(jù)實際功耗，選擇器件設計電源電路，電源電路如圖3 所示。JN OIHASiinVOJVIN V0?ADJ4：C5 R1IS3電諫電路MC9328MX1 使Flash 接口電路是最小系統(tǒng)設計中至關重要的電路。常用的 Flash 存儲器為 8bit/16bit 數(shù)據(jù)寬度， 工作電壓一般為 3.3V,主要生產(chǎn)廠商為 In tel、Atm

10、el、Hyundai 等，他們生產(chǎn)的同類器件一般具有相同的電氣特性和封裝形式，可根據(jù)需要 選用。為了充分發(fā)揮 32bit MC9328MX1 性能優(yōu)勢，直接采用 1 片 32bit 數(shù)據(jù)寬度的 Flash 存儲器 芯片，也可采用 2 片 16bit 數(shù)據(jù)寬度的 Flash 存儲器芯片并聯(lián)構建 32bit 的 Flash 存儲器系統(tǒng)， 16bit Flash存儲器系統(tǒng)的構建方法與 32bit Flash 存儲器系統(tǒng)相似， 本系統(tǒng)使用 2 片 28F320J3A 組成 32bit Flash存儲器 32bit Flash 存儲器系統(tǒng)如圖 6 所示。L-.2 片 28F320J3A，其中一片為高 1

11、6bit，另一片為低 16bit，作為整體配置到 MC9328MX1 外圍接口模塊 CS0 空間，將 MC9328MX1 的#CS 接至 2 片 28F320J3A 的 CE0 端，CE1、CE2 接地；2 片 28F320J3A 的地址總線A21-A1均與 MC9328MX1 的地址總線A22-A01相連，低 16bit片的數(shù)據(jù)總線與 MC9328MX1 的低 16bit 數(shù)據(jù)總線D15-D00連接，高 16bit 片的數(shù)據(jù)總 線與MC9328MX1 的高 16bit 數(shù)據(jù)總線D31-D16連接；2 片 28F320J3A 的 RP#端接 VCC ; 2 片28F320J3A 的 0E 端接

12、 MC9328MX1 的#0E; 2 片 28F320J3A 的 WE 端接 MC9328MX1 的 #EB;2 片 28F320J3A 的 BYTE 均上拉，使之工作在字模式。3.43.4 SDRAMSDRAM 接口電路設計與 Flash 存儲器相比較， SDRAM 雖然不具有掉電保持數(shù)據(jù)的特性， 但其存取速度大大高 于 Flash存儲器，并且具有讀/寫屬性，SDRAM 在系統(tǒng)中主要用作程序的運行空間、數(shù)據(jù)及 堆棧區(qū)。因此，SDRAM 接口電路在最小系統(tǒng)設計中必須高度重視。目前常用的 SDRAM 為 8bit/16bit 數(shù)據(jù)寬度、工作電壓一般為 3.3V，主要生產(chǎn)廠商為 SamsungHY

13、UNDAI、Winbond 等，若同類器件具有相同的電氣特性和封裝形式可通用。但在使用 SDRAM 時要注意 ARM 芯片是否具有獨立的 SDRAM 的刷新控制邏輯，若有可直接與 SDRAM 接口，若無則不能直接與 SDRAM 連接。根據(jù)系統(tǒng)的需求，可構建 16bit 或 32bit 的 SDRAM 存儲器系統(tǒng)，本系統(tǒng)采用 2 片 K4S281632 并聯(lián)構建 32bit 的 SDRAM 存儲器系統(tǒng)，單片 K4S281632 為 16bit 數(shù)據(jù)寬度、容量 16MB，2 片容量共32MB 的 SDRAM 空間， 可滿足嵌入式操作系統(tǒng)及各種較復雜運行的運行需求， 使 用 2 片 K4S28163

14、2構建 32bit 的 SDRAM 系統(tǒng)電路如圖 7 所示。2 片 K4S281632,其中一片為高 16bit，另一片為低 16bit。2 片 K4S281632 作為一整體 配接到 DRAM/SDRAM 的 CSDO,將 MC9328MX1 的#CSD 接至 2 片 K4S281632 的 CS 端，2 片K4S281632 的 CLK 端接 MC9328MX1 的 SDCLK 端，2 片 K4S281632 的 CLE 端接 MC9328MX1的 SDCKE 端；2 片 K4S281632 的 RAS、CAS、WE 端分別接 MC9328MX1 的 RAS、CAS、SDWE端，2 片 K

15、4S281632 的地址總線A08-A00接 MC9328MX1 的A10-A02； 2 片 K4S281632的地址總線A10-A09接 MC9328MX1 的MA11-MA10；2 片 K4S281632 的 地址總線A11接 MC9328MX1 的 A12；2 片 K4S241632 的 BA1、 BA0 接 MC9328MX1 的地 址總線 A14-A13 ;高 16bit 片的DQ15-DQ0接 MC9328MX1 的數(shù)據(jù)總線D31-D16、低 16bit 片的DQ15-DQ0接 MC9328MX1 的數(shù)據(jù)總線 D15-D0 ； 高 16bit 片的 UDQM、 LDQM 分別接 M

16、C9328MX1 的 DQM3、DQM2，低 16bit 片的 UDQM、LDQM 分別接 MC9328MX1 的 DQM1、 DQM0。3.53.5 串行接口電路設計MC9328MX1 提供了串行接口，使用 RS-232 標準接口，近距離通信系統(tǒng)中可直接進行端 對端的連接，但由于 MC9328MX1 系統(tǒng)中 LVTTL 電路的邏輯電平與 RS-232 標準邏輯電平不 相匹配，二者間要進行正常的通信必須經(jīng)過信號電平轉換，本系統(tǒng)使用MAX3221 電平轉換電路，以 RS-232 標準 9 芯 D 型接口為例，要完成最基本的串行通信功能，只需要 RXD （數(shù) 據(jù)接收）、TXD （數(shù)據(jù)發(fā)送）和 GND （地）端即可。串行接口電路如