計(jì)算機(jī)組成原理試題庫(含答案)--

1、文檔計(jì)算機(jī)組成原理試題一、單項(xiàng)選擇題（從下列各題四個(gè)備選答案中選出一個(gè)正確答案，并將其代號(hào)寫在題干前面的括號(hào)內(nèi)。）1 .為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采取（C） 。A、立即尋址 B、變址尋址 C、間接尋址D、寄存器尋址2 .某計(jì)算機(jī)字長是16位它的存儲(chǔ)容量是64KB, 按字編址,它們尋址范圍是（C ）。A 64K B 32KBC 32KD 16KB3 .某一 RAM 芯片其容量為512*8 位 ,除電源和接地端外該芯片引線的最少數(shù)目是（C ） 。A. 21 B. 17 C. 19D.204 .指令系統(tǒng)中采用不同尋址方式的目的主要是（ C ）。A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.可以直接

2、訪問外存C.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性D.提供擴(kuò)展操作碼的可能并降低指令譯碼難度5 .寄存器間接尋址方式中，操作數(shù)處在（ B ）。A.通用寄存器B.貯存單元C.程序計(jì)數(shù)器D.堆棧6 .RISC 是 （ A ）的簡稱。A.精簡指令系統(tǒng)計(jì)算機(jī)B.大規(guī)模集成電路C. 復(fù)雜指令計(jì)算機(jī)D. 超大規(guī)模集成電路7 CPU 響應(yīng)中斷的時(shí)間是_ C 。A.中斷源提出請(qǐng)求；B.取指周期結(jié)束；C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。8常用的虛擬存儲(chǔ)器尋址系統(tǒng)由A_兩級(jí)存儲(chǔ)器組成。A.主存一輔存；B. Cache一主存；C. Cache輔存；D.主存一硬盤。9 DMA 訪問主存時(shí)，讓CPU 處于等待狀態(tài)，

3、等DMA 的一批數(shù)據(jù)訪問結(jié)束后，CPU 再恢復(fù)工作，這種情況稱作_A。A.停止CPU訪問主存；B.周期挪用；C. DMA與CPU交替訪問；D. DMA。10浮點(diǎn)數(shù)的表示范圍和精度取決于_C 。A 階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B 階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C.階碼的位數(shù)和尾數(shù)的位數(shù)；D.階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。11 中斷向量可提供_C_。A 被選中設(shè)備的地址；B 傳送數(shù)據(jù)的起始地址；C.中斷服務(wù)程序入口地址；D.主程序的斷點(diǎn)地址。12加法器采用先行進(jìn)位的目的是C_ 。A.優(yōu)化加法器的結(jié)構(gòu)；B.節(jié)省器材；C.加速傳遞進(jìn)位信號(hào)；D.增強(qiáng)加法器結(jié)構(gòu)。13在獨(dú)立請(qǐng)求方式下，若有N 個(gè)設(shè)

4、備，則B_。A.有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；B.有N個(gè)總線請(qǐng)求信號(hào)和 N個(gè)總線響應(yīng)信號(hào)；C.有一個(gè)總線請(qǐng)求信號(hào)和 N個(gè)總線響應(yīng)信號(hào)；D.有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。14主存和CPU 之間增加高速緩沖存儲(chǔ)器的目的是_A_。A .解決CPU和主存之間的速度匹配問題；B.擴(kuò)大主存容量；C.既擴(kuò)大主存容量，又提高了存取速度；D.擴(kuò)大輔存容量。15 .在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開始，則 A 。A.設(shè)備號(hào)小的優(yōu)先級(jí)高；B.每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；C.設(shè)備號(hào)大的優(yōu)先級(jí)高。16 . Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作B 。A.直

5、接映象；B.全相聯(lián)映象；C.組相聯(lián)映象。17 .直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入A。A. PC; B.地址寄存器； C.累加器；D. ACC。18 .響應(yīng)中斷請(qǐng)求的條件是 _B。A.外設(shè)提出中斷；B.外設(shè)工作完成和系統(tǒng)允許時(shí)；C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)。D. CPU提出中斷。19 .主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用 _A,主機(jī)與設(shè)備是串行工作的。A .程序查詢方式；B.中斷方式；C. DMA方式；D.通道。20 . 一個(gè)節(jié)拍信號(hào)的寬度是指 _C。A .指令周期；B.機(jī)器周期；C.時(shí)鐘周期；D.存儲(chǔ)周期。二、填空題（共 20分，每空1分）1 .在DMA方式中，CPU和

6、DMA控制器通常采用三種方法來分時(shí)使用主 存，它們是停止 CPU訪問主、周期挪用和 DMA和CPU交替訪問主存。2 .設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則 32位二講制補(bǔ)他浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十講制直俏范圍是:最大正數(shù)為2127（1-223）,最小正數(shù)為2-129,最大負(fù)數(shù)為2 128（-2 1-2 23）,最小負(fù)數(shù)為-2127 o3、虛擬存儲(chǔ)器中常用的存儲(chǔ)管理方式有頁式虛擬存儲(chǔ),段式虛擬存儲(chǔ), _段頁式虛擬存儲(chǔ)。4 .在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分 別是Ti = 60ns、T2= 50ns、T3= 90ns、T4= 80ns。則加法器

7、流水線的時(shí)鐘周期至 少為_90ns o如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所 需的時(shí)間為 _280ns_。5 .系統(tǒng)總線按傳輸信息的不同分為地址總線、數(shù)據(jù)、_控制 三大類。6 .半導(dǎo)體SRAM靠 觸發(fā)器 存儲(chǔ)信息，半導(dǎo)體DRAM靠_電容 存儲(chǔ)信 息。7 .動(dòng)態(tài)RAM的刷新方式通常有 集中分散異步三種。8 . CPUtt直接訪問cache 和主存，但不能直接訪問磁盤和光盤。二、判斷題（判斷下列各題的正誤。對(duì)的打,錯(cuò)的打“X”。每題1分，計(jì)10分）1、存儲(chǔ)單元是存放一個(gè)二進(jìn)制信息的存貯元。2、主程序運(yùn)行時(shí)何時(shí)轉(zhuǎn)向?yàn)橥庠O(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。3、時(shí)序電路用來產(chǎn)生各種時(shí)序信

8、號(hào)，以保證整個(gè)計(jì)算機(jī)協(xié)調(diào)地工作。V4、引入虛擬存儲(chǔ)系統(tǒng)的目的是提高存儲(chǔ)速度。X5、DMA方式進(jìn)行外設(shè)與主機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請(qǐng)求。X6、CPU以外的設(shè)備都稱外部設(shè)備。X7、奇偶校驗(yàn)可以糾正代碼中出現(xiàn)的錯(cuò)誤。X8、用微指令的分段譯碼法設(shè)計(jì)微指令時(shí)，需將具有相斥性的微命令組合在同一字段內(nèi)。9、 CPU 訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)容量與越大，訪問存儲(chǔ)器所需的時(shí)間越長。X10、一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行。X四、名詞解釋（每題2 分，共 10 分）1、存儲(chǔ)程序的工作方式：將計(jì)算機(jī)需進(jìn)行的工作事先編寫成程序，存入計(jì)算機(jī)中，運(yùn)行程序時(shí)計(jì)算機(jī)自動(dòng)進(jìn)

9、行工作。2、高速緩沖存儲(chǔ)器：介于CPU 與主存之間，速度較快、容量較小、價(jià)格較貴的存儲(chǔ)器，引入 CACHE 的目的是提高存儲(chǔ)系統(tǒng)的速度。3、程序中斷的工作方式：在CPU 運(yùn)行主程序時(shí)，接受到非預(yù)期的中斷請(qǐng)求，CPU 暫?，F(xiàn)行工作轉(zhuǎn)向?yàn)橹袛嗾?qǐng)求服務(wù)，待服務(wù)完畢后回到住程序繼續(xù)執(zhí)行。4、系統(tǒng)總線：連接機(jī)器內(nèi)部各大部件的信息公共通道。5、微程序：用于解釋機(jī)器指令的若干條微指令的有序集合。6、 （磁盤的）數(shù)據(jù)傳輸率：單位時(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。7、 DMA 方式：單位時(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。8、隨機(jī)存取方式：一定的硬件和一定的軟件組成的有機(jī)整體。五、簡答題（每小題5 分，共 30 分）1、

10、說你認(rèn)為計(jì)算機(jī)系統(tǒng)中的硬件和軟件在邏輯功能等價(jià)嗎？為什么?答：軟件與硬件的邏輯功能是等效的，但性能不相同。2、什么是運(yùn)算器？它的主要由哪幾個(gè)功能部件組成？答：運(yùn)算器是進(jìn)行算術(shù)邏輯運(yùn)算的部件。它主要由加法器、通用寄存器、標(biāo)志寄存器等部件組成。3、與 RAM 相比 ROM 有何特點(diǎn)？答： ROM 掉電后信息不會(huì)丟失，但其中的信息只能讀不能隨便寫。4、與程序中斷控制方式相比DMA 控制方式有何特點(diǎn)？答：速度快。響應(yīng)快、優(yōu)先級(jí)高、處理快、無須現(xiàn)場保護(hù)和現(xiàn)場的恢復(fù)。但是應(yīng)用范圍沒有程序中斷控制方式廣。5、微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中，需要時(shí)從這個(gè)存儲(chǔ)器中讀取，

11、即把操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。一條機(jī)器指令的功能通常用許多條微指令組成的序列來實(shí)現(xiàn)，這個(gè)微指令序列稱為微程序。微指令在控制存儲(chǔ)器中的存儲(chǔ)位置稱為微地址。6、同種類的外設(shè)部設(shè)備接入計(jì)算機(jī)系統(tǒng)時(shí)，應(yīng)解決哪些主要問題？答：數(shù)據(jù)格式、地址譯碼、控制信息的組織和狀態(tài)信息的反饋。7、中斷接口一般包含哪些基本組成？簡要說明它們的作用。答：地址譯碼。選取接口中有關(guān)寄存器，也就是選擇了 I/O設(shè)備；命令字/狀態(tài)字寄存器。供CPU 輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息；數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實(shí)現(xiàn)速度匹配；控制邏輯。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。8、加快中央處理器與主存之間傳輸信

12、息的措施有哪些？六、綜合題1、設(shè) X=26/32 ， Y=-15/32, 采用二進(jìn)制變形補(bǔ)碼計(jì)算X+Y 補(bǔ) =? 并討論計(jì)算結(jié)果。解： 設(shè) X=26/32 ， Y=-15/32, 采用二進(jìn)制變形補(bǔ)碼計(jì)算X+Y 補(bǔ) =? 并討論計(jì)算結(jié)果。解 :X=0.11010 Y= - 0.01111X+Y 補(bǔ) =0.010111無溢出2、X= 00110011, Y= 10011110,求XAY = ? XVY = ?解：XAY= 00010010XVY= 101111113、設(shè)有一個(gè)具有12 位地址和4位字長的存儲(chǔ)器，問：( 1 )該存儲(chǔ)器能存儲(chǔ)多少字節(jié)信息？(2)如果存儲(chǔ)器由1KX1位RAM芯片組成.需

13、要多少片？( 3)需要地址多少位作為芯片選擇?( 4)試畫出該存儲(chǔ)器的結(jié)構(gòu)圖。解：設(shè)有一個(gè)具有12 位地址和4 位字長的存儲(chǔ)器，( 1 )該存儲(chǔ)器能存儲(chǔ)2K 字節(jié)信息。(2)如果存儲(chǔ)器由1KX1位RAM芯片組成.需要16片。( 3)需要地址2 位作為芯片選擇。( 4) (圖略)4.某機(jī)字長16位，內(nèi)存總?cè)萘繛?256KW,其中ROM占地址范圍為 00000HOFFFFH ,其余地址空間為RAM 。請(qǐng)用如下存貯芯片為該機(jī)設(shè)計(jì)一個(gè)存儲(chǔ)器：(1) ROM 、 RAM 的容量各為多少？(2) 該主存的地址線、數(shù)據(jù)線各為多少根？(3) 用容量為32K*16 的 ROM 芯片和 64K*16 的 RAM

14、芯片構(gòu)成該存儲(chǔ)器，需要RAM 和ROM 芯片各幾片？(4) 畫出存儲(chǔ)器結(jié)構(gòu)及其與CPU 連接的邏輯框圖解：(1) ROM 64K RAM 192K(2) 數(shù)據(jù)線有16 根，地址線有18 根。(3) 需 ROM 2 片 ，需 RAM 3 片。(4) (圖略)(5) 么是CPU? CPU主要由哪些寄存器級(jí)的部件組成？CPU是計(jì)算機(jī)中進(jìn)行算術(shù)邏輯運(yùn)算和指揮協(xié)調(diào)機(jī)器各大部件工作的部件。IR、PSW、GR、ALU、PC 等。（圖略）(6) 出單總線CPU內(nèi)部框圖（寄存器級(jí)），擬出加法指令A(yù)DD R1, （R2）的讀取與執(zhí)行流程。源尋址方式采用寄存器間址方式。五放計(jì)超供25分）1.（10 分）SRPC-M

15、ARPC + KPCDBUS-MDR-1RRMARDBUAMDRtYRi + Y-ZZ+瓦評(píng)分郵分流程5分選擇題（共1零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自23所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指計(jì)算機(jī)組成原理試題（一）20 分，每題1 分）零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自A 立即數(shù)和棧頂；B 暫存器；C.棧頂和次棧頂；D 累加器。可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。A 存儲(chǔ)器；B 運(yùn)算器；C.控制器；D 用戶。A 地址線、數(shù)據(jù)線和控制線三組傳輸線。B I/O 總線、主存總統(tǒng)和DMA 總線三組傳輸線；C I/O 總線、主存總線和系統(tǒng)總線三組傳輸線；D 設(shè)備

16、總線、主存總線和控制總線三組傳輸線4 某計(jì)算機(jī)字長是32 位， 它的存儲(chǔ)容量是256KB ， 按字編址，它的尋址范圍是ABCD128K；64K；64KB ；128KB 。5主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用A 程序查詢方式；B 中斷方式；C DMA 方式；D 通道。6在整數(shù)定點(diǎn)機(jī)中，下述第_A 原碼和反碼不能表示B 三種機(jī)器數(shù)均可表示C.三種機(jī)器數(shù)均可表示D 三種機(jī)器數(shù)均不可表示,主機(jī)與設(shè)備是串行工作的。種說法是正確的。- 1，補(bǔ)碼可以表示- 1；- 1；- 1，且三種機(jī)器數(shù)的表示范圍相同；-1。7變址尋址方式中，操作數(shù)的有效地址是_A 基址寄存器內(nèi)容加上形式地址（位移量）B 程序計(jì)數(shù)器內(nèi)容加上形式地

17、址；C.變址寄存器內(nèi)容加上形式地址；D 以上都不對(duì)。8向量中斷是A 外設(shè)提出中斷；B 由硬件形成中斷服務(wù)程序入口地址；C.由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址D 以上都不對(duì)。9一個(gè)節(jié)拍信號(hào)的寬度是。A 令周期；B 機(jī)器周期；C 時(shí)鐘周期；D 存儲(chǔ)周期。10將微程序存儲(chǔ)在EPROM 中的控制器是控制器。A 靜態(tài)微程序；B 毫微程序；C.動(dòng)態(tài)微程序；D 微程序。11 隱令是。A 操作數(shù)隱含在操作碼中的令；B 在一個(gè)機(jī)器周期里完成全部操作的令；C.指令系統(tǒng)中已有的指令；D 令系統(tǒng)中沒有的令。12當(dāng)用一個(gè)16 位的二進(jìn)制數(shù)表示浮點(diǎn)數(shù)時(shí)，下列方案中第種最好。A 階碼取4位（含階符1

18、位），尾數(shù)取12 位（含數(shù)符1 位）；B 階碼取5 位（含階符1 位），尾數(shù)取11 位（含數(shù)符1 位）；C.階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位）；D 階碼取6 位（含階符1 位），尾數(shù)取12 位（含數(shù)符1 位）。13 DMA 方式 。A 既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B 不能取代中斷方式；C.也能向CPU請(qǐng)求中斷處理數(shù)據(jù)傳送；D 內(nèi)無中斷機(jī)制。14在中斷周期中，由將允許中斷觸發(fā)器置“0”。A 關(guān)中斷令；B 機(jī)器令；C.開中斷指令；D 中斷隱令。15在單總線結(jié)構(gòu)的CPU 中，連接在總線上的多個(gè)部件。A 某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總

19、線接收數(shù)據(jù)；B 某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；C 可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；D 可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。16三種集中式總線控制中，方式對(duì)電路故障最敏感。A 鏈?zhǔn)讲樵?；B 計(jì)數(shù)器定時(shí)查詢；C.獨(dú)立請(qǐng)求;D.以上都不對(duì)。17 . 一個(gè)16Kx8位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 。A. 48;B. 46;C. 17;D. 22.18 .在間址周期中，。A .所有指令的間址操作都是相同的；B.凡是存儲(chǔ)器間接尋址的指令，它們的操作都是相同的；C.對(duì)于存儲(chǔ)器間接尋址或寄存器間接尋址的指令，

20、它們的操作是不同的；D.以上都不對(duì)。19 .下述說法中 是正確的。A. EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種；B. EPROM是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器用；C. EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用；D. EPROM是可改寫的，但它能用作為隨機(jī)存儲(chǔ)器用。20 .打印機(jī)的分類方法很多，若按能否打印漢字來區(qū)分，可分為 。A.并行式打印機(jī)和串行式打印機(jī)；B.擊打式打印機(jī)和非擊打式打印機(jī)；C.點(diǎn)陣式打印機(jī)和活字式打印機(jī)；D.激光打印機(jī)和噴墨打印機(jī)。 二、填空（共20分，每空1分）1 .設(shè)浮點(diǎn)數(shù)階碼為 8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制 補(bǔ)碼浮點(diǎn)

21、規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為 ,最小正數(shù)為,最大負(fù)數(shù)為 ,最小負(fù)數(shù)為 。2 .指令尋址的基本方式有兩種，一種是 尋址方式，其指令地址由 給出， 另一種是 尋址方式，其指令地址由 給出。3 .在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段白時(shí)間分別是T1 = 60ns、T2 = 50ns、T3= 90ns、T4 = 80ns。則加法器流水線的時(shí)鐘周期至少為 。如果采用同樣 的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為 。4 . 一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須 。尾數(shù)右移1 位，階碼。5 .存儲(chǔ)器由 m （m=1, 2, 4, 8）個(gè)模塊組成，每個(gè)

22、模塊有自己的 和 寄存器，若存儲(chǔ)器采用 編址，存儲(chǔ)器帶寬可增加到原來的 倍。6 .按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括 、 和中斷返回幾部分。三、名詞解釋（共10分，每題2分）1 .微操作命令和微操作2 .快速緩沖存儲(chǔ)器3 .基址尋址4 .流水線中的多發(fā)技術(shù)5 .指令字長四、計(jì)算題（5分）設(shè)機(jī)器數(shù)字長為8位（含1位符號(hào)位），設(shè)A= & , B= 13 計(jì)算A B補(bǔ) 并還原成 6432 真值。五、簡答題（共20分）1 .異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡(luò)。（4分）2 .為什么外圍設(shè)備要通過接口與CPU相連？接口有哪些功能？ （ 6分）六、問答題（共15分）1.設(shè)CPU中各部件

23、及其相互連接關(guān)系如下圖所示。圖中W是寫控制標(biāo)志，R是讀控制標(biāo)志，R1和R2是暫存器。（8分）（1）假設(shè)要求在取指周期由 ALU完成（PC）+1 -PC的操作（即ALU可以對(duì)它的一個(gè) 源操作數(shù)完成加1的運(yùn)算）。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。（2）寫出指令A(yù)DD # a （#為立即尋址特征，隱含的操作數(shù)在ACC中）在執(zhí)行階段所需的微操作命令及節(jié)拍安排。2. DMA接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應(yīng)完成哪些功能？畫出DMA工作過程的流程圖（不包括預(yù)處理和后處理）七、設(shè)計(jì)題（10分）G G G 為-“設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用 套：作訪存控制信號(hào)（低電

24、平有效）， 用WR作讀寫控制信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出 CPU與存儲(chǔ)器的連接圖，要求：（1）存儲(chǔ)芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小 16K地址空間為用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。Am A 0CSROMPD/ProgrDnD0RAM: 1KX4位GiG2A醞Y7Y6Y074138譯碼器ROM: 2Kx 8位8K 8位 X32K 8位 X2K8K16K4K8位8位1位4位XXXXC, B, A為變量控制端Y7Y0為輸出端(1)(2)(3)主存

25、地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。合理選用上述存儲(chǔ)芯片，說明各選幾片? 詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。計(jì)算機(jī)組成原理試題答案（一）20 分，每題1 分）1 C2 C3 B4 B 5 A8 C9C10A11D12B15 B16A17D18C19B二、填空（共20 分，每空1 分）6 B7 C13 B14 D20 C1 A A 2127(1-2 23) B 2 129C2 128(-2 1-2 23)2 A 順序B.程序計(jì)數(shù)器C.跳躍D -2127D 指令本身3 A 90nsB 280ns4 A . A .增加B .力口 15. A .地址B.數(shù)據(jù)6

26、. A.保護(hù)現(xiàn)場 B,開中斷C.模mC.設(shè)備服務(wù)D mD.恢復(fù)現(xiàn)場（共 10 分，每題2 分 ）1 微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。2快速緩沖存儲(chǔ)器答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU 和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將 CPU 最近期需用的信息從主存調(diào)入緩存，這樣 CPU 每次只須訪問快速緩存就可達(dá)到訪問主存的目的，從而提高了訪存速度。3基址尋址答：基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。4流水線中的多發(fā)技術(shù)答：為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的

27、結(jié)果，這就是流水線中的多發(fā)技術(shù)。5指令字長答：指令字長是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。四、 （共5 分）計(jì)算題 答：A+B補(bǔ)=1.1011110, A+B = （-17/64）A-B補(bǔ)=1.1000110, A-B = （35/64）五、簡答題（共20 分）1 （ 4分）答：同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡單的制約關(guān)系；全互鎖方式通信雙方

28、有完全的制約關(guān)系。其中全互鎖通信可靠性最高。2 （ 6 分，每寫出一種給1 分，最多6 分）答：外圍設(shè)備要通過接口與CPU 相連的原因主要有：（ 1） 一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號(hào)（地址），通過接口可實(shí)現(xiàn)對(duì)設(shè)備的選擇。（ 2） I/O 設(shè)備種類繁多，速度不一，與CPU 速度相差可能很大，通過接口可實(shí)現(xiàn)數(shù)據(jù)緩沖，達(dá)到速度匹配。(3) I/O設(shè)備可能串行傳送數(shù)據(jù)，而 CPU 一般并行傳送，通過接口可實(shí)現(xiàn)數(shù)據(jù)串并格 式轉(zhuǎn)換。(4) I/O設(shè)備的入/出電平可能與 CPU的入/出電平不同，通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。(5) CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號(hào)，通過接口可傳送控制

29、命令。(6) I/O設(shè)備需將其工作狀況(“忙”、“就緒”、“錯(cuò)誤”、“中斷請(qǐng)求”等)及時(shí)報(bào)告CPU, 通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供 CPU查詢。可見歸納起來，接口應(yīng)具有選址的功能、 傳送命令的功能、 反映設(shè)備狀態(tài)的功能以及傳 送數(shù)據(jù)的功能(包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換)。4. (5分)答：(1)根據(jù)IR和MDR均為16位，且采用單字長指令，得出指令字長 16位。根據(jù)105 種操作，取操作碼 7位。因允許直接尋址和間接尋址，且有變址寄存器和基址寄存器，因此取2位尋址特征，能反映四種尋址方式。最后得指令格式為：727OPMAD其中 OP操作碼，可完成105種操作；M 尋址特征

30、，可反映四種尋址方式；AD形式地址。這種格式指令可直接尋址 27 = 128, 一次間址的尋址范圍是 216= 65536。(2)雙字長指令格式如下：727OPMAD1AD2其中OP、M的含義同上；AD 1 / AD 2為23位形式地址。這種格式指令可直接尋址的范圍為223 = 8M。(3)容量為8MB的存儲(chǔ)器，MDR為16位，即對(duì)應(yīng)4Mx 16位的存儲(chǔ)器?？刹捎秒p字長指令，直接訪問 4M存儲(chǔ)空間，此時(shí) MAR取22位；也可采用單字長指令，但Rx和Rb取22位，用變址或基址尋址訪問4M存儲(chǔ)空間。六、(共15分)問答題1. (8分)答:(1)由于(PC)+1-PC需由ALU完成，因此PC的值可作

31、為ALU的一個(gè)源操作數(shù)， 靠控制ALU做+1運(yùn)算得到(PC) + 1,結(jié)果送至與ALU輸出端相連的R2,然后再送至PC。 此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：To P8 MAR , 1fRTi M(MAR尸 MDR , (PC)+ T2 MDFR IR , OP(IR)一微操作命令形成部件T3 R2一 PC(2)立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下:To Ad(IR) 一Ri;立即數(shù) 一R 1Ti (Ri)+(ACC)-R 2 ； ACC 通過總線送 ALUT2 R2fACC;結(jié)果fACC2. （7分）答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存

32、地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。 在數(shù)據(jù)交換過程中，DMA接口的功能有：（1）向CPU提出總線請(qǐng)求信號(hào)；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號(hào)后，接管對(duì)總線的控制；（3）向存儲(chǔ)器發(fā)地址信號(hào)（并能自動(dòng)修改地址指針）；（4）向存儲(chǔ)器發(fā)讀/寫等控制信號(hào)，進(jìn)行數(shù)據(jù)傳送；（5）修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)DMA結(jié)束信號(hào)，向CPU申請(qǐng)程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖所示。七、設(shè)計(jì)題（共10分）答：（1）主存地址空間分配。（2分）A15A 11A7Ao1111111111111101111011110 0 0 011110

33、 0 0 0111110 0 0 0 0111110 0 0 0 0最大4K 2K X 8位ROM 2片0 1111111111相鄰4K 4K X 4位RAM 2片0 0 111 1 111111110 0 0 0 0 0 0111111111最小16K 8KX8位RAM 2片（2）根據(jù)主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用 相鄰的4K地址空間為系統(tǒng)程序工作區(qū), 最小16K地址空間為用戶程序區(qū)，選用（3）存儲(chǔ)芯片的片選邏輯圖（5分）2片2K X 8位ROM芯片；（1分）選用 2片4K X 4位RAM芯片；（1分）2片8K X 8位RAM 芯片。（1分）計(jì)算機(jī)組成原理試題（二）一、選

34、擇題（共 20 題，每題1 分， 共 20 分）1. 在下列機(jī)器數(shù)_B_中，零的表示形式是唯一的。A.原碼B.補(bǔ)碼C.反碼D.原碼和反碼2. CRT的分辨率為1024X 1024,顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是B。A 2MBB 1MBC 8MBD 1024B3. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過_D_來實(shí)現(xiàn)。A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器 4. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為_B_。A. 隱含尋址B. 立即尋址C. 寄存器尋址D. 直接尋址5. 信息只用一條傳輸線，且采用脈沖傳輸

35、的方式稱為_A。A.串行傳輸 B.并行傳輸 C.并串行傳輸D.分時(shí)傳輸6. 和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是_C_。A.容量大、速度快、成本低 B.容量大、速度慢、成本高 C.容量小、速度快、成本 高 D 容量小、速度快、成本低 7. CPU 響應(yīng)中斷的時(shí)間是_C_。A.中斷源提出請(qǐng)求B.取指周期結(jié)束C.執(zhí)行周期結(jié)束。8. EPROM 是指_C_。A. 讀寫存儲(chǔ)器B. 只讀存儲(chǔ)器C. 可編程的只讀存儲(chǔ)器D. 光擦除可編程的只讀存儲(chǔ)器9. 下列數(shù)中最小的數(shù)是_B。A （ 1101001）2 B （ 52） 8C （133）8 D （ 30）1610. 假 定 下 列字 符 碼 中 有 奇 偶校

36、驗(yàn)位 ，但 沒 有 數(shù) 據(jù) 錯(cuò) 誤， 采 用 偶 校 驗(yàn) 的 字 符 碼 是_D_。 A 11001011 B 11010110 C 11000001D 1100100111. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用_C_。A.堆棧尋址方式 B.立即尋址方式C.隱含尋址方式D.間接尋址方式 12. 用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為_C_尋址。A. 直接B. 間接 C. 寄存器直接D. 寄存器間接13. 中央處理器（CPU）包含_C。A.運(yùn)算器B.控制器C.運(yùn)算器、控制器和 cache D.運(yùn)算器、控制器和主存儲(chǔ)器14. 在 CPU 中跟蹤指令后

37、繼地址的寄存器是_B。A.主存地址寄存器B.程序計(jì)數(shù)器C.指令寄存器 D.狀態(tài)條件寄存器15. 在集中式總線仲裁中，_C方式響應(yīng)時(shí)間最快。A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求D.以上三種相同16. PCI 總線的基本傳輸機(jī)制是_D。A.串行傳輸 B.并行傳輸C. DMA式傳輸 D.猝發(fā)式傳輸17. 中斷向量地址是_B_。A 子程序入口地址B 中斷服務(wù)子程序入口地址C 中斷服務(wù)子程序出口地址D 中斷返回地址18. CD-ROM 是 _C_型光盤。A. 一次 B.重寫 C.只讀19. 某計(jì)算機(jī)字長是16 位，它的存儲(chǔ)容量是1MB ，按字編址，它的尋址范圍是_A_。A 512K B 1M C

38、512KB20. 一個(gè)16Kx 32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是B。A 48 B 46C 36 D.40二、填空題（共7 題，每空1 分， 共 20 分）1. 計(jì)算機(jī)系統(tǒng)是由和軟件兩大部分組成，軟件又分為和 。2. 系統(tǒng)總線按傳輸信息的不同分為地址總線、 三大類。3. 四位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是至 。4. 半導(dǎo)體 SRAM 靠存儲(chǔ)信息，半導(dǎo)體DRAM 靠 存儲(chǔ)信息。5. 動(dòng)態(tài) RAM 的刷新方式通常有、 、 三種。 6. 完整的指令周期包括取指、 、 四個(gè)子周期，影響指令流水線性能的三種相關(guān)分別是相關(guān)、 相關(guān)和控制相關(guān)。7. Cache 和主存地址的映射方式有、 、 三種

39、。三、簡答題（共2 題，每題5 分， 共 10 分）1 什么叫指令？什么叫指令系統(tǒng)？2 . 一次程序中斷大致可分為哪幾個(gè)階段？四、應(yīng)用題（共5 題，每題10 分， 共 50 分）1 .設(shè)某機(jī)主頻為8MHz ,每個(gè)機(jī)器周期平均含 2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5 個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？由此可得出什么結(jié)論？2 .設(shè)某機(jī)有四個(gè)中斷源A、B、C、D,其硬件排隊(duì)優(yōu)先次序?yàn)锳,B,C,D ,現(xiàn)要求將中斷處 理次序改為D,A,C,B。（1）寫出每個(gè)中斷源對(duì)

40、應(yīng)的屏蔽字。（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。 設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20s。占序ciwr5ii -n m it vi hfi n ir 麗.。二3 .設(shè)機(jī)器數(shù)字長為 8位（含一位符號(hào)位），若A = +15, B = +24,求A+B補(bǔ) 和A-B補(bǔ)并還原成真值。4 .某機(jī)字長16位，存儲(chǔ)字長等于指令字長，若存儲(chǔ)器直接尋址空間為128字，變址時(shí)的位移量為-64+63,16個(gè)通用寄存器可作為變址寄存器。 設(shè)計(jì)一套指令格式， 滿足下列尋址類型 的要求。（1）直接尋址的二地址指令 3條；（2）變址尋址的一地址指令 6條；（3）寄存器尋址的 二地址指令9

41、條；（4）直接尋址的一地址指令13條。5 .設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ （低電平有效）作訪存控制信號(hào)， R/-W作讀寫命令信號(hào)（高電平為讀，低電評(píng)為寫）?，F(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答：（1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；（2）寫出每片RAM的地址范圍；（3） 根據(jù)圖（1）,若出現(xiàn)地址線 A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？計(jì)算機(jī)組成原理試題（二）答案一、選擇題1. B 2. B 3. D 4. B 5. A 6. C 7. C 8. C 9. B 10. D 11. C 12. C 13. C 14. B 15

42、. C 16.D 17. B 18. C 19. A 20. B二、填空題1 .硬件系統(tǒng)軟件 應(yīng)用軟件2數(shù)據(jù)地址控制3 +15-16 4.觸發(fā)器電容5集中分散異步6 間址執(zhí)行中斷結(jié)構(gòu)數(shù)據(jù)控制7直接映射全相連組相連三、簡答題1指令是計(jì)算機(jī)執(zhí)行某種操作的命令，也就是常說的機(jī)器指令。一臺(tái)機(jī)器中所有機(jī)器指令的集合，稱這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。2答：一次程序中斷大致可分為五個(gè)階段。中斷請(qǐng)求（1分）中斷判優(yōu)（1分）中斷響應(yīng)（1分）中斷服務(wù)（1分）中斷返回（1分）四、應(yīng)用題1解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：時(shí)鐘周期=1/8MHz

43、=0.125 X 10-6 =125ns 機(jī)器周期=125ns X 2=250ns平均指令周期=250ns x 2.5=625ns平均指令執(zhí)行速度 =1/625ns=1.6MIPS當(dāng)參數(shù)改變后：機(jī)器周期 =125ns X4=500ns=0.5/平均指令周期=0.5 sX 5=2.5 s平均指令執(zhí)行速度 =1/2.5 s=0.4MIPS結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不一定一樣。2（1）在中斷處理次序改為D A C B后，每個(gè)中斷源新的屏蔽字如表所示。（5分）中新源屏蔽字ABCDA11 10B0100C01 10L11 1（2）根據(jù)新的處理次序， CPU執(zhí)行程序的軌跡如圖所示（5分）D程序C程

44、序B程序人程序 1加 80 WA補(bǔ)=0,0001111 , B1,11101113 解：A = +15 = +0001111 , B = +24 = +0011000補(bǔ)=0,0011000, -B補(bǔ)=1,1101000則A-B補(bǔ)=A補(bǔ) + -B補(bǔ)=0,0001111+1,1101000. A-B補(bǔ)=1,1110111故 A-B = -0001001 = -941)地址指令格式為(2分)OP 2A1 7A2 T00-102) (2 分)0P5R1 4第 T11000-111013) (3分OP3R1 4A2 41111000-11111004) (3分OP9R1 7111110001-11111

45、1011)1 8KX88KX88KX8SRAM SRAAF- SRAM 8KX8SRAM-CS1 -CS2艇3口僦嚇AL3AL4A152)081918192163831638424575245763276732768409594096049151491525734357344655353)如果地址線 A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“ 1”的情況。此時(shí)存儲(chǔ)器只能尋址 A13=1的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對(duì) A13=0的地址空間進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=1的對(duì)應(yīng)空間中去。計(jì)算機(jī)組成原理試題(三)1 選擇題(每題1 分，共 20 分)1

46、. 我國在 年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于年完成。A 1946 1958 B 1950 1968 C 1958 1961 D 1959 19652. Pentium 微型計(jì)算機(jī)中乘除法部件位于 中。A CPU B 接口C 控制器D 專用芯片3. 沒有外存儲(chǔ)器的計(jì)算機(jī)初始引導(dǎo)程序可以放在 。A . RAM B . ROM C . RA麗 ROM D . CPU4. 下列數(shù)中最小的數(shù)是 。A ( 101001 ) 2 B ( 52) 8 C ( 2B) 16 D ( 44) 105. 在機(jī)器數(shù) 中，零的表示形式是唯一的。A 原碼B 補(bǔ)碼C 移碼D 反碼6. 在定點(diǎn)二進(jìn)制

47、運(yùn)算器中，減法運(yùn)算一般通過 來實(shí)現(xiàn)。A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器7. 下列有關(guān)運(yùn)算器的描述中 是正確的。A 只作算術(shù)運(yùn)算，不作邏輯運(yùn)算B 只作加法C.能暫時(shí)存放運(yùn)算結(jié)果D.以上答案都不對(duì)8. 某DRA時(shí)片，其存儲(chǔ)容量為 512Kx 8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 。A 8， 512 B 512， 8 C 18， 8 D 。 19， 89. 相聯(lián)存儲(chǔ)器是按 進(jìn)行尋址的存儲(chǔ)器。A 地址指定方式B 堆棧存取方式C.內(nèi)容指定方式D 。地址指定與堆棧存取方式結(jié)合10. 指令系統(tǒng)中采用不同尋址方式的目的主要是 。A 實(shí)現(xiàn)存儲(chǔ)程

48、序和程序控制B 縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C.可以直接訪問外存D .提供擴(kuò)展操作碼的可能并降低指令譯碼難度11. 堆棧尋址方式中，設(shè)A 為累加寄存器，SP 為堆棧指示器，Msp 為 SP指示器的棧頂單元，如果操作的動(dòng)作是：(A) -Msp, (SP) 1 -SP,那么出棧操作的動(dòng)作為：A. (Msp) -A , (SP) +1 -SPB. (SP) +1-SP, (Msp) -AC. (SP) 1 -SP, (Msp) -AD. (Msp) -A , (SP) 1fSP12. 在CPU中跟蹤指令后繼地址的寄存器是 。A 主存地址寄存器B 程序計(jì)數(shù)器C 指令寄存器D 狀態(tài)條件寄存

49、器13. 描述多媒體CPU本概念中正確表述的句子是 。A.多媒體CP或帶有MM抵術(shù)的處理器B.多媒體CP虛非流水線結(jié)構(gòu)C. MMX旨令集是一種單指令流單數(shù)據(jù)流的串行處理指令D.多媒體CPUF一定是 CISC 機(jī)器14. 描述 Futurebus+ 總線中基本概念正確的表述是 。A. Futurebus+ 總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn)B. 基本上是一個(gè)同步數(shù)據(jù)定時(shí)協(xié)議C. 它是一個(gè)與結(jié)構(gòu)、處理器技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)D. 數(shù)據(jù)線的規(guī)模不能動(dòng)態(tài)可變15. 在 的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不用I/O指令。A 單總線B雙總線C三總線D多總線16. 用于筆記本電腦的大容量存

50、儲(chǔ)器是 。A 軟磁盤B硬磁盤C固態(tài)盤D磁帶17. 具有自同步能力的記錄方式 。A NRZ0 B NRZ1 C PM D MFM18. 不是發(fā)生中斷請(qǐng)求的條件。A 一條指令執(zhí)行結(jié)束B 一次 I/O 操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障 D . 一次DMAB作結(jié)束19. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) 。A 指令周期B 數(shù)據(jù)周期C 存儲(chǔ)周期D 總線周期20. 并行 I/O 標(biāo)準(zhǔn)接口SCSI 中，一塊主適配器可以連接 臺(tái)具有 SCSI 接口的設(shè)備。A . 6 B , 7 15 C . 8 D . 102 填空題（每空1 分，共 20 分）1. 在計(jì)算機(jī)術(shù)語中，將A. 和B. 和在一起稱為

51、 CPU而將CPUD C. 合 在一起稱為主機(jī)。2. 計(jì)算機(jī)軟件一般分為兩大類：一類叫A. ，另一類叫B. 。操作系統(tǒng)屬于C. 類。3. 主存儲(chǔ)器容量通常以 MB表示，其中M = A., B =B.;硬盤容量通常以 GB表示，其中G =C. 。4. CPU 能直接訪問A. 和 B. ，但不能直接訪問磁盤和光盤。5. 指令字長度有A. 、 B. 、 C. 三種形式。6. 計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用A. 傳送、B. 傳送、 C. 傳送。7. 通道是一個(gè)特殊功能的A. ， 它有自己的B. 專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。8. 并行 I/O 接口 A. 和串行 I/O 接口 B. 是目前兩個(gè)最具有權(quán)威性的標(biāo)準(zhǔn)接口技術(shù)。3 簡答題（每題5 分，共 20 分