4DSP數(shù)字信號處理器及其應(yīng)用設(shè)計_圖文(精)

1、嵌入式系統(tǒng)硬件設(shè)計教程第四講 DSP 數(shù)字信號處理器及其應(yīng)用設(shè)計編著與講演：怯肇乾一知識準備與上述相關(guān)講義的回顧1 知識準備：數(shù)字信號處理及其實現(xiàn)數(shù)字信號處理-Digital Signal Processing,簡稱 DSP，是利用計算機或?qū)Ｓ锰?理設(shè)備，以數(shù)字形式對信號進行采集、變換、濾波、估值、增強、壓縮、識別等處 理，以得到符合人們需要的信號形式。數(shù)字信號處理的實現(xiàn)方法一般有以下幾種：在通用的計算機（如 PC 機上用軟件（如 Fortran、C 語言實現(xiàn)；在通用計算機系統(tǒng)中加上專用的加速處理機實現(xiàn)；用通用的單片機（如 MCS-51、96 系列等 實現(xiàn)，這種方法可用于一些不太復(fù) 雜的數(shù)字信

2、號處理，如數(shù)字控制等；用通用的可編程 DSP 芯片實現(xiàn)。與單片機相比，DSP 芯片具有更加適合于 數(shù)字信號處理的軟件和硬件資源，可用于復(fù)雜的數(shù)字信號處理算法；用專用的 DSP 芯片實現(xiàn)。在一些特殊的場合，要求的信號處理速度極高， 用通用 DSP 芯片很難實現(xiàn)，例如專用于 FFT、數(shù)字濾波、卷積、相關(guān)等算法的 DSP 芯片，這種芯片將相應(yīng)的信號處理算法在芯片內(nèi)部用 硬件實現(xiàn)，無需進行編程。2 相關(guān)講義的回顧：嵌入式硬件體系中的微控制器，DSP 的角色。DSP 芯片及其優(yōu)勢1. DSP 芯片的主要特點:1在一個指令周期內(nèi)完成一次乘法和加法操作；2程序和數(shù)據(jù)空間分開，可同時訪問程序和數(shù)據(jù)；片內(nèi)具有快

3、速 RAM，通?？赏ㄟ^獨立的數(shù)據(jù)總線在兩塊中同時訪問；具有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持；快速的中斷處理和硬件 I/O支持；具有在單周期內(nèi)操作的多個硬件地址產(chǎn)生器；可以并行執(zhí)行多個操作；支持流水線操作，使取指、譯碼、執(zhí)行等操作可以重疊進行。2. TMS320 系列通用 DSP 芯片的基本結(jié)構(gòu)：哈佛結(jié)構(gòu)；流水線操作；3專用的硬件乘法器； 特殊的 DSP 指令；快速的指令周期。3典型的 DSP 系統(tǒng)4.通用 DSP 芯片的應(yīng)用DSP 具有常規(guī) CPU 能力之外，特別具有：分析與處理、數(shù)學(xué)運算、測量控制 模型建立等優(yōu)勢，非常適合音/視頻處理、復(fù)雜的實時性能要求高的測量控制系統(tǒng)等場合。主要應(yīng)用領(lǐng)域

4、：信號處理、通信、語音、圖形/圖像、自動控制等。三.各種 TI-DSP 的特征與應(yīng)用1. 定點 DSP 與浮點 DSP 定點 TI-DSP : TMS320C1X、TMS320C2X/C2XX、TMS320C5X、TMS320C54X、TMS320C62X 等浮點 TI-DSP : TMS3203X、TMS320C4X、TMS320C67X 等。2. TI 的通用 DSP 系列產(chǎn)品 TMS320C2000 系列：1結(jié)構(gòu)特點：16-bit 定點 DSP ;哈佛結(jié)構(gòu)支持兩個分開的總線結(jié)構(gòu)；雙訪問 RAM允許在同一個周期內(nèi)讀或?qū)?RAM 兩次；工作于 3.3V。綜合介紹：TI 的 TMS320C20

5、00DSP 是基于 320C2xLP 核。C2xLP 核具有 4 級流水，工作在 40MHz。具有 JTAG 仿真模塊。C2xLP 有一個中心算術(shù)邏輯單元（CALU ），及 32-bit 的累加器（Acc ）。 Acc 也是 CALU 的一個輸入。Acc 的其他輸入包括 16X16-bit 的乘法器的定標移位 器，以及輸入數(shù)據(jù)的定標移位器。軟件可以通過進位位旋轉(zhuǎn)Acc 的內(nèi)容，來實施位操作和測試。為了實現(xiàn)小數(shù)的算術(shù)運算和驗證小數(shù)的乘積，C2xLP 的乘積寄存器的輸出通 過乘積移位器，以抑制運算中產(chǎn)生的多出來的 bit。該乘積定標移位器允許作 128 個乘積累加而不會產(chǎn)生溢出。基本的乘積累加（M

6、AC 周期，包括將一個數(shù)據(jù)存儲器 的值乘以一個程序存儲器的值，并將結(jié)果加給累加器。當C2000 循環(huán)執(zhí)行 MAC，則程序計數(shù)器自動增量，并將程序總線釋放給第二個操作數(shù)，從而達到單周期執(zhí)行MAC。C2xLP 可以訪問 64000 個 16-bit 的 I/O 口。C2000 的外設(shè)，諸如串口、軟件等 待狀態(tài)發(fā)生器等都映射為數(shù)據(jù)或 I/O 空間。 用戶程序必須使用其他的 I/O 地址來訪 問映射在 I/O空間的片外外設(shè)。C2000 系列中的多數(shù)芯片可以產(chǎn)生 0-7 個等待狀 態(tài)OC2000 系列由 C20 x 和 C24x 系列組成。C20 x 的目標是低性能的電信設(shè)備，而 C24x的目標是數(shù)字化

7、的馬達控制。C24x 系列的芯片具有事件管理器，以便支持馬達控制。該事件管理器具有三 個加/減定時器和九個比較器，可以和波形產(chǎn)生邏輯配合產(chǎn)生12 個 PWM 的輸出。支持同步的和異步的 PWM 產(chǎn)生。它還支持一個空間向量 PWM 狀態(tài)機，用開關(guān)功 率晶體管來實現(xiàn)，以延長晶體管的壽命和降低功耗。一個關(guān)機段產(chǎn)生單元也有助于 保護功率晶體管。此外，事件管理器還集成了四個采集輸入，其中的兩個用于光編 碼器正交脈沖的直接輸入。C24x 系列的芯片還集成有 10-bit 的 A/D 變換器，在 500ns 的時間內(nèi)對模擬信 號作變換。另外還有 8 個或 16 個復(fù)用輸入通道。有些新的 C24x 系列的芯片

8、還有 自動排序的能力，按順序作 16 個變換，一個獨立的采樣/保持（S/H 預(yù)定標器，通過 支持不同的輸入阻抗，給用戶以極大的靈活性。有些C24x 系列的芯片有 8K-32K字的閃爍存儲器（flashO3尋址模式：立即數(shù)尋址、分頁的存儲器直接尋址（指令里的 7-bit 和數(shù)據(jù)頁 指針的 9-bit 形成數(shù)據(jù)存儲器的地址）、寄存器間接尋址（使用 8 個輔助寄存器中的 一個、輔助寄存器自動增量或減量尋址。沒有循環(huán)緩沖。4特殊指令： MAC 和數(shù)據(jù)移動指令（MACD 增加了將片內(nèi) RAM 的數(shù)據(jù)塊移向 MAC單元。當 CPU 使用輸入的數(shù)據(jù)值時，CPU 將該數(shù)據(jù)值移至下一個存儲器單 元。MACD也是

9、使用循環(huán)緩沖器的一個替代方法，對于卷積和橫向濾波器是很有 用的。C2000 可以作單指令循環(huán)、乘法并累加前一個積、乘法并減去前一個積、累加前一個積并移動數(shù)據(jù)、多條件轉(zhuǎn)移和調(diào)用、存長立即數(shù)到數(shù)據(jù)存儲器、向左或向 右旋轉(zhuǎn)累加器、數(shù)據(jù)塊移動。5開發(fā)支持：TI 的 Code Composer4.10 是一個集成的開發(fā)環(huán)境，支持編輯、建 立、調(diào)試、分析和項目管理。這個價值為$1995的開發(fā)環(huán)境包括 ANSI C 編譯器、匯編器、連接器、軟仿真器、實時分析器，數(shù)據(jù)是可視化的。TI 的仿真器支持JTAG 非插入式的邊界掃描仿真。該公司也分別提供C 編譯器、匯編器、連接器、軟仿真器、實時分析器和應(yīng)用程序庫。第

10、三方可以提供評估模塊、仿真器、以及應(yīng) 用算法。 TMS320C5000 系列：1結(jié)構(gòu)特點：16-bit 定點 DSP ; C55x 有雙 MAC 單元；C54x 有單 MAC 單元；C55 的指令長度可變，且沒有排隊的限制；C55x 有 12 組總線；C54x 有 8 組總線；工作于 0.9V 和 300MHz。2綜合介紹：C5000 是 16-bit 定點 DSP 系列，包括舊有的 C5x、當前主流的 C54x和最新的 C55x。C55x 和 C54x 源代碼兼容，而 C5x 和 C2x 源代碼兼容。C54x 關(guān)注于低功耗， 而C55x 則將低功耗提到一個新水平：300MHz 的 C55x

11、和 120MHz 的 C54x 相比， 性能提高 5 倍，而功耗則降到六分之一。盡管 C5x 還在全線生產(chǎn)，但公司已經(jīng)將 新設(shè)計轉(zhuǎn)向C54x 和 C55x。C54x 和 C55x 采用改進的哈佛結(jié)構(gòu)。C55x 具有 12 組獨立的總線，而 C54x 則有 8 組。它們都有一組程序總線和相 應(yīng)的程序地址總線。C54x 總線的寬度為 16-bit，而 C55x 總線的寬度為 32-bit。 C55x 有三組數(shù)據(jù)讀總線和兩組數(shù)據(jù)寫總線，而 C54x 有兩組數(shù)據(jù)讀總線和一組數(shù) 據(jù)寫總線。每組數(shù)據(jù)總線都有其相應(yīng)的地址總線。 C55x 的數(shù)據(jù)地址總線的寬度為 24-bit，而 C54x 的數(shù)據(jù)地址總線的寬

12、度為 16-bit。C54x 使用兩個輔助寄存器算術(shù)單元，在每個周期內(nèi)產(chǎn)生一個或兩個數(shù)據(jù)存儲 器地址。這四組內(nèi)部總線和兩個地址發(fā)生器使其可以進行多操作數(shù)運算。C55x 的地址-數(shù)據(jù)流單元 （ADFU ） 包含了專門的硬件來管理五組數(shù)據(jù)總線。 該 ADFU也可以作為通用的 16-bit ALU，用于簡單的算術(shù)運算。該 ALU 從指令緩沖單元（IU ）接收立即數(shù)，和存儲器、ADFU 寄存器、數(shù)據(jù)計算單元（DCU ）寄 存器、程序流單元 （PFU ） 寄存器作雙向通信。 無論是 ALU， 還是三個地址寄存 器 ALU（ ARAU ）中的一個，都可以修改作間接尋址的九個地址寄存器。這三個 ARAU 為

13、 C55x 的三組數(shù)據(jù)讀總線提供獨立的地址。這種并行性保證了在每個CPU周期內(nèi) DCU 去讀兩個 16-bit 的操作數(shù)和一個 16-bit 的系數(shù)。C55x 的 DCU 包含了兩個 MAC 單元，在單周期內(nèi)作兩個 17X17-bit 的 MAC 運 算。它還包含了一個 40-bit 的 ALU 和四個 40-bit 的累加器寄存器、一個桶型移位 器、以及專門的 Viterbi 算法硬件。每個 MAC 單元包含一個乘法器和帶 32-或 40- bit 飽和邏輯的加法器。三個數(shù)據(jù)讀總線將兩個數(shù)據(jù)流和一個公共系數(shù)流送給兩個 MAC 單元。用戶可以用ALU 作 32-bit 的運算，或分開作兩個 1

14、6-bit 的運算。除開 接受從 DCU 的 40-bit Acc 寄存器來的輸入外，ALU 還從 IU 接受立即數(shù)，并和 存儲器、ADFU 寄存器、PFU 寄存器作雙向通信。C54x 是單 17X17-bit MAC 機器，有一個 40-bit 的加法器、兩個 40-bit 的 Acc 和一個分開的 40-bit 的 ALU。與 C55x 相類似，C54x 的 ALU 也可以作成兩個 16- bit 的配置，完成兩個單周期運算。乘法器輸出處的40-bit 的加法器允許作非流水的 MAC 運算，以及并行的兩個加法和乘法。單周期歸一化和指數(shù)編碼支持浮點數(shù) 運算。兩個系列的結(jié)構(gòu)都支持一個桶型移位器

15、，將 40-bit 的 Acc 的值左移或右移最多 達31bit。該桶型移位器將移位后的值送給 DCU 的 ALU，以便作進一步的運算。 指令集中關(guān)于二操作數(shù)、三操作數(shù)和 32-bit 操作數(shù)的指令，支持結(jié)構(gòu)的并行性。八 個可以獨立尋址的輔助寄存器和軟件堆棧提高了C 編譯器的效率。C55x 可以執(zhí)行可變長度的指令，這和 C54x 有顯著的不同。C54x 的指令長度 為固定的 16-bit，而 C55x 的指令長度則從 8 到 48 bit。C55x 的 IU 緩存 64 byte 的 代碼，且有一個解碼邏輯來確認可變長度指令中各指令的區(qū)別。局部循環(huán)指令使用 指令緩沖隊列來循環(huán)執(zhí)行代碼塊。指令緩

16、沖隊列還可以在執(zhí)行條件程序流控制指令 的條件測試時，推測性地提取指令。指令解碼器按排列順序?qū)χ噶罱獯a，而不是執(zhí) 行動態(tài)時序，從而可以在預(yù)定的時間得到結(jié)果。C55x 的 PFU 跟蹤程序的執(zhí)行點，并為多達 16Mbyte 的程序存儲器產(chǎn)生 24-bit 的地址。該單元的硬件，可用于循環(huán)、靈活性轉(zhuǎn)移、條件執(zhí)行、以及流水保護。單 獨的程序計數(shù)器可以保證從子程序或中斷服務(wù)子程序快速返回。該PFU 還包括管理指令流水和四個 CPU 狀態(tài)寄存器的邏輯。它以硬件方式可以提供四層塊循環(huán)嵌 套。其硬件還支持條件循環(huán)。PFU 處理流水控制冒險，并對讀后寫及寫后讀提供 保護。當在指令流中這種冒險發(fā)生時，流水保護邏輯

17、就插入一些周期，保證程序的 正確執(zhí)行。集成的軟件等待狀態(tài)發(fā)生器使用戶可以使用較慢的外部存儲器。該系列的所有 DSP 都支持片內(nèi)雙訪問 RAM （DARAM ），用戶可以將其配 置為程序存儲器或數(shù)據(jù)存儲器。C55x 還有擴展的同步突發(fā)性 RAM、同步 DRAM 和異步 SRAM及 DRAM。片內(nèi)的鎖相環(huán)（PLL ）允許用戶抑制時鐘，但 C55x 核 還可以激活與自動管理片內(nèi)外設(shè)和存儲器的功耗。當程序不再訪問片內(nèi)存儲器時， 它們就會被切換到低功率模式。處理器對片內(nèi)外設(shè)也提供類似的控制。C55x 還設(shè)置了用戶可控的低功率 IDLE 域，包括 CPU、DMA、外設(shè)、外部 存儲器接口、指令隊列、以及時鐘

18、發(fā)生電路。3尋址模式：C54x 支持單數(shù)據(jù)存儲器操作數(shù)尋址和 32-bit 操作數(shù)尋址，還使 用并行指令支持雙數(shù)據(jù)存儲器操作數(shù)尋址。它也提供立即數(shù)尋址、存儲器映射尋址、循環(huán)尋址和位倒序?qū)ぶ?。?C54x 的基礎(chǔ)上，C55x 還支持絕對值尋址、寄存器間接尋址、直接尋址， 即位移模式。C55x 的 ADFU 包括專門的寄存器，支持使用間接尋址指令的循環(huán)尋 址?？梢酝瑫r使用五個獨立的循環(huán)緩沖器和三個獨立的緩沖器長度。這些循環(huán)緩沖 器沒有地址排隊的限制。C54x 支持兩個任意長度的循環(huán)緩沖器。4特殊指令：C54x 有專門功能指令，如 FIR 濾波器、單指令或塊指令循環(huán)、 八個并行指令（如并行存儲或乘加

19、）、乘法累加和減（十個乘法指令）、八個雙操作數(shù)存儲器搬移。C55x 還有專門的指令，充分利用增加的功能單元和并行能力的 優(yōu)點。用戶定義的并行機制，允許將執(zhí)行兩個操作的指令加以組合。5開發(fā)支持：eXpressDSP 軟件技術(shù)包括 DSP 集成開發(fā)工具：可升級的實時軟 件基礎(chǔ)、可重復(fù)使用的應(yīng)用軟件接口標準、以及不斷增加的第三方的軟件模塊。Code Composer Studio 是一個集成的 DSP 開發(fā)工具套件，包 括C5000 的 C 編譯器、DSP/BIOS、實時數(shù)據(jù)交換技術(shù)等。 TMS320C6000 系 列：1結(jié)構(gòu)特點：第一塊 C64x 可以達到 750MHz ;超長指令字（VLIW ）

20、結(jié)構(gòu)具 有與RISC 類似的特點；C 編譯器與結(jié)構(gòu)結(jié)合緊密；8 個功能塊提高了并行性。2綜合介紹：TI 的 TMS320C6000 是基于超長指令字（VLIW ）結(jié)構(gòu)的通用 DSP系列。該結(jié)構(gòu)包括定點的 C62x、浮點的 C67x 和新的 C64x。C64x 和 C62x 代碼兼容，但結(jié)構(gòu)有顯著的加強，其初期的工作頻率可達 750MHz。C67x 在 C62x 八個功能塊中的六個上增加了浮點功能，因此其指令集是 不同的。C6000 沒有專門的 MAC 單元，而是使用分開的乘法和加法指令來實現(xiàn) MAC 操作。盡管該操作需要兩個指令周期，但其流水的效果仍然是單周期執(zhí)行。這種結(jié) 構(gòu)包含兩個數(shù)據(jù)通道，

21、以便和各有四個功能單元的兩組相匹配。C62x 和 C64x 包含兩個乘法單元（M ）、六個 32-bit 的算術(shù)單元、40-bit 的ALU 和 40-bit 的桶型移位器。C64x 的 M 單元每個時鐘周期執(zhí)行兩個 16X16-bit 的 乘法，而C62x則只能執(zhí)行一個乘法。 此外， C64x的每個M單元可以在每個周期 內(nèi)作四個88-bit的乘法。M 單元的位計數(shù)和旋轉(zhuǎn)硬件，可以支持 bit 水平的算 法。C64x 的其他單元各有其強大的功能。例如，邏輯單元（L ）可以作 byte 移位 和四個 8-bit 的絕對值減法。該絕對值差指令對于運動估計算法是很有好處的。M 單元和 S 單元都具有

22、雙向可變 bit 的移位功能。C64x 除 S 單元和 L 單元外，D 單 元也可以執(zhí)行 32-bit 的邏輯指令。 L 單元和 D 單元可以裝入 5-bit 的常數(shù)， 而 S 單 元可以裝入 16-bit的常數(shù)。C64x 的每個功能單元組都各有其 32 個 32-bit 的寄存器 組，而在 C62x 中，每個功能單元組都各只有 16 個 32-bit 的寄存器組。每個程序 可以將通用寄存器用于數(shù)據(jù)、數(shù)據(jù)地址指針，或條件代碼。在所有的 C6000 器件中，用戶可以將寄存器 A4-A7 及 B4-B7 用于循環(huán)尋址。 程序可以使用任何寄存器作為循環(huán)計數(shù)器，從而將標準的條件寄存器釋放作他用。在 C

23、64x 中，兩個功能單元組中的任何一個都可以使用另一個的寄存器組。而在C62x 中，功能單元組是通過一組數(shù)據(jù)總線來執(zhí)行該過程的。在 C62x 中，除兩個 D 單元外的所有功能單元都有訪問另一個功能單元組的數(shù) 據(jù)交叉通道。在 C64x 中，允許每個功能單元組中的多個單元通過數(shù)據(jù)交叉通道，同時讀同一個交叉通道信源。也就是說，一個功能單元組中的一個、多個、乃至全 部單元，可以在一個 VLIW 執(zhí)行包中使用交叉通道的操作數(shù)。而在C62x 中，每個數(shù)據(jù)通道、每個執(zhí)行指令包，只有一個功能單元可以訪問對方寄存器組的操作數(shù)。C62x 的寄存器組打包 16-至 40-bit 的定點數(shù)和 64-bit 的浮點數(shù)。

24、用戶可以將多 于32-bit 的值存儲在寄存器對中。C64x 的寄存器支持 C62x 的所有數(shù)據(jù)類型，以及 打包的8-bit類型和 64-bit定點數(shù)。 打包的數(shù)據(jù)類型存儲四個 8-bit或兩個 16-bit的 值于一個 32-bit寄存器中，將四個 16-bit 的值存于一個 64-bit 的寄存器對中。C64x 的每個乘法器可能返回多達 64-bit 的結(jié)果，因此，從乘法器到寄存器組 多了一個寫口。C6000 系列支持沒有分開的 X-和 Y-存儲器空間。它們提供的實際上是單一的64-或 32-bit 數(shù)據(jù)通道的數(shù)據(jù)存儲器，用于從存儲器到寄存器組裝入數(shù)據(jù)。另外的 兩個32-bit 通道（C6

25、4x 則是 64-bit ），則用于將數(shù)據(jù)從寄存器存儲到存儲器。一 組 32-bit 的地址總線支持這些數(shù)據(jù)通道C64x 可以使用非排隊的存取方式，訪問按 byte 邊界的字或雙字。但 C62x 則 要求按 32-或 64-bit 邊界排隊。一組 32-bit 的地址總線對程序存儲器尋址，但一個 數(shù)據(jù)通道則是 256-bit 寬。這個寬度允許 C62x 在每個周期提取，但不一定是執(zhí) 行，八個 32-bit 的指令。TI 稱這種方式為取包。C62x 的結(jié)構(gòu)不允許跨過取包邊界 去取包，其結(jié)果是編譯產(chǎn)生NOP 指令來鋪墊取包。C64x 的結(jié)構(gòu)則在指令分配單元里解決了這個問題，取消了執(zhí)行包邊界的限 制

26、，從而也就取消了填充的 NOP 指令。CPU 可以在每個周期內(nèi)執(zhí)行 1-8 條指令， 但數(shù)據(jù)的獨立性、指令的反應(yīng)時間、以及資源的沖突對性能的發(fā)揮有所限制。多包 的執(zhí)行允許充分的并行、串行和并/串行的組合。因此，要求八個串行指令和八個 并行指令具有同樣的長度。從而使編譯器和匯編器的優(yōu)化起著重要的作用。編程工具用指令的最低位將指令包中的指令連接起來。如果該位置位，則指令 并行執(zhí)行。匯編優(yōu)化器作指令的獨立性檢查和實施并行。從而保證代碼按照編程的 要求，在獨立的功能塊中運行，不再需要硬件來作獨立性檢查。C6211 和 C6711 是業(yè)界首先具有片內(nèi) cache 存儲器 L1 和 L2 的 DSP。C6

27、211 有兩層 cache，層是 4Kbyte 的程序和數(shù)據(jù) cache，第二層 cache 是統(tǒng)一的 64Kbyte 的數(shù)據(jù)和指令 RAM。C6211 還具備 16 個通道的 DMA 控制器，各自進行 獨立的傳輸。C6202、C6203 和 C6204 具有 32-bit 的擴展總線，作為外部存儲器的接口(EMIF )，取代 16-bit 的主機接口。第二組用于 I/O 的總線降低了 EMIF 的負 擔，提高了數(shù)據(jù)的通過率。EMIF 和擴展總線是相互獨立的，允許 CPU 并發(fā)地訪 問各口。3尋址模式：C6000 可以作線性尋址和循環(huán)尋址。但和其他具有專門的地址發(fā) 生單元不同，C6000 使用

28、其一個或多個功能單元來計算地址。 特殊指令：所有 的 C6000處理器條件執(zhí)行所有的指令，從而減少轉(zhuǎn)移和保持流水。C64x 的 MPYU4 指令執(zhí)行四個 88-bit 的無符號數(shù)乘法。ADD4 執(zhí)行四個 8-bit 的加法。所有的功能單元都可以執(zhí)行雙 16-bit 的加法/減法、比較、移位、最大值/ 最小值、以及絕對值運算。兩個 M 單元及其他六個功能單元中的四個，都支持四 個 8-bit 加法/減法、比較、平均、最大值/最小值、以及 bit 擴展運算。還增加了直 接對打包的 8-bit 和16-bit 數(shù)據(jù)作運算的指令。M 單元里的 bit 計數(shù)和旋轉(zhuǎn)硬件，擴 展了對 bit 層算法的支持，

29、例如二進制語法、圖象矩陣計算、以及加密算法等。C64x 的轉(zhuǎn)移-地址遞減（BDEC ）和檢測為正轉(zhuǎn)移（BPOS ）指令將轉(zhuǎn)移指令 和地址遞減及目標寄存器檢測指令分別組合起來。另外一條指令可以減少設(shè)置函數(shù) 調(diào)用返回地址所需的指令數(shù)量。雙 16-bit 算術(shù)指令和八個功能單元中的六個以及位 倒序指令組合起來，將 FFT 所需的周期數(shù)減少一半。Galois 乘法指令（GMPY4） 使用 Chien 搜索法為 C62x 提供 Reed Solomon 編碼。特殊的平均指令可以將運動補 償?shù)男阅芴岣咂弑丁64x 提供數(shù)據(jù)打包和解包， 在四個 8-bit 或兩個 16-bit 硬件擴展時保證很高的 性能

30、。解包指令為并行的 16-bit 運算準備 8-bit 數(shù)據(jù)。打包指令則保證并行的結(jié)果 的輸出精度。開發(fā)支持：eXpressDSP 軟件技術(shù)包括 DSP 集成開發(fā)工具：可升級的實時軟 件基礎(chǔ)、可重復(fù)使用的應(yīng)用軟件接口標準、以及不斷增加的第三方的軟件模塊。Code Composer Studic 是一個集成的 DSP 開發(fā)工具套件，包括 C6000 的 C 編譯 器、DSP/BIOS、實時數(shù)據(jù)交換技術(shù)等。多處理器 TMS320C8X 系列：TMS320C80 的內(nèi)部結(jié)構(gòu)。四.DSP 算法的 Matlab 模擬實現(xiàn)某個 DSP 算法，一般首先要對其進行模擬，以判斷其正確性、復(fù)雜性和 可靠性。Matlab 計算工具軟件：計算精確、使用方便、圖形功能強大、擴充性能好。在實現(xiàn)某種 DSP 功能前，一般可以先充分利用 Matlab 的編程簡單、調(diào)試方便 的優(yōu)點來求取各種必需的系統(tǒng)參數(shù)，并利用所求得的系統(tǒng)參數(shù)模擬實現(xiàn)DS