計算機組成原理試卷答案

1、計算機組成原理 復(fù)習(xí)資料一、名詞解釋：異步控制方式: 異步控制不存在基準(zhǔn)時標(biāo)信號，微操作的時序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個微操作控制信號后，等待執(zhí)行部件完成該操作時所發(fā)回的“回答”或“終了”信號，再開始下一個微操作。向量地址: 是存放服務(wù)程序入口地址的存儲單元地址，它由硬件形成多重中斷: 即指CPU 在處理中斷的過程中，又出現(xiàn)了新的中斷請求，此時若CPU 暫?，F(xiàn)行的中斷處理，轉(zhuǎn)去處理新的中斷請求，即多重中斷CMDR: 控制存儲器地址寄存器總線判優(yōu): 是當(dāng)總線上各個主設(shè)備同時要求占用總線時，通過總線控制器，按一定的優(yōu)先等級順序確定某個主設(shè)備可以占用總線。系統(tǒng)的并行性:進(jìn)位鏈: 是

2、傳遞進(jìn)位的邏輯電路間接尋址: 有效地址是由形式地址間接提供的微操作命令和微操作: 微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實現(xiàn)的最基本操作?？焖倬彌_存儲器: 為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲器，基址尋址: 有效地址等于形式地址加上基址寄存器的內(nèi)容。 流水線中的多發(fā)技術(shù): 為了提高流水線的性能，設(shè)法在一個時鐘周期（機器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的結(jié)果指令字長: 一條指令的二進(jìn)制代碼位數(shù)周期竊取: DMA 方式中由DMA 接口向CPU 申請占用總線，占用一個存取周期。雙重分組跳躍進(jìn)位: n 位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進(jìn)位同時產(chǎn)

3、生，大組與大組間的進(jìn)位串行傳送。硬件向量法: 是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址?？偩€: 是連接多個部件的信息傳輸線，是各個部件共享的傳輸介質(zhì)。指令流水: 是改變各條指令按順序串行執(zhí)行的規(guī)則,使機器在執(zhí)行上一條指令的同時,取出下一條指令,即上一條指令的執(zhí)行周期和下一條指令的取指周期同時進(jìn)行。尋址方式: 是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件緊密相關(guān)，而且直接影響指令格式和指令功能。微程序控制: 采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機器指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操

4、作命令。RISC: 即精簡指令系統(tǒng)計算機存儲器帶寬: 指單位時間內(nèi)從存儲器進(jìn)入信息的最大數(shù)量。中斷隱指令及功能: 中斷隱指令是在機器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動完成的一條指令，其功能包括保護(hù)程序斷點、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。機器字長: CPU能同時處理的數(shù)據(jù)位數(shù)時鐘周期: 節(jié)拍，時鐘頻率的倒數(shù)，機器基本操作的最小單位。向量地址: 中斷方式中由硬件產(chǎn)生向量地址，可由向量地址找到入口地址。系統(tǒng)總線: 是指CPU、主存、I/O（通過I/O 接口）各大部件之間的信息傳輸線。按傳輸信息的不同，又分?jǐn)?shù)據(jù)總線、地址總線和控制總線。機器指令: CPU能直接識別并執(zhí)行

5、的指令，它的表現(xiàn)形式是二進(jìn)制編碼。超流水線: 是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時鐘周期內(nèi)一個功能部件被使用多次。超標(biāo)量: 指在每個時鐘周期內(nèi)可同時并發(fā)多條獨立指令，即以并行操作方式將兩條或兩條以上指令編譯并執(zhí)行，在一個時鐘周期內(nèi)需要多個功能部件。填空題1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是 停止 CPU 訪問主存 、周期挪用 和 DMA 和CPU 交替訪問主存 。2一個總線傳輸周期包括 申請分配階段 、 尋址階段 、 傳數(shù)階段 和 結(jié)束階段 四個階段。3CPU采用同步控制方式時，控制器使用機器周期和節(jié)

6、拍組成的多極時序系統(tǒng)。4在組合邏輯控制器中，微操作控制信號由指令操作碼、時序和狀態(tài)條件決定。5CPU從主存取出一條指令并執(zhí)行該指令的時間叫 指令周期 ，它通常包含若干個 機器周期 ，而后者又包含若干個 節(jié)拍 。 機器周期 和 節(jié)拍 組成多級時序系統(tǒng)。6I/O與主機交換信息的控制方式中，程序查詢方式CPU和設(shè)備是串行工作的。 DMA 和 程序中斷 方式CPU和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機是串行的。7I/O與主機交換信息的方式中，程序查詢方式和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式體現(xiàn)CPU與設(shè)備是串行工作的。8對于一條隱含尋址的算術(shù)運算指令，其指令字中不

7、明確給出操作數(shù)的地址，其中一個操作數(shù)通常隱含在累加器中。9在總線的異步通信方式中，通信的雙方可以通過不互鎖、 半互鎖和 全互鎖 三種類型聯(lián)絡(luò)。10在微程序控制器中，一條機器指令對應(yīng)一個 微程序 ，若某機有38條機器指令，通常可對應(yīng) 41個微程序 。11完成一條指令一般分為 取指 周期和 執(zhí)行 周期，前者完成 取指令和分析指令 操作，后者完成 執(zhí)行指令 操作。12在寫操作時，對Cache與主存單元同時修改的方法稱作 寫直達(dá)法 ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作 回法 。13在小數(shù)定點機中，采用1位符號位，若寄存器內(nèi)容為10000001，當(dāng)它分別表示為原碼、補碼和反碼時，

8、其對應(yīng)的真值分別為-0 、 -1 和-120/128（均用十進(jìn)制表示）。14指令尋址的基本方式有兩種，一種是 順序 尋址方式，其指令地址由 程序計數(shù)器 給出，另一種是 跳躍 尋址方式，其指令地址由 指令本身 給出。15在一個有四個過程段的浮點加法器流水線中，假設(shè)四個過程段的時間分別是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。則加法器流水線的時鐘周期至少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為280ns。16按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括保護(hù)現(xiàn)場、 開中斷 、 設(shè)備服務(wù)、恢復(fù)現(xiàn)場 和中斷返回幾部分。17變址尋址和基址尋址的區(qū)

9、別是：在基址尋址中，基址寄存器提供 基地址 ， 指令提供 偏移量 ； 而在變址尋址中，變址寄存器提供 偏移量，指令提供基地址 。18 .影響流水線性能的因素主要反映在訪存沖突和相關(guān)問題兩個方面。19利用 輸出輸入 指令進(jìn)行輸入輸出操作的I/O編址方式為統(tǒng)一編址。20主存輔存和 緩存主存 組成存儲系統(tǒng)的層次結(jié)構(gòu)。選擇題1一條指令中包含的信息有 。A操作碼、控制碼；B操作碼、向量地址；C操作碼、地址碼。2在各種異步通信方式中，_速度最快。A全互鎖； B半互鎖； C不互鎖。3一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是_。A17； B19； C27。 4在下列因素中，與Cache的命中率無關(guān)的是

10、 。ACache塊的大??；BCache的容量；C主存的存取時間。 5在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則_。A設(shè)備號小的優(yōu)先級高；B每個設(shè)備使用總線的機會相等； C設(shè)備號大的優(yōu)先級高。6Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作。A直接映象；B全相聯(lián)映象；C組相聯(lián)映象。 7中斷服務(wù)程序的最后一條指令是_。A轉(zhuǎn)移指令；B出棧指令；C中斷返回指令。 8微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制（編碼）方式是_。A字段直接編碼；B直接編碼；C混合編碼。9在取指令操作之后，程序計數(shù)器中存放的是_。A當(dāng)前指令的地址；B程序中指令的數(shù)量；C

11、下一條指令的地址。10以下敘述中_是正確的。ARISC機一定采用流水技術(shù)；B采用流水技術(shù)的機器一定是RISC機；CCISC機一定不采用流水技術(shù)。 11在一地址格式的指令中，下列 是正確的。A僅有一個操作數(shù)，其地址由指令的地址碼提供；B可能有一個操作數(shù)，也可能有兩個操作數(shù)；C一定有兩個操作數(shù)，另一個是隱含的。12在浮點機中，判斷原碼規(guī)格化形式的原則是_。 A尾數(shù)的符號位與第一數(shù)位不同；B尾數(shù)的第一數(shù)位為1，數(shù)符任意； C尾數(shù)的符號位與第一數(shù)位相同；D階符與數(shù)符不同。13I/O采用不統(tǒng)一編址時，進(jìn)行輸入輸出操作的指令是_。A控制指令； B訪存指令；C輸入輸出指令。14尋址便于處理數(shù)組問題。A間接尋

12、址；B變址尋址；C相對尋址。15超標(biāo)量技術(shù)是_。A縮短原來流水線的處理器周期；B在每個時鐘周期內(nèi)同時并發(fā)多條指令；C把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。16以下敘述中_是錯誤的。A取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長度相同的情況下，所有指令的取指操作都是相同的。17I/O與主機交換信息的方式中，中斷方式的特點是_。ACPU與設(shè)備串行工作，傳送與主程序串行工作；BCPU與設(shè)備并行工作，傳送與主程序串行工作；CCPU與設(shè)備并行工作，傳送與主程序并行工作。18用戶與計算機通信的界面是_。ACPU；B外圍設(shè)備；C應(yīng)用

13、程序；D系統(tǒng)程序。19零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自_。A立即數(shù)和棧頂；B暫存器；C棧頂和次棧頂；D程序計數(shù)器自動加+1。20主機與設(shè)備傳送數(shù)據(jù)時，采用_，主機與設(shè)備是串行工作的。A程序查詢方式；B中斷方式；CDMA方式；D通道。21計算機中有關(guān)ALU的描述，_是正確的。A只做算術(shù)運算，不做邏輯運算；B只做加法；C能存放運算結(jié)果；D以上答案都不對。22所謂三總線結(jié)構(gòu)的計算機是指_。A地址線、數(shù)據(jù)線和控制線三組傳輸線。BI/O總線、主存總統(tǒng)和 DMA總線三組傳輸線；CI/O總線、主存總線和系統(tǒng)總線三組傳輸線；D以上都不對。23集中式總線控制中，_方式對電路故障最敏感。

14、A鏈?zhǔn)讲樵?；B計數(shù)器定時查詢；C獨立請求；D總線式。24以下敘述_是正確的。A外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng)；B外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng)；C中斷方式一般用于處理隨機出現(xiàn)的服務(wù)請求；D程序查詢用于鍵盤中斷。25下列_種說法有誤差。A任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；B任何二進(jìn)制小數(shù)都可用十進(jìn)制表示；C任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；D任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。26指令寄存器的位數(shù)取決于_。A存儲器的容量；B指令字長；C機器字長；D存儲字長。27在控制器的控制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于_。A同步控制；B異步控制；C聯(lián)合控制；D人工控制

15、。28CPU中的譯碼器主要用于_ 。A地址譯碼；B指令譯碼；C選擇多路數(shù)據(jù)至ALU；D數(shù)據(jù)譯碼。29直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。APC； B地址寄存器；C累加器；DALU。30直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_。A直接、立即、間接；B直接、間接、立即；C立即、直接、間接；D立即、間接、直接。31存放欲執(zhí)行指令的寄存器是_。AMAR；BPC；CMDR；DIR。32在獨立請求方式下，若有N個設(shè)備，則_。A有一個總線請求信號和一個總線響應(yīng)信號；B有N個總線請求信號和N個總線響應(yīng)信號；C有一個總線請求信號和N個總線響應(yīng)信號；D有N個總線請求信號和一

16、個總線響應(yīng)信號。33下述說法中_是正確的。A半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶；B半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的；C半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉時，所存信息是不易失的。34DMA訪問主存時，向CPU發(fā)出請求，獲得總線使用權(quán)時再進(jìn)行訪存，這種情況稱作_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。35計算機中表示地址時，采用_ 。A原碼；B補碼；C反碼；D無符號數(shù)。36采用變址尋址可擴大尋址范圍，且_。A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；B變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中

17、可變；C變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；D變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；37由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_。A超標(biāo)量技術(shù)；B超流水線技術(shù)；C超長指令字技術(shù)；D超字長。38微程序放在_中。A存儲器控制器；B控制存儲器；C主存儲器；DCache。39在CPU的寄存器中，_對用戶是完全透明的。A程序計數(shù)器；B指令寄存器；C狀態(tài)寄存器；D通用寄存器。40運算器由許多部件組成，其核心部分是_。A數(shù)據(jù)總線；B算術(shù)邏輯運算單元；C累加寄存器；D多路開關(guān)。41DMA接口_。A可以用于主存與主存之間的數(shù)據(jù)交換；B內(nèi)有中斷機制；C內(nèi)有中斷機制，可以處理異

18、常情況；D內(nèi)無中斷機制42CPU響應(yīng)中斷的時間是_。A中斷源提出請求；B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。43直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。APC；B地址寄存器；C累加器；DALU。44一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是_。A48；B46；C36；D3245以下敘述中錯誤的是_。A指令周期的第一個操作是取指令；B為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C取指令操作是控制器自動進(jìn)行的；D指令第一字節(jié)含操作碼。46主存和CPU之間增加高速緩沖存儲器的目的是_。A解決CPU和主存之間的速度匹配問題；B擴大主存容量；C既擴大主存容量

19、，又提高了存取速度；D擴大輔存容量。47以下敘述_是錯誤的。A一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；BDMA和CPU必須分時使用總線；CDMA的數(shù)據(jù)傳送不需CPU控制；DDMA中有中斷機制。48_可區(qū)分存儲單元中存放的是指令還是數(shù)據(jù)。A存儲器；B運算器；C控制器；D用戶。49某計算機字長是32位，它的存儲容量是256KB，按字編址，它的尋址范圍是_。A128K；B64K；C64KB；D128KB。50在整數(shù)定點機中，下述第_種說法是正確的。A原碼和反碼不能表示 -1，補碼可以表示 -1；B三種機器數(shù)均可表示 -1；C三種機器數(shù)均可表示 -1，且三種機器數(shù)的表示范圍相同；D三

20、種機器數(shù)均不可表示 -1。51變址尋址方式中，操作數(shù)的有效地址是_。A基址寄存器內(nèi)容加上形式地址（位移量）；B程序計數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D以上都不對。52向量中斷是_。A外設(shè)提出中斷；B由硬件形成中斷服務(wù)程序入口地址；C由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址D以上都不對。53一個節(jié)拍信號的寬度是指_。A指令周期；B機器周期；C時鐘周期；D存儲周期。54隱指令是指_。A操作數(shù)隱含在操作碼中的指令；B在一個機器周期里完成全部操作的指令；C指令系統(tǒng)中已有的指令；D指令系統(tǒng)中沒有的指令。55DMA方式_。A既然能用于高速外圍設(shè)備的信息傳送，也就能代替中

21、斷方式；B不能取代中斷方式；C也能向CPU請求中斷處理數(shù)據(jù)傳送；D內(nèi)無中斷機制。56在中斷周期中，由_將允許中斷觸發(fā)器置“0”。A關(guān)中斷指令；B機器指令；C開中斷指令；D中斷隱指令。57在單總線結(jié)構(gòu)的CPU中，連接在總線上的多個部件_。A某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，并且只有一個可以從總線接收數(shù)據(jù)；B某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，但可以有多個同時從總線接收數(shù)據(jù)；C可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時從總線接收數(shù)據(jù)；D可以有多個同時向總線發(fā)送數(shù)據(jù)，但可以有一個同時從總線接收數(shù)據(jù)。58在間址周期中，_。A所有指令的間址操作都是相同的；B凡是存儲器間接尋址的指令，它們的操作都

22、是相同的；C對于存儲器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；D以上都不對。59下述說法中_是正確的。AEPROM是可改寫的，因而也是隨機存儲器的一種；BEPROM是可改寫的，但它不能用作為隨機存儲器用；CEPROM只能改寫一次，故不能作為隨機存儲器用；DEPROM是可改寫的，但它能用作為隨機存儲器用。60打印機的分類方法很多，若按能否打印漢字來區(qū)分，可分為_。A并行式打印機和串行式打印機；B擊打式打印機和非擊打式打印機；C點陣式打印機和活字式打印機；D激光打印機和噴墨打印機。簡答題1某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備97種操作。操作

23、碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（1）畫出一地址指令格式并指出各字段的作用； （1）一地址指令格式為OPMA OP 操作碼字段，共7 位，可反映120 種操作；M 尋址方式特征字段，共3 位，可反映5 種尋址方式； A 形式地址字段，共16 7 3 = 6 位 （1 分） （2）該指令直接尋址的最大范圍（十進(jìn)制表示）；直接尋址的最大范圍為26 = 64（3）一次間址的尋址范圍（十進(jìn)制表示）；由于存儲字長為16 位，故一次間址的尋址范圍為216 = 65536（4）相對尋址的位移量（十進(jìn)制表示）。相對尋址的位移量為 32 + 312控制器中常采用哪些控制方式，各有何特

24、點？答：控制器常采用同步控制、異步控制和聯(lián)合控制。（1 分） 同步控制即微操作序列由基準(zhǔn)時標(biāo)系統(tǒng)控制，每一個操作出現(xiàn)的時間與基準(zhǔn)時標(biāo)保持一致。異步控制不存在基準(zhǔn)時標(biāo)信號，微操作的時序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個微操作控制信號后，等待執(zhí)行部件完成該操作時所發(fā)回的“回答”或“終了”信號，再開始下一個微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)微操作在同步時序信號控制下進(jìn)行，而對那些時間難以確定的微操作，如涉及到 I/O 操作，則采用異步控制。3指出零的表示是唯一形式的機器數(shù)，并寫出其二進(jìn)制代碼（機器數(shù)字長自定）。答：補碼 0.0000000 移碼 1.00000004

25、除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機器速度，各舉一例簡要說明。 答：存儲器：采用多體交叉存儲器 運算器：采用快速進(jìn)位鏈控制器：采用指令流水 I/O 系統(tǒng)：采用DMA 方式5總線通信控制有幾種方式，簡要說明各自的特點。答：同步通信：通信雙方由統(tǒng)一時標(biāo)控制數(shù)據(jù)傳送 異步通信：采用應(yīng)答方式通信。半同步通信：統(tǒng)一時鐘，可插入等待信號分離式通信：都是主設(shè)備，充分發(fā)揮總線的有效占用。6以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。答：一次程序中斷大致可分為五個階段。 中斷請求 中斷判優(yōu) 中斷響應(yīng) 中斷服務(wù) 中斷返回7完整的總線傳輸周期包括哪幾個

26、階段？簡要敘述每個階段的工作。答： 總線在完成一次傳輸周期時，可分為四個階段： 申請分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請，經(jīng)總線仲裁機構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請者； 尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲地址或設(shè)備地址及有關(guān)命令，啟動參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊； 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。8除了采用高速芯片外，從計算機的各個子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機速度的措施。答：針對存儲器，采用高速芯片

27、 針對存儲器，可以采用Cache-主存層次的設(shè)計和管理提高整機的速度； 針對存儲器，可以采用多體并行結(jié)構(gòu)提高整機的速度； 針對控制器，可以通過指令流水設(shè)計技術(shù)提高整機的速度； 針對控制器，可以通過超標(biāo)量設(shè)計技術(shù)提高整機的速度； 針對運算器，可以對運算方法加以改進(jìn)，如兩位乘，或用快速進(jìn)位鏈； 針對I/O 系統(tǒng)，可以運用DMA 技術(shù)不中斷現(xiàn)行程序，提高CPU 的效率。9CPU包括哪幾個工作周期？每個工作周期的作用是什么。答：取指周期是為了取指令 間址周期是為了取有效地址 執(zhí)行周期是為了取操作數(shù) 中斷周期是為了保存程序斷點10什么是指令周期、機器周期和時鐘周期？三者有何關(guān)系?答：指令周期是CPU取出

28、并執(zhí)行一條指令所需的全部時間，即完成一條指令的時間。機器周期是所有指令執(zhí)行過程中的一個基準(zhǔn)時間，通常以存取周期作為機器周期。時鐘周期是機器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計算機操作的最小單位時間。一個指令周期包含若干個機器周期，一個機器周期又包含若干個時鐘周期，每個指令周期內(nèi)的機器周期數(shù)可以不等，每個機器周期內(nèi)的時鐘周期數(shù)也可以不等。11.程序查詢方式和程序中斷方式都要由程序?qū)崿F(xiàn)外圍設(shè)備的輸入/輸出，它們有何不同？答：程序查詢方式是用戶在程序中安排一段輸入輸出程序，它由I/O 指令、測試指令和轉(zhuǎn)移指令等組成。CPU 一旦啟動I/O 后，就進(jìn)入這段程序，時刻查詢I/O 準(zhǔn)備的情況，若未準(zhǔn)備就緒

29、就踏步等待；若準(zhǔn)備就緒就實現(xiàn)傳送。在輸入輸出的全部過程中，CPU 停止自身的操作。 程序中斷方式雖也要用程序?qū)崿F(xiàn)外部設(shè)備的輸入、輸出，但它只是以中斷服務(wù)程序的形式插入到用戶現(xiàn)行程序中。即CPU 啟動I/O 后，繼續(xù)自身的工作，不必查詢I/O 的狀態(tài)。而I/O 被啟動后，便進(jìn)入自身的準(zhǔn)備階段，當(dāng)其準(zhǔn)備就緒時，向CPU 提出中斷請求，此時若滿足條件，CPU 暫?，F(xiàn)行程序，轉(zhuǎn)入該設(shè)備的中斷服務(wù)程序，在服務(wù)程序中實現(xiàn)數(shù)據(jù)的傳送。12什么是計算機的主頻，主頻和機器周期有什么關(guān)系？.答：一臺機器時鐘信號的頻率即為主頻，主頻的倒數(shù)稱作時鐘周期，機器周期內(nèi)包含若干個時鐘周期。13. 馮·諾依曼計算機

30、的特點是什么？    馮氏計算機的特點是：    1 由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；    2 指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲器中；    3 指令由操作碼、地址碼兩大部分組成；    4 指令在存儲器中順序存放，通常自動順序取出執(zhí)行；    5 以運算器為中心（原始馮氏機）。14、指令和數(shù)據(jù)都存于存儲器中,計算機如何區(qū)分它們？計算機硬件主要通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微

31、程序）取出的既為數(shù)據(jù)。    另外也可通過地址來源區(qū)分，從PC指出的存儲單元取出的是指令，由指令地址碼部分提供操作數(shù)地址15、什么是總線？總線傳輸有何特點？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點？ 總線是多個部件共享的傳輸部件。    總線傳輸?shù)奶攸c是：某一時刻只能有一路信息在總線上傳輸，即分時使用。    為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。16、說明存取周期和存取時間的區(qū)別。 存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即

32、：    存取周期 = 存取時間 + 恢復(fù)時間17. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。動態(tài)RAM靠電容存儲電荷原理存儲信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時間（2ms）內(nèi)，將所存信息讀出再重新寫入（恢復(fù)），這一過程稱作刷新，刷新是一行一行進(jìn)行的，由CPU自動完成。18、I/O有哪些編址方式？各有何特點？I/O的編址方式有獨立編址和統(tǒng)一編址兩種方式1.獨立編址(專用的I/O端口編址)-存儲器和I/O端口在兩個獨立的地址空間中(1)優(yōu)點：I/O端口的地址碼較短，譯碼電路簡單，存儲器同I/O端口的操作指令不同，程序比較清晰；存儲器和I/O

33、端口的控制結(jié)構(gòu)相互獨立，可以分別設(shè)計(2)缺點：需要有專用的I/O指令，程序設(shè)計的靈活性較差2.統(tǒng)一編址(存儲器映像編址)-存儲器和I/O端口共用統(tǒng)一的地址空間，當(dāng)一個地址空間分配給I/O端口以后，存儲器就不能再占有這一部分的地址空間(1)優(yōu)點：不需要專用的I/O指令，任何對存儲器數(shù)據(jù)進(jìn)行操作的指令都可用于I/O端口的數(shù)據(jù)操作，程序設(shè)計比較靈活；由于I/O端口的地址空間是內(nèi)存空間的一部分，這樣，I/O端口的地址空間可大可小，從而使外設(shè)的數(shù)量幾乎不受限制(2)缺點：I/O端口占用了內(nèi)存空間的一部分，影響了系統(tǒng)的內(nèi)存容量；訪問I/O端口也要同訪問內(nèi)存一樣，由于內(nèi)存地址較長，導(dǎo)致執(zhí)行時間增加19、在

34、什么條件下，I/O設(shè)備可以向CPU提出中斷請求？ I/O設(shè)備向CPU提出中斷請求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0 （MASK=0），且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1（INTR=1）。20、什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān)）。21、 （1）畫出主機框圖（要求畫到寄存器級）；ACCMQALUX運算器C U控制單元IRPC控制器存儲體MDRMAR主存儲體I/OCPU（2）若存儲器容量為64K×32位，指出圖中各寄存器的位數(shù)；

35、ACCMQALUXIRMDRPCMAR3232323232321616（3）寫出組合邏輯控制器完成 STA X （X為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。(3)T0 PCMAR 1R T1 M(MAR)MDR (PC)+1PC T2 MDRIR OP(IR)ID T0 Ad(IR)MAR 1W T1 ACMDR T2 MDRM(MAR)22畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。以數(shù)據(jù)輸入為例，具體操作如下：（4分） 從設(shè)備讀入一個字到 DMA 的數(shù)據(jù)緩沖寄存器 BR 中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O 設(shè)備是面向字符的，則一次讀入一個字節(jié)，組

36、裝成一個字）； 設(shè)備向DMA接口發(fā)請求（DREQ）； DMA接口向CPU申請總線控制權(quán)（HRQ）； CPU發(fā)回HLDA信號，表示允許將總線控制權(quán)交給DMA接口； 將DMA 主存地址寄存器中的主存地址送地址總線； 通知設(shè)備已被授予一個 DMA 周期（DACK），并為交換下一個字做準(zhǔn)備； 將DMA 數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線； 命令存儲器作寫操作； 修改主存地址和字計數(shù)值； 判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計數(shù)器溢出）， 則向CPU 申請程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。23已知接收到的海明碼為01001011（摟按配偶原則配置），試問欲傳送的信息是什么？24在方式中有

37、沒有中斷請求？為什么？25在中斷系統(tǒng)中、三個觸發(fā)器各有什么作用？計算題1、已知：A = ，B = 求：A+B補、A-B補 答：由A =-11/16=-0.1011，B =-7/16=-0.011 得 A補 = 1.0101，B補 = 1.1001 A+B補 = A補 = 1.0101 +B補 = 1.1001 1 0.1110 丟掉兩操作數(shù)符號均為1，結(jié)果的符號為0，故為溢出。2、設(shè)機器數(shù)字長為8位（含一位符號位在內(nèi)），若A = +10，B = +28，求 A-B補并還原成真值。答： A = +10 = +0001010，B = +28 = +0011100 A補 = 0,0001010，B補

38、 = 0,0011100，-B補 = 1,1100100 則A-B補 = A補 + -B補 = 0,0001010+1,1100100 1,1101110 A-B補 = 1,1101110 故 A-B = -0010010 = -183、已知：兩浮點數(shù)x = 0.01111×210，y = 0.101111×201 求：x + y答：x、y在機器中以補碼表示為x補 = 00,10; 00.1111 y補 = 00,01; 00.101111 對階 j補 = jx補- jy補 = 即j = 1，表示y的階碼比x的階碼小1，因此將y的尾數(shù)向右移1位，階碼4、設(shè)某機主頻為8MHz，每個機器周期平均含2個時鐘周期，每條指令平均有2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS？若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有5個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS？答：根據(jù)主頻為8MHz ，得時鐘周期為1