計算機組成原理常考樣卷及答案4

1、本科生期末試卷（四）一、選擇題（每小題1分，共15分）  1  運算器的核心功能部件是（  ）。    A  數(shù)據(jù)總線    B  ALU    C  狀態(tài)條件寄存器    D  通用寄存器  2  某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（  ）。    A  1M    B

2、60; 4MB    C  4M    D  1MB  3  某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（  ）。  A  20    B  28    C  30    D  32  4  雙端口存儲器所以能進行高速讀/寫操作，是因為采用（  ）。A

3、高速芯片 B新型器件 C流水技術(shù)  D兩套相互獨立的讀寫電路  5  單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（  ）。A堆棧尋址方式  B立即尋址方式 C 隱含尋址方式 D 間接尋址方式  6  為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（  ）。   A 用程序計數(shù)器PC來產(chǎn)生后繼微指令地址  B 用微程序計數(shù)器µPC來產(chǎn)生后繼微指令地址  C 通過微指令

4、順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址   D 通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址  7  微程序控制器中，機器指令與微指令的關(guān)系是（  ）。    A  每一條機器指令由一條微指令來執(zhí)行    B  每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行    C  一段機器指令組成的程序可由一條微指令來執(zhí)行    D  一條微指令由若干條機

5、器指令組成  8  CPU中跟蹤指令后繼地址的寄存器是（  ）。   A 地址寄存器    B 程序計數(shù)器    C 指令寄存器    D 通用寄存器  9  某寄存器中的數(shù)值為指令碼，只有CPU的（  ）才能識別它。    A  指令譯碼器    B  判斷程序    C  微指令  &

6、#160; D  時序信號  10  為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（  ）。    A  通用寄存器    B  堆棧    C  主存    D  外存  11  采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（  ）的時間。    A  指令周期    B 

7、機器周期    C  存儲周期    D  總線周期  12  將IEEE1394串行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進行比較，指出下面陳述中不正確的項是（  ）。A 前者數(shù)據(jù)傳輸率高 B 前者數(shù)據(jù)傳送的實時性好C前者使用6芯電纜，體積小 D前者不具有熱插拔能力  13  下面陳述中，不屬于虛存機制要解決的問題項是（  ）。A調(diào)度問題 B地址映射問題 C 替換與更新問題 D擴大物理主存的存儲容量和字長  14  進程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)

8、的可能原因是（  ）。A 被選中占有處理機時間 B等待某一事件發(fā)生C等待的事件已發(fā)生 D 時間片已用完  15  安騰處理機的一組指令中，可以并行執(zhí)行的指令是（  ）。A Id8 r1=r3    B add r6=r8,r9 C SUB r3=r1,r4  D add r5=r3,r7二、填空題（每小題2分，共20分）  1  計算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、（ 匯編語言）級、（ 

9、高級語言 ）級。  2  十進制數(shù)在計算機內(nèi)有兩種表示形式：（字符串  ）形式和（ 壓縮十進制串 ）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進制數(shù)的算術(shù)運算。  3  一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（ 純小數(shù) ）和（ 純整數(shù) ）兩種表示方法。  4  對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機采用多級存儲體系結(jié)構(gòu)，即（高速緩沖存儲器  ）、（主存儲器  ）、（ 外存儲器 ）。 

10、 5  高級的DRAM芯片增強了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM  ）、（ CDRAM   ）、（ SDRAM   ）。  6  一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（ 完善性  ）、（ 有效性 ）、（規(guī)整性  ）、（ 兼容性  ）四大類指令。  7  機器指令對四種類型的數(shù)據(jù)進行操作。這四種數(shù)據(jù)類型包括（地址  ）型數(shù)據(jù)、（ 數(shù)值 ）型數(shù)據(jù)、（&

11、#160;字符 ）型數(shù)據(jù)、（邏輯）型數(shù)據(jù)。  8  CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（ 指令寄存器 IR ），指示下一條指令地址的寄存器是（程序計數(shù)器PC  ），保存算術(shù)邏輯運算結(jié)果的寄存器是（數(shù)據(jù)緩沖寄存器DR  ）和（通用寄存器  ）。  9  虛存系統(tǒng)中，通常采用頁表保護、段表保護和鍵保護以實現(xiàn)（存儲區(qū)域  ）保護。  10  安騰體系結(jié)構(gòu)采用分支推斷技術(shù)，將傳統(tǒng)的（“if-then-else”  ）分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的（順序/并行  ）代

12、碼，避免了錯誤預(yù)測分支而付出的代價。三、簡答題（每小題8分，共16分）  1  PCI總線中三種橋的名稱是什么？簡述其功能。解：PCI總線中三種橋的名稱分別是HOST總線/PCI橋(簡稱HOST橋)、PCI/PCI橋和PCI/LEGACY總線橋。橋是一個總線轉(zhuǎn)換部件，可把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同一份地址表。橋有信號的緩沖能力和信號電平轉(zhuǎn)換功能。它還可以完成規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存化、裝拆數(shù)據(jù)分組等  2  安騰處理機采用的6種增強并行性功能的技術(shù)措施是什么？解：1.顯示并行指令計算技術(shù) 

13、2.超長指令字技術(shù)3.分支推斷技術(shù) 4.推測技術(shù) 5.軟件流水技術(shù) 6.寄存器堆棧技術(shù) 四、證明題（12分）    設(shè)|x|(2n-1)，|y|(2n-1)，|x+y|(2n-1)    求證：x補+y補=x+y補   (mod 2n+1)五、計算題（10分）    設(shè)存儲器容量為64M字，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進行組織。存儲周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。求：順序存儲器和交叉存儲器的

14、帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出m=8個字的性息總量都是Q=64bx8=512b 順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是：t2=mT=8x100ns=8x10-7s t1=T+(m-1)t=100ns+7x50ns=4.5x10-7s 順序存儲器和交叉存儲器的帶寬分別是: W2=q/t2=512b/(8x10-7)s=640Mb/s W1=q/t1=512b/(4.5x10-7)s=1137.8Mb/s六、分析題（12分）    一種二進制RS型32位的指令結(jié)構(gòu)如下：    其中OP為操作碼字段，X為尋址模式字段，D為偏移量字段，其尋址模式定義為有效地址E算法及說明列表如下：請寫出6種尋址方式的名稱。解：1.直接尋址方式 2.相對尋址方式 3.變址尋址方式 4.基址尋址方式 5.間接尋址方式 6.寄存器間接尋址方式七、設(shè)計題（15分）    CPU的數(shù)據(jù)通路如圖1所示。運算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cach