第四章組合邏輯電路

1、 第四章第四章 組合邏輯電路組合邏輯電路 完成邏輯功能的電路稱為邏輯電路，它可以分為兩大完成邏輯功能的電路稱為邏輯電路，它可以分為兩大類：類：組合邏輯電路組合邏輯電路和和時(shí)序邏輯電路時(shí)序邏輯電路。 組合邏輯電路的特點(diǎn)是沒有記憶，當(dāng)前的輸出只與當(dāng)組合邏輯電路的特點(diǎn)是沒有記憶，當(dāng)前的輸出只與當(dāng)前的輸入有關(guān)，與以前的歷史無關(guān)前的輸入有關(guān)，與以前的歷史無關(guān)（相比之下，時(shí)序電路（相比之下，時(shí)序電路當(dāng)前的狀態(tài)就與現(xiàn)在和過去都有關(guān)）。當(dāng)前的狀態(tài)就與現(xiàn)在和過去都有關(guān)）。 我們有時(shí)為解決邏輯問題，要設(shè)計(jì)一種專用的組合電我們有時(shí)為解決邏輯問題，要設(shè)計(jì)一種專用的組合電路，對(duì)一些被廣泛使用的經(jīng)典組合電路我們可以采用拿

2、來路，對(duì)一些被廣泛使用的經(jīng)典組合電路我們可以采用拿來主義，不必重新設(shè)計(jì)，主義，不必重新設(shè)計(jì)， 如：編碼器、譯碼器、數(shù)據(jù)選擇如：編碼器、譯碼器、數(shù)據(jù)選擇器器 / 分配器等。分配器等。 本章分為兩大部分：本章分為兩大部分： 對(duì)給定電路對(duì)給定電路分析分析，對(duì)實(shí)現(xiàn)邏輯關(guān)系，對(duì)實(shí)現(xiàn)邏輯關(guān)系設(shè)計(jì)設(shè)計(jì)。 第一節(jié)第一節(jié) 組合邏輯電路的分析組合邏輯電路的分析 組合邏輯電路的分析，就是將電路圖上的連接，轉(zhuǎn)化為易于歸納的形式，進(jìn)而了解電路的功能。 分析步驟如下：分析步驟如下： （1）從輸入向輸出逐級(jí)推導(dǎo)，得到最終的輸出表達(dá)式。）從輸入向輸出逐級(jí)推導(dǎo)，得到最終的輸出表達(dá)式。 （在這個(gè)過程中，有時(shí)可以設(shè)幾個(gè)中間變量）（

3、在這個(gè)過程中，有時(shí)可以設(shè)幾個(gè)中間變量） （2）表達(dá)式化簡。）表達(dá)式化簡。 （3）由邏輯表達(dá)式列出真值表。）由邏輯表達(dá)式列出真值表。 （4）由真值表（簡單邏輯可直接由表達(dá)式）概括出邏）由真值表（簡單邏輯可直接由表達(dá)式）概括出邏輯功能。輯功能。 （這一步較難）（這一步較難） 例如：分析下列電路的邏輯功能。例如：分析下列電路的邏輯功能。 邏輯電路分析舉例：邏輯電路分析舉例： （1）逐級(jí)推導(dǎo)表達(dá)式）逐級(jí)推導(dǎo)表達(dá)式L = A/B/C + /AB/C + /A/BC + ABC（2）表達(dá)式化簡（本例已是最簡）。）表達(dá)式化簡（本例已是最簡）。（3）列出真值表。）列出真值表。 三三 位位 奇奇 數(shù)數(shù) 檢檢 驗(yàn)

4、驗(yàn) 器器 （4）經(jīng)過總結(jié)歸納：輸入中有奇數(shù)個(gè)）經(jīng)過總結(jié)歸納：輸入中有奇數(shù)個(gè)1時(shí)，輸出為時(shí)，輸出為1 以下我們結(jié)合一些常用組合邏輯電路，邊學(xué)習(xí)典型以下我們結(jié)合一些常用組合邏輯電路，邊學(xué)習(xí)典型電路，邊熟悉分析過程。電路，邊熟悉分析過程。 一、全加器一、全加器 所謂全加器，是指具有從低位進(jìn)位、向高位進(jìn)位功所謂全加器，是指具有從低位進(jìn)位、向高位進(jìn)位功能的加法器。如果不考慮低位進(jìn)位，則稱位半加器。能的加法器。如果不考慮低位進(jìn)位，則稱位半加器。 （ 與全加器對(duì)應(yīng)的還有全減器、半減器。）與全加器對(duì)應(yīng)的還有全減器、半減器。） 下面我們分析一位全加器電路。下面我們分析一位全加器電路。（1）為便于分析，設(shè)中間變量

5、）為便于分析，設(shè)中間變量 、 和和 (2) 列出真值表列出真值表 規(guī)律：輸入有奇數(shù)個(gè)規(guī)律：輸入有奇數(shù)個(gè)1時(shí)，時(shí)，F(xiàn)=1；輸入有兩個(gè)或以上；輸入有兩個(gè)或以上1，CO=1。 （3）歸納邏輯功能）歸納邏輯功能 歸納功能是比較難的，需要積累經(jīng)驗(yàn)。本例第一步要?dú)w納功能是比較難的，需要積累經(jīng)驗(yàn)。本例第一步要總結(jié)出奇數(shù)個(gè)總結(jié)出奇數(shù)個(gè)1，兩個(gè)以上，兩個(gè)以上1這樣的規(guī)律，然后再聯(lián)想出全這樣的規(guī)律，然后再聯(lián)想出全加器：加器：A和和B是被加數(shù)、加數(shù)，是被加數(shù)、加數(shù)，CI是低位進(jìn)位，是低位進(jìn)位，F(xiàn)是本位是本位的和，的和，CO是向高位的進(jìn)位。是向高位的進(jìn)位。 如果不事先說出分析的是全加器，可能不一定會(huì)想如果不事先說出分

6、析的是全加器，可能不一定會(huì)想到是加法器這類的東西。目前，我們要求能夠從真值表到是加法器這類的東西。目前，我們要求能夠從真值表歸納出表面的邏輯規(guī)律，如：輸入有奇數(shù)個(gè)歸納出表面的邏輯規(guī)律，如：輸入有奇數(shù)個(gè) 1 時(shí)，輸出時(shí)，輸出為為1。 與全加器對(duì)應(yīng)的還有與全加器對(duì)應(yīng)的還有全減器全減器，即帶低位借位，向高位，即帶低位借位，向高位借位的減法器。實(shí)驗(yàn)課將要求設(shè)計(jì)。借位的減法器。實(shí)驗(yàn)課將要求設(shè)計(jì)。 （4）多位加法器）多位加法器 由多個(gè)一位全加器可以構(gòu)成多位加法器。構(gòu)成的方法由多個(gè)一位全加器可以構(gòu)成多位加法器。構(gòu)成的方法有兩種：有兩種： A、逐位進(jìn)位加法器、逐位進(jìn)位加法器 逐位進(jìn)位加法器各位之間采用串聯(lián)結(jié)構(gòu)

7、，特點(diǎn)是：逐位進(jìn)位加法器各位之間采用串聯(lián)結(jié)構(gòu)，特點(diǎn)是： 電路簡單，工作速度慢！電路簡單，工作速度慢！ B、超前進(jìn)位加法器、超前進(jìn)位加法器 從低位向高位逐次進(jìn)位，是我們熟悉的計(jì)算方法，從低位向高位逐次進(jìn)位，是我們熟悉的計(jì)算方法，它的速度慢。其實(shí)，經(jīng)過公式推導(dǎo)（見書它的速度慢。其實(shí)，經(jīng)過公式推導(dǎo)（見書P222）我們）我們發(fā)現(xiàn)：發(fā)現(xiàn)： 每一位的進(jìn)位值只與被加數(shù)、加數(shù)及最低位進(jìn)位每一位的進(jìn)位值只與被加數(shù)、加數(shù)及最低位進(jìn)位有關(guān)。有關(guān)。而被加數(shù)、加數(shù)及最低位進(jìn)位而被加數(shù)、加數(shù)及最低位進(jìn)位在計(jì)算開始前就在計(jì)算開始前就確定了確定了，因此，因此可以同步地計(jì)算可以同步地計(jì)算各位的最終取值，大大各位的最終取值，大大

8、縮短計(jì)算時(shí)間?？s短計(jì)算時(shí)間。 超前進(jìn)位加法器的特點(diǎn)是：超前進(jìn)位加法器的特點(diǎn)是：電路復(fù)雜，速度很快！電路復(fù)雜，速度很快！ 74XX283是是4位超前進(jìn)位加法器集成電路。位超前進(jìn)位加法器集成電路。 4位超前進(jìn)位加法器的內(nèi)部邏輯圖如下：位超前進(jìn)位加法器的內(nèi)部邏輯圖如下：由圖可見：由圖可見： 電路較復(fù)雜，這是電路較復(fù)雜，這是為追求速度付出的代價(jià)。為追求速度付出的代價(jià)。 其實(shí)電路很有規(guī)律，其實(shí)電路很有規(guī)律，每位都有相同的四級(jí)。每位都有相同的四級(jí)。 由于每位只需考慮由于每位只需考慮本級(jí)和低位各級(jí)，所本級(jí)和低位各級(jí)，所以位數(shù)越高，電路越以位數(shù)越高，電路越繁。繁。 位數(shù)增加，電路復(fù)位數(shù)增加，電路復(fù)雜，但延遲時(shí)

9、間不增雜，但延遲時(shí)間不增加。這是超前進(jìn)位的加。這是超前進(jìn)位的特點(diǎn)。特點(diǎn)。 （全加器的邏輯符號(hào)見書）（全加器的邏輯符號(hào)見書） 二、編碼器二、編碼器 把二進(jìn)制碼按一定規(guī)律編排，為每組代碼賦予特定把二進(jìn)制碼按一定規(guī)律編排，為每組代碼賦予特定的含義，這一過程叫編碼。具有編碼功能的電路叫編碼器。的含義，這一過程叫編碼。具有編碼功能的電路叫編碼器。 例如：例如：8421碼就是一種編碼，它按自然二進(jìn)制的取值碼就是一種編碼，它按自然二進(jìn)制的取值為為“0”“9”阿拉伯?dāng)?shù)字編碼。阿拉伯?dāng)?shù)字編碼。 又如：鍵盤每個(gè)鍵的鍵值碼，又如：鍵盤每個(gè)鍵的鍵值碼，ASCII碼等。碼等。 下面我們要講的編碼器是下面我們要講的編碼器

10、是8線線3線優(yōu)先編碼器。線優(yōu)先編碼器。它有它有8個(gè)輸入端，有三個(gè)編碼輸出，還有編碼允許端，輔個(gè)輸入端，有三個(gè)編碼輸出，還有編碼允許端，輔助輸出端。助輸出端。 首先看一下邏輯電路圖：首先看一下邏輯電路圖： （1）寫出表達(dá)式：）寫出表達(dá)式： 為簡化分析，我們先把為簡化分析，我們先把 ST 輸入分析后排除。輸入分析后排除。ST 信信號(hào)高電平時(shí)起決定性作用，將所有門電路封鎖，所有輸號(hào)高電平時(shí)起決定性作用，將所有門電路封鎖，所有輸出全為出全為 1 。當(dāng)。當(dāng)ST= 0 時(shí)，對(duì)電路沒有影響，正常工作。時(shí)，對(duì)電路沒有影響，正常工作。 下面我們假設(shè)允許芯片工作，下面我們假設(shè)允許芯片工作，ST = 0 ，ST=1

11、。由圖由圖 Y2 = IN7 + IN6 + IN5 +IN4 Y2 = IN7 IN6 IN5 IN4 Y1 = IN7 IN6 （IN5+IN4+IN3） （IN5+IN4+IN2） Y0 =IN7 （IN6+IN5） （IN6+IN4+IN3） （IN6+ IN4 + IN2 + IN1） 從表達(dá)式看不出任何規(guī)律，還要作真值表。從表達(dá)式看不出任何規(guī)律，還要作真值表。（2）列出真值表）列出真值表（3）分析、總結(jié)、歸納）分析、總結(jié)、歸納 從輸入分析：從輸入分析： /ST為為1，任何輸入均不被編碼；，任何輸入均不被編碼；/ST為為0，允許編碼。，允許編碼。 輸入低電平有效，同時(shí)有多個(gè)低電平輸入

12、時(shí)，對(duì)最高輸入低電平有效，同時(shí)有多個(gè)低電平輸入時(shí)，對(duì)最高下標(biāo)號(hào)輸入編碼。下標(biāo)號(hào)輸入編碼。 從輸出分析：從輸出分析： 允許編碼時(shí)，允許編碼時(shí)，Y0、Y1、Y2給出編碼的三位二進(jìn)制值。給出編碼的三位二進(jìn)制值。 YEX=YS=1， 編碼器不工作。編碼器不工作。 YEX=1，YS=0， 編碼器工作，但無有效輸入。編碼器工作，但無有效輸入。 YEX=0，YS=1， 編碼器工作，已對(duì)有效輸入編碼。編碼器工作，已對(duì)有效輸入編碼。 即即YEX無編碼為無編碼為1，有編碼為，有編碼為0。（。（作為擴(kuò)展位作為擴(kuò)展位） YS有編碼或禁止編碼時(shí)為有編碼或禁止編碼時(shí)為1 ，允許編碼但無編碼時(shí)，允許編碼但無編碼時(shí)為為0 。（作為對(duì)下級(jí)編碼器的。（作為對(duì)下級(jí)編碼器的允許控制允許控制）（4）邏輯符號(hào)（注意信號(hào)極性的表示方法）邏輯符號(hào)（注意信號(hào)極性的表示方法）（5）擴(kuò)展舉例）擴(kuò)展舉例由兩片由兩片8線線3線編碼器擴(kuò)展為線編碼器擴(kuò)展為16