集成電路特定工藝

1、2022-4-161集成電路設(shè)計(jì)基礎(chǔ)集成電路設(shè)計(jì)基礎(chǔ)2022-4-162上次課內(nèi)容第第3章章 集成電路工藝簡(jiǎn)介集成電路工藝簡(jiǎn)介 3.1 引言引言 3.2 外延生長(zhǎng)工藝外延生長(zhǎng)工藝 3.3 掩模的制版工藝掩模的制版工藝 3.4 光刻工藝光刻工藝 3.5 摻雜工藝摻雜工藝 3.6 絕緣層形成工藝絕緣層形成工藝 3.7 金屬層形成工藝金屬層形成工藝2022-4-163本次課內(nèi)容第第4章章 集成電路特定工藝集成電路特定工藝 4.1 引言引言 4.2 雙極型集成電路的基本制造工藝雙極型集成電路的基本制造工藝 4.3 MESFET工藝與工藝與HEMT工藝工藝 4.4 CMOS集成電路的基本制造工藝集成電路

2、的基本制造工藝 4.5 BiCMOS集成電路的基本制造工藝集成電路的基本制造工藝2022-4-164 所謂 特定工藝特定工藝，常常是指以一種材料為襯底、一種或幾種類型的晶體管為主要的有源器件；輔以一定類型的無源器件；以特定的簡(jiǎn)單電路為基本單元；形成應(yīng)用于一個(gè)或多個(gè)領(lǐng)域中各種電路和系統(tǒng)的工藝。 4.1 4.1 引言引言2022-4-165特定工藝 這些特定工藝包括： 硅基的雙極型工藝、硅基的雙極型工藝、CMOSCMOS、BiCMOSBiCMOS、鍺、鍺硅硅HBTHBT工藝和工藝和BiCMOSBiCMOS工藝，工藝，SOISOI材料的材料的CMOSCMOS工藝，工藝，GaAsGaAs基基/InP/

3、InP基的基的MESFETMESFET工藝、工藝、HEMTHEMT工藝和工藝和HBTHBT工藝工藝等等。目前應(yīng)用最廣泛的特定工目前應(yīng)用最廣泛的特定工藝是藝是CMOSCMOS工藝。在工藝。在CMOSCMOS工藝中，又可細(xì)分工藝中，又可細(xì)分為為DRAMDRAM工藝、邏輯工藝、模擬數(shù)字混合集成工藝、邏輯工藝、模擬數(shù)字混合集成工藝，工藝，RFICRFIC工藝等工藝等。2022-4-1664.2 4.2 雙極型集成電路的基本制造工藝雙極型集成電路的基本制造工藝 在雙極型集成電路雙極型集成電路的基本制造工藝中，要不斷地進(jìn)行光刻、擴(kuò)散、氧化光刻、擴(kuò)散、氧化的工作。 典型的PN結(jié)隔離的摻金摻金TTLTTL電路

4、電路工藝流程圖如下圖所示。2022-4-167典型PN結(jié)隔離摻金TTL電路工藝流程圖2022-4-168雙極型集成電路基本制造工藝步驟雙極型集成電路基本制造工藝步驟（1）襯底選擇襯底選擇 對(duì)于典型的PNPN結(jié)隔離結(jié)隔離雙極集成電路，襯底一般選用 P型硅。芯片剖面如圖。2022-4-169雙極型集成電路基本制造工藝步驟雙極型集成電路基本制造工藝步驟（2 2）第一次光刻第一次光刻N(yùn)N+ +隱埋層擴(kuò)散孔隱埋層擴(kuò)散孔光刻光刻 一般來講，由于雙極型集成電路中各元器件均從上表面實(shí)現(xiàn)互連，所以為了減少寄生的集電極串聯(lián)電阻效應(yīng)串聯(lián)電阻效應(yīng)，在制作元器件的外延層和襯底之間需要作NN+ +隱埋隱埋層層。2022-

5、4-1610第一次光刻第一次光刻N(yùn) N+ +隱埋層擴(kuò)散孔光刻隱埋層擴(kuò)散孔光刻 從上表面引出第一次光刻第一次光刻的掩模版圖形掩模版圖形及隱埋層擴(kuò)散隱埋層擴(kuò)散后的芯片剖面芯片剖面見圖。2022-4-1611雙極型集成電路基本制造工藝步驟雙極型集成電路基本制造工藝步驟（3）外延層淀積外延層淀積 外延層淀積外延層淀積時(shí)應(yīng)該考慮的設(shè)計(jì)參數(shù)設(shè)計(jì)參數(shù)主要有：外延層電阻率epi和外延層厚度Tepi。外延層淀積后的芯片剖面如圖。 2022-4-1612雙極型集成電路基本制造工藝步驟雙極型集成電路基本制造工藝步驟（4 4）第二次光刻）第二次光刻P+隔離擴(kuò)散孔光刻隔離擴(kuò)散孔光刻 隔離擴(kuò)散隔離擴(kuò)散的目的是在硅襯底上形

6、成許多孤立的外延層島外延層島，以實(shí)現(xiàn)各元件間的電隔離電隔離。 目前最常用的隔離方法是反偏反偏PNPN結(jié)隔結(jié)隔離離。一般P型襯底接最負(fù)電位，以使隔離結(jié)處于反偏，達(dá)到各島間電隔離各島間電隔離的目的。2022-4-1613第二次光刻第二次光刻P P+ +隔離擴(kuò)散孔光刻隔離擴(kuò)散孔光刻 隔離擴(kuò)散孔的掩模版圖形及隔離擴(kuò)散后的芯片剖面圖如圖所示。2022-4-1614雙極型集成電路的基本制造工藝步驟雙極型集成電路的基本制造工藝步驟（5 5）第三次光刻）第三次光刻P型基區(qū)擴(kuò)散孔光刻型基區(qū)擴(kuò)散孔光刻 基區(qū)擴(kuò)散孔的掩模版圖形及基區(qū)擴(kuò)散后的芯片剖面圖如圖所示。 2022-4-1615雙極型集成電路的基本制造工藝步驟

7、雙極型集成電路的基本制造工藝步驟（6 6）第四次光刻）第四次光刻N(yùn)+發(fā)射區(qū)擴(kuò)散孔光刻發(fā)射區(qū)擴(kuò)散孔光刻 此次光刻還包括集電極、N型電阻的接觸孔和外延層的反偏孔。2022-4-1616第四次光刻第四次光刻N(yùn) N+ +發(fā)射區(qū)擴(kuò)散孔光刻發(fā)射區(qū)擴(kuò)散孔光刻 N N+ +發(fā)射區(qū)擴(kuò)散孔發(fā)射區(qū)擴(kuò)散孔的掩模圖形及N+發(fā)射區(qū)擴(kuò)散后的芯片剖面圖芯片剖面圖如圖所示。 2022-4-1617雙極型集成電路的基本制造工藝步驟雙極型集成電路的基本制造工藝步驟（7） 第五次光刻第五次光刻引線接觸孔光刻引線接觸孔光刻 此次光刻的掩模版圖形如圖所示。 2022-4-1618雙極型集成電路的基本制造工藝步驟雙極型集成電路的基本制造工

8、藝步驟（8 8）第六次光刻）第六次光刻金屬化內(nèi)連線光刻金屬化內(nèi)連線光刻 反刻鋁反刻鋁形成金屬化內(nèi)連線后的芯片復(fù)合圖芯片復(fù)合圖及剖面圖剖面圖如圖。 2022-4-1619 4.3 MESFET 4.3 MESFET工藝與工藝與HEMTHEMT工藝工藝MESFET是是第一代GaAs晶體管 類型和工藝標(biāo)識(shí)，是 GaAs 單片集成電路技術(shù)的基礎(chǔ)，現(xiàn)在是 GaAs VLSI 的主導(dǎo)工藝主導(dǎo)工藝。HEMT工藝是最先進(jìn)的GaAs集成電路工藝。MESFET和和HEMT兩者的工作原理和工藝制造基礎(chǔ)基本相同。2022-4-1620MESFETMESFET工藝工藝下圖將示出GaAs MESFET的基本結(jié)構(gòu)。在半絕緣

9、 (Semi-isolating，s.i.)GaAs襯底上的N型GaAs 薄層為有源層。這一層可以采用液相外延液相外延(LPE)(LPE)、汽相外延、汽相外延(VPE)(VPE)或分子束外延或分子束外延(MBE)(MBE)三種外延方法沉積形成，也可以通過離子注入離子注入形成。 2022-4-1621MESFETMESFET工藝工藝S.i. GaAs SubstrateEpitaxial Active LayerDrainSourceGateGatelengthChannelMetallizationMetallizationMetallization2022-4-1622MESFETMESFE

10、T工藝工藝 （1）有源層上面兩側(cè)的金屬層通常是金鍺合金, 通過沉積形成, 與有源層形成源極和漏極的歐姆接觸。這兩個(gè)接觸區(qū)之間的區(qū)域定義出有源器件有源器件, 即MESFET的電流溝道。MESFET通常具有對(duì)稱的源漏結(jié)構(gòu)。溝道中間區(qū)域上的金屬層通常是金或合金, 與有源層形成柵極的肖特基接觸。2022-4-1623 MESFET MESFET工藝工藝（2）由于肖特基勢(shì)壘肖特基勢(shì)壘的耗盡區(qū)延伸進(jìn)入有源層，使得溝道的厚度變薄。根據(jù)零偏壓情況下溝道夾斷的狀況，可形成兩種類型的兩種類型的MESFETMESFET：增強(qiáng)型增強(qiáng)型和耗盡型和耗盡型。 對(duì)于增強(qiáng)型增強(qiáng)型MESFETMESFET，由于內(nèi)在電勢(shì)形成的耗盡

11、區(qū)延伸到有源區(qū)的下邊界， 溝道在零偏壓情況下是斷開的。而耗盡型耗盡型MESFETMESFET的耗盡區(qū)只延伸到有源區(qū)的某一深度，溝道為在零偏壓情況下是開啟的。2022-4-1624MESFETMESFET工藝工藝（3）在柵極加電壓在柵極加電壓，內(nèi)部的電勢(shì)就會(huì)被增強(qiáng)或減弱，從而使溝道的深度和流通的電流得到控制。作為控制端的柵極對(duì)MESFET的性能起著重要的作用。 由于控制主要作用控制主要作用于柵極下面的區(qū)域，所以， 柵長(zhǎng)即柵極金屬層從源極到漏極方向上的尺寸，柵長(zhǎng)即柵極金屬層從源極到漏極方向上的尺寸，是是MESFETMESFET技術(shù)的重要參數(shù)技術(shù)的重要參數(shù)。 常規(guī)情況下，柵長(zhǎng)越短，器件速度越快柵長(zhǎng)越

12、短，器件速度越快。柵長(zhǎng)為0.2m的MESFET的截止頻率約為50GHz。迄今為止，柵長(zhǎng)已減小到100nm的尺度。2022-4-1625MESFETMESFET工藝的效果工藝的效果與HEMTHEMT工藝工藝相比，相對(duì)簡(jiǎn)單和成熟的MESFETMESFET工藝工藝使得 光通信中高速低功率光通信中高速低功率VLSI VLSI 的實(shí)現(xiàn)成為可能。2022-4-1626高電子遷移率晶體管（高電子遷移率晶體管（HEMTHEMT）在N型摻雜的GaAs 層中，電子漂移速度電子漂移速度主要受限于電子與施主的碰撞。要減小碰撞機(jī)會(huì)應(yīng)減減小摻雜濃度小摻雜濃度（最好沒有摻雜），但同時(shí)希望在晶體結(jié)構(gòu)中存在大量可高速遷移的電子

13、，這就是高電子遷移率晶體管（高電子遷移率晶體管（HEMTHEMT）的原創(chuàng)思路。由于在晶體結(jié)構(gòu)中存在大量可高速遷移電子， HEMT早期也被稱為二維電子氣場(chǎng)效應(yīng)管二維電子氣場(chǎng)效應(yīng)管（TEGFETTEGFET）。）。2022-4-1627HEMTHEMT工藝工藝HEMT也屬于FET的一種，它有與MESFET相似的結(jié)構(gòu)。HEMT與MESFET之間的主要區(qū)別在主要區(qū)別在于有源層于有源層。2022-4-1628簡(jiǎn)單的簡(jiǎn)單的HEMTHEMT的層結(jié)構(gòu)的層結(jié)構(gòu)s.i. GaAs SubstrateDrainSourceGateGatelengthChannelMetallizationMetallization

14、Metallizationundoped GaAstwo-dimension electron gasN- AlGaAsN+ AlGaAs2022-4-1629HEMT工藝一種簡(jiǎn)單的HEMT有如上圖所示的結(jié)構(gòu)。在s.i. GaAs襯底上，一層薄的沒有摻雜的GaAs層被一層薄（50-100nm）N摻雜的AlGaAs層覆蓋，然后在其上面，再形成肖特基柵極、源極與漏極歐姆接觸。由于AlGaAs（1.74 eV）和GaAs（1.43 eV）的禁帶不同，在AlGaAs層的電子將會(huì)進(jìn)入沒摻雜的GaAs層，并留在AlGaAs /GaAs相結(jié)處附近，以致形成二維的二維的電子氣（電子氣（2DEG2DEG）。20

15、22-4-1630HEMTHEMT工藝工藝根據(jù)圖結(jié)構(gòu)HEMT柵極下AlGaAs層的厚度與摻雜濃度，其類型可為增強(qiáng)型或耗類型可為增強(qiáng)型或耗盡型盡型，即自然斷開和自然開啟。對(duì)器件的測(cè)量表明，相對(duì)于摻雜的MESFET層，它有更強(qiáng)的電子移動(dòng)能力。2022-4-1631HEMTHEMT的性能和發(fā)展的性能和發(fā)展由于HEMTHEMT的優(yōu)秀性能的優(yōu)秀性能，這類器件近十年有了廣泛的發(fā)展。它在許多方面取得進(jìn)展，如減小柵長(zhǎng)，優(yōu)化水平和垂直結(jié)構(gòu)，改善2DEG限制結(jié)構(gòu)及原料系統(tǒng)。HEMT傳輸?shù)念l率頻率f fT T隨柵長(zhǎng)減小而增加隨柵長(zhǎng)減小而增加，柵長(zhǎng)越柵長(zhǎng)越短則短則GaAsGaAs場(chǎng)效應(yīng)管速度越快場(chǎng)效應(yīng)管速度越快，至今

16、先進(jìn)HEMT工藝的柵長(zhǎng)小于0.2m，實(shí)驗(yàn)室水平小于0.1m，但同時(shí)要考慮光刻分辨率光刻分辨率以及減小柵長(zhǎng)帶來的柵極電阻增大的問題柵極電阻增大的問題。柵長(zhǎng)小于0.3m可考慮采用蘑菇型即蘑菇型即T T型柵極型柵極。2022-4-16324.4 CMOS4.4 CMOS集成電路的基本制造工藝集成電路的基本制造工藝 CMOSCMOS工藝技術(shù)工藝技術(shù)是當(dāng)代VLSI工藝的主流工藝主流工藝技術(shù)技術(shù)，它是在PMOS與NMOS工藝基礎(chǔ)上發(fā)展起來的。其特點(diǎn)特點(diǎn)是將NMOS器件與PMOS器件同時(shí)制作在同一硅襯底上。 CMOSCMOS工藝技術(shù)工藝技術(shù)一般可分為三類三類，即 P阱CMOS工藝 N阱CMOS工藝 雙阱CM

17、OS工藝2022-4-1633P P阱阱CMOSCMOS工藝工藝 P P阱阱CMOSCMOS工藝工藝以N型單晶硅為襯底，在其上制作P阱。NMOS管做在P阱內(nèi)，PMOS管做在N型襯底上。P阱工藝包括用離子注入或擴(kuò)散的方法在N型襯底中摻進(jìn)濃度足以中和N型襯底并使其呈P型特性的P型雜質(zhì)，以保證P溝道器件的正常特性。2022-4-1634P P阱阱CMOSCMOS工藝工藝 P P阱雜質(zhì)濃度阱雜質(zhì)濃度的典型值要比N型襯底中的高510倍才能保證器件性能。然而P阱的過度摻雜過度摻雜會(huì)對(duì)N溝道晶體管產(chǎn)生有害的影響，如提高了背柵偏置的靈敏度，增加了源極和漏極對(duì)P阱的電容等。2022-4-1635P P阱阱CMO

18、SCMOS工藝工藝 電連接時(shí)，P阱接最負(fù)電位，N襯底接最正電位，通過反向偏置的PN結(jié)實(shí)現(xiàn)PMOS器件和NMOS器件之間的相相互隔離互隔離。P P阱阱CMOSCMOS芯片剖面示意圖芯片剖面示意圖見下圖。 2022-4-1636N N阱阱CMOSCMOS工藝工藝 NN阱阱CMOSCMOS正好和正好和P P阱阱CMOSCMOS工藝工藝相反相反，它是在P型襯底上形成N阱。因?yàn)镹溝道器件是在P型襯底上制成的，這種方法與標(biāo)準(zhǔn)的這種方法與標(biāo)準(zhǔn)的NN溝道溝道MOS(NMOS)MOS(NMOS)的工藝是兼容的。的工藝是兼容的。在這種情況下，NN阱中和了阱中和了P P型襯底型襯底， P溝道晶體管會(huì)受到過渡摻雜的影

19、響。2022-4-1637N N阱阱CMOSCMOS工藝工藝 早期的CMOS工藝的N阱工藝和P阱工藝兩者并存發(fā)展。但由于NN阱阱CMOSCMOS中中NMOSNMOS管直接在管直接在P P型硅襯底上制作型硅襯底上制作，有利于發(fā)揮NMOS器件高速的特點(diǎn)，因此成為常用工藝常用工藝 。2022-4-1638N阱CMOS芯片剖面示意圖NN阱阱CMOSCMOS芯片剖面示意圖見下圖。2022-4-1639雙阱雙阱CMOSCMOS工藝工藝 隨著工藝的不斷進(jìn)步，集成電路的線條尺寸線條尺寸不斷縮小，傳統(tǒng)的單阱工藝有時(shí)已不滿足要求，雙阱工藝應(yīng)運(yùn)而生。2022-4-1640雙阱雙阱CMOSCMOS工藝工藝通常雙阱通常

20、雙阱CMOSCMOS工藝采用的原始材料是工藝采用的原始材料是在在NN+ +或或P P+ +襯底上外延一層輕摻雜的外延襯底上外延一層輕摻雜的外延層，然后用離子注入的方法同時(shí)制作層，然后用離子注入的方法同時(shí)制作NN阱阱和和P P阱。阱。2022-4-1641雙阱雙阱CMOSCMOS工藝工藝使用雙阱工藝不但可以提高器件密度提高器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。2022-4-1642雙阱CMOS工藝主要步驟 雙阱雙阱CMOSCMOS工藝主要步驟工藝主要步驟如下：（1）襯底準(zhǔn)備：襯底氧化，生長(zhǎng)Si3N4。（2）光刻P阱，形成阱版，在P阱區(qū)腐蝕Si3N4， P阱注入。（3）去光刻膠

21、，P阱擴(kuò)散并生長(zhǎng)SiO2。（4）腐蝕Si3N4，N阱注入并擴(kuò)散。（5）有源區(qū)襯底氧化，生長(zhǎng)Si3N4，有源區(qū)光刻 和腐蝕，形成有源區(qū)版。（6） N管場(chǎng)注入光刻，N管場(chǎng)注入。2022-4-1643雙阱CMOS工藝主要步驟（7）場(chǎng)區(qū)氧化，有源區(qū)Si3N4和SiO2腐蝕，柵 氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入）。（8）多晶硅淀積、摻雜、光刻和腐蝕，形成 多晶硅版。（9） NMOS管光刻和注入硼，形成N+版。 （10） PMOS管光刻和注入磷，形成P+版。 （11）硅片表面生長(zhǎng)SiO2薄膜。 （12）接觸孔光刻，接觸孔腐蝕。 （13）淀積鋁，反刻鋁，形成鋁連線。 2022-4-1644MOSMOS工藝的

22、自對(duì)準(zhǔn)結(jié)構(gòu)工藝的自對(duì)準(zhǔn)結(jié)構(gòu)自對(duì)準(zhǔn)自對(duì)準(zhǔn)是一種在圓晶片上用單個(gè)掩模形成不用單個(gè)掩模形成不同區(qū)域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片同區(qū)域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩模所引起的對(duì)準(zhǔn)誤差掩模所引起的對(duì)準(zhǔn)誤差。在電路尺寸縮小時(shí)，這種有力的方法用得越來越多。有許多應(yīng)用這種技術(shù)的例子，例子之一是在多晶硅柵MOS工藝中，利用多晶硅柵極對(duì)柵氧化層的掩蔽作用，可以實(shí)現(xiàn)自對(duì)準(zhǔn)的源極和漏極的離子注入，如圖所示。 2022-4-1645自對(duì)準(zhǔn)工藝 示意圖2022-4-1646自對(duì)準(zhǔn)工藝上圖中可見形成了圖形的多晶硅條多晶硅條用作離子注入工序中的掩模掩模，用自己的“身體”擋住離子向柵極下結(jié)構(gòu)（氧化層和半導(dǎo)體）的注入，同

23、時(shí)使離子對(duì)半導(dǎo)體的注入正好發(fā)生在它的兩側(cè)兩側(cè)，從而實(shí)現(xiàn)了自對(duì)準(zhǔn)自對(duì)準(zhǔn)。而且原來呈半絕緣的多晶硅本身在大量注入后變成低電阻率的導(dǎo)電體低電阻率的導(dǎo)電體?？梢姸嗑Ч璧膽?yīng)用實(shí)現(xiàn)“一箭三雕一箭三雕”之功效。2022-4-16474.5 BiCMOS4.5 BiCMOS集成電路的基本制造工藝集成電路的基本制造工藝 BiCMOSBiCMOS工藝技術(shù)工藝技術(shù)是將雙極與將雙極與CMOSCMOS器器件制作在同一芯片上，這樣就結(jié)合了雙件制作在同一芯片上，這樣就結(jié)合了雙極器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和極器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和CMOSCMOS器件器件高集成度、低功耗的優(yōu)點(diǎn)高集成度、低功耗的優(yōu)點(diǎn)，使它們互相取長(zhǎng)補(bǔ)短、發(fā)揮各自優(yōu)點(diǎn)

24、，從而實(shí)現(xiàn)高高速、高集成度、高性能的超大規(guī)模集成速、高集成度、高性能的超大規(guī)模集成電路電路。2022-4-1648BiCMOS工藝分類 BiCMOSBiCMOS工藝技術(shù)工藝技術(shù)大致可以分為兩類分為兩類：分別是以CMOS工藝為基礎(chǔ)的BiCMOS工藝和以雙極工藝為基礎(chǔ)的BiCMOS工藝。一般來說，以CMOS工藝為基礎(chǔ)的BiCMOS工藝對(duì)保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的BiCMOS工藝對(duì)提高保證雙極器件的性能有利。 2022-4-1649以以P P阱阱CMOSCMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOSBiCMOS工藝工藝以P阱CMOS工藝為基礎(chǔ)是指在標(biāo)準(zhǔn)的CMOS工藝流程中直

25、接構(gòu)造雙極晶體管，或者通過添加少量的工藝步驟實(shí)現(xiàn)所需的雙極晶體管結(jié)構(gòu)。下圖為通過標(biāo)準(zhǔn)P阱CMOS工藝實(shí)現(xiàn)的NPN晶體管的剖面結(jié)構(gòu)示意圖。2022-4-1650標(biāo)準(zhǔn)P阱CMOS工藝實(shí)現(xiàn)的NPN晶體管的剖面結(jié)構(gòu)示意圖2022-4-1651標(biāo)準(zhǔn) P阱CMOS 工藝結(jié)構(gòu)特點(diǎn) 這種結(jié)構(gòu)的缺點(diǎn)是： （1）由于NPN晶體管的基區(qū)在P阱中，所以基 區(qū)的厚度太大，使得電流增益變??； （2）集電極的串聯(lián)電阻很大，影響器件性能； （3）NPN管和PMOS管共襯底，使得NPN管只 能接固定電位，從而限制了NPN管的使用。2022-4-1652以以N N阱阱CMOSCMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOSBiCMO

26、S工藝工藝N阱CMOS-NPN體硅襯底結(jié)構(gòu)剖面圖2022-4-1653N N阱阱CMOSCMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOSBiCMOS工藝工藝 N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝與以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝相比，優(yōu)點(diǎn)包括優(yōu)點(diǎn)包括：（1）工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了NPN晶體管的性能；2022-4-1654N N阱阱CMOSCMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOSBiCMOS工藝工藝（2）制作NPN管的N阱將NPN管與襯底自然隔開，這樣就使得NPN晶體管的各極均可以根據(jù)需要進(jìn)行電路連接，增加了NPN晶體管應(yīng)用的靈活性。2022-4-1655N N阱阱CMOSCMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOSBiCMOS工藝工藝 它的缺點(diǎn)它的缺