第6章-并行輸入輸出接口.

1、 數(shù)據(jù)總線（DB） 控制總線（CB） 地址總線（AB） 中央 處理器 CPU 內(nèi)存儲(chǔ)器 I/O接口 I/O接口 I/O設(shè)備 I/O設(shè)備 正如上圖所示，每個(gè)接口部件都包含一組寄存器，CPU與外設(shè)之間進(jìn)行數(shù)據(jù)傳輸時(shí)，各種不同的信息（數(shù)據(jù)信息、狀態(tài)信息和控制信息）進(jìn)入不同的寄存器。 通常把（Port）。 所以接口中一般包含三種類(lèi)型的端口：數(shù)據(jù)端口、狀態(tài)端口和控制數(shù)據(jù)端口、狀態(tài)端口和控制端口端口/ /命令端口命令端口。通常情況下，數(shù)據(jù)端口是可讀、可寫(xiě)或可讀寫(xiě)的，狀態(tài)端口一般是只讀的，而控制端口一般是只寫(xiě)的。這樣，CPU對(duì)外設(shè)的訪問(wèn)實(shí)際上就是CPU對(duì)I/O接口中端口的讀/寫(xiě)操作。1. 1. 統(tǒng)一編址方式

2、統(tǒng)一編址方式 優(yōu)點(diǎn)：優(yōu)點(diǎn)： I/O端口地址空間大；訪問(wèn)端口地址空間大；訪問(wèn)I/O端口的指令比較齊全，功端口的指令比較齊全，功能強(qiáng)，使用方便；能強(qiáng)，使用方便；CPU的的I/O 控制邏輯比較簡(jiǎn)單?？刂七壿嫳容^簡(jiǎn)單。 缺點(diǎn)：減少了內(nèi)存可用空間；缺點(diǎn)：減少了內(nèi)存可用空間； I/O操作時(shí)間較長(zhǎng)，而且從指令操作時(shí)間較長(zhǎng)，而且從指令上不易區(qū)分一條指令是訪問(wèn)內(nèi)存還是訪問(wèn)外設(shè)，程序可讀性差。上不易區(qū)分一條指令是訪問(wèn)內(nèi)存還是訪問(wèn)外設(shè)，程序可讀性差。2. 2. 獨(dú)立編址方式獨(dú)立編址方式 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 不占用內(nèi)存空間；訪問(wèn)不占用內(nèi)存空間；訪問(wèn)I/O端口的指令格式較短，速度端口的指令格式較短，速度快，程序可讀性強(qiáng)?？欤?/p>

3、程序可讀性強(qiáng)。 缺點(diǎn)：需設(shè)置專(zhuān)用指令，這些指令功能較弱；缺點(diǎn)：需設(shè)置專(zhuān)用指令，這些指令功能較弱； CPU的的I/O 控制控制邏輯相對(duì)比較復(fù)雜。邏輯相對(duì)比較復(fù)雜。一。一。CPU 與外設(shè)交換的信息類(lèi)型 CPU與外設(shè)之間交換的信息有數(shù)據(jù)、狀態(tài)、控制。這是三種不同性質(zhì)的信息，應(yīng)通過(guò)不同的端口分別傳送。IN AL, PORTOUT PORT, AL輸入端口輸入端口輸出端口輸出端口DCLK來(lái)自輸來(lái)自輸入設(shè)備入設(shè)備Q0Q1Q7至輸出設(shè)備CPU地址譯碼器地址譯碼器地址及控制總線STBOBFACKSTBSTBACK 組成控制寄存器狀態(tài)寄存器地址寄存器字節(jié)計(jì)數(shù)器DMA初始化數(shù)據(jù)傳輸緩沖區(qū)的起始地址或結(jié)束地址送到地

4、址寄存器中；傳輸字節(jié)數(shù)或字?jǐn)?shù)送到計(jì)數(shù)器中地址寄存器字節(jié)計(jì)數(shù)器模式寄存器請(qǐng)求觸發(fā)器屏蔽觸發(fā)器4個(gè)獨(dú)立通道公用控制寄存器狀態(tài)寄存器RESET：復(fù)位READY ：準(zhǔn)備就緒信號(hào)ADSTB ：地址選通信號(hào)AEN：地址允許信號(hào)（高8位）CS：片選MEMR：存儲(chǔ)器讀信號(hào)MEMW：存儲(chǔ)器寫(xiě)信號(hào)IOR：接口讀信號(hào)，雙向IOW：接口寫(xiě)信號(hào)，雙向存儲(chǔ)器接口： MEMR，IOW有效接口存儲(chǔ)器： MEMW，IOR有效8237A和外設(shè)之間極性編程選擇HRQ：總線請(qǐng)求HLDA：總線應(yīng)答CPU和8237A之間A3A0：地址線，雙向A4A7：地址線，輸出DB0DB7：高8位地址/數(shù)據(jù)分時(shí)復(fù)用EOP：DMA傳輸過(guò)程結(jié)束，雙向作為

5、從模塊工作時(shí)：A3A0：輸入，選擇端口地址CS，HRQ，AEN：低電平IOR，IOW：輸入，端口讀/寫(xiě)控制DB0DB7：傳送數(shù)據(jù)作為主模塊工作時(shí)：A7A0：輸出，低8位地址DB0DB7：輸出，高8位地址AEN：高電平IOR，IOW，MEMR，MEMW：輸出，端口，存儲(chǔ)器讀/寫(xiě)控制高4位地址：頁(yè)面地址寄存器提供n 單字節(jié)傳輸模式： 每次請(qǐng)求只傳送一個(gè)字節(jié)就釋放總線n 塊傳輸模式 當(dāng)所有字節(jié)傳送結(jié)束時(shí)才釋放總線n 請(qǐng)求傳輸模式 只有DREQ有效時(shí)才傳輸，所有字節(jié)傳送結(jié)束才釋放總線n 級(jí)聯(lián)模式 幾個(gè)8237A構(gòu)成主從式級(jí)聯(lián)系統(tǒng) 模式寄存器格式D7D6D5D4D3D2D1D0通道選擇：00：通道001

6、：通道110：通道211：通道3傳輸類(lèi)型選擇：00：校驗(yàn)傳輸01：寫(xiě)傳輸10：讀傳輸11：無(wú)意義自動(dòng)預(yù)置功能選擇： 0：禁止 1：允許地址增減選擇： 0：地址加1，1：地址減1模式選擇：00：請(qǐng)求傳輸01：?jiǎn)巫止?jié)傳輸10：塊傳輸11：級(jí)聯(lián)傳輸0BH3、 控制寄存器格式D7D6D5D4D3D2D1D01：M-M傳輸1：M-M傳輸時(shí)，源地址保持不變0：?jiǎn)?dòng)8237A工作1：停止8237A工作0：固定優(yōu)先級(jí)，1：循環(huán)優(yōu)先級(jí)0：正常寫(xiě)，1：擴(kuò)展寫(xiě)0：普通時(shí)序，1：壓縮時(shí)序DREQ極性0：高電平有效，1：低電平有效DACK極性0：低電平有效，1：高電平有效08HSISIS0S0SwSwS1S2S3S4單

7、字節(jié)傳輸塊傳輸HRQDREQHLDA就緒未就緒就緒空閑狀態(tài)請(qǐng)求應(yīng)答狀態(tài)數(shù)據(jù)傳輸狀態(tài)狀態(tài)轉(zhuǎn)換圖： 通道30是否有DMA請(qǐng)求： 1：有，0：沒(méi)有 通道30是否計(jì)數(shù)結(jié)束： 1：結(jié)束，0：沒(méi)結(jié)束4、 狀態(tài)寄存器格式5、 請(qǐng)求標(biāo)志和屏蔽標(biāo)志的設(shè)置D7D6D5D4D3D2D1D0通道選擇00：通道001：通道110：通道211：通道3設(shè)置DMA請(qǐng)求標(biāo)志：1：有請(qǐng)求，0：無(wú)請(qǐng)求不用請(qǐng)求寄存器格式：08H09H32103210屏蔽寄存器格式：D7D6D5D4D3D2D1D0通道選擇00：通道001：通道110：通道211：通道3屏蔽設(shè)置：1：設(shè)屏蔽位，0：去除屏蔽位不用綜合屏蔽命令格式：D7D6D5D4D3D

8、2D1D0對(duì)通道30設(shè)置屏蔽： 1：設(shè)置，0：取消不用0AH0FH端口地址通道寄 存 器讀（IOR）寫(xiě)（IOW）000102030405060708090A0B0C0D0E0F00112233公用讀通道0當(dāng)前地址寄存器讀通道0當(dāng)前字節(jié)計(jì)數(shù)器讀通道1當(dāng)前地址寄存器讀通道1當(dāng)前字節(jié)計(jì)數(shù)器讀通道2當(dāng)前地址寄存器讀通道2當(dāng)前字節(jié)計(jì)數(shù)器讀通道3當(dāng)前地址寄存器讀通道3當(dāng)前字節(jié)計(jì)數(shù)器讀狀態(tài)寄存器 讀暫存寄存器 寫(xiě)通道0基地址和當(dāng)前地址寄存器寫(xiě)通道0基字節(jié)和當(dāng)前字節(jié)計(jì)數(shù)器寫(xiě)通道1基地址和當(dāng)前地址寄存器寫(xiě)通道1基字節(jié)和當(dāng)前字節(jié)計(jì)數(shù)器寫(xiě)通道2基地址和當(dāng)前地址寄存器寫(xiě)通道2基字節(jié)和當(dāng)前字節(jié)計(jì)數(shù)器寫(xiě)通道3基地址和當(dāng)前

9、地址寄存器寫(xiě)通道3基字節(jié)和當(dāng)前字節(jié)計(jì)數(shù)器寫(xiě)命令寄存器寫(xiě)請(qǐng)求寄存器寫(xiě)單個(gè)通道屏蔽寄存器寫(xiě)工作方式寄存器寫(xiě)清除先/后觸發(fā)器命令寫(xiě)復(fù)位命令寫(xiě)清除屏蔽標(biāo)志命令寫(xiě)四個(gè)通道屏蔽寄存器程序：MOV AL，04MOV DX，DMA+8OUT DX，ALMOV DX，DMA+0DHOUT DX，ALMOV DX，DMAMOV CX，0004WRITE：MOV AL，0FFHOUT DX，ALOUT DX，ALINC DXINC DXLOOP WRITE；00000100停止8237A工作；總清命令；給4個(gè)地址寄存器寫(xiě)入全1MOV DX，DMA+0BHMOV AL，58HOUT DX，ALMOV AL，41HOU

10、T DX，ALMOV AL，42HOUT DX，ALMOV AL，43HOUT DX，AL；模式寄存器端口地址；01 0 1 10 00通道0讀操作自動(dòng)預(yù)置地址加1單字節(jié)；01 0 0 00 01 10 11 通道號(hào)校驗(yàn)操作非自動(dòng)預(yù)置地址加1單字節(jié)MOV DX，DMA+8MOV AL，0OUT DX，ALMOV DX，DMA+0AHOUT DX，ALMOV AL，01OUT DX，ALMOV AL，02OUT DX，ALMOV AL，03OUT DX，AL；8237A控制寄存器端口地址；0 0 0 0 0 0 00不允許M-M操作啟動(dòng)8237A普通時(shí)序固定優(yōu)先級(jí)不擴(kuò)展寫(xiě)DREQ高電平有效DAC

11、K低電平有效；使4個(gè)通道去除屏蔽MOV DX，DMA+2MOV CX，0003READ：IN AL，DXMOV AH，ALIN AL，DXCMP AX，0FFFFHJNZ HHHINC DXINC DXLOOP READHHH：HLT；讀出通道13的地址寄存器的值并和全1比較48H（01001000，讀）：主機(jī)網(wǎng)絡(luò)44H（01000100，寫(xiě)）：網(wǎng)絡(luò)主機(jī) 20位存儲(chǔ)器地址的生成A0A7：8237A的A0A7輸出A8A15：8237A的DB0DB7輸出A16A19：頁(yè)面地址寄存器輸出（端口地址83H）程序：NETTRA：MOV DX，DMA+0CHMOV AL，00OUT DX，ALMOV DX

12、，DMA+09HOUT DX，ALMOV AX，01OR AX，SIMOV DX，DMA+0BHOUT DX，AL；清先/后觸發(fā)器；清除請(qǐng)求標(biāo)志；設(shè)置通道1的模式字 SI值的最低位置1MOV AX，ESMOV CL，04ROL AX，CLMOV CH，ALAND AL，0F0HADD AX，BXJNC ABCINC CHABC： MOV DX，DMA+2OUT DX，ALMOV AL，AHOUT DX，ALMOV AL，CHAND AL，0FHMOV DX，DMA+0083HOUT DX，AL設(shè)（ES）=X1X2X3X4，則X1 X2 X3 X4AX：X1X2 X3 X4AX：X1X4CH：0X2 X3 X4AX：MOV AX，DIDEC AXMOV DX，DMA+3OUT DX，ALMOV A